專利名稱：一種總線接口裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電信領(lǐng)域的一種設(shè)備，具體涉及一種利用計算機PCI_BUS總線接口技術(shù)實現(xiàn)交換機設(shè)備中的處理機對各功能電路板的控制及主、備用處理機間的雙機控制的設(shè)備，特別涉及一種PCI_BUS總線和交換機總線間的轉(zhuǎn)換接口裝置。
背景技術(shù)：
目前，在電信領(lǐng)域，PSTN交換機已基本實現(xiàn)程控化，計算機技術(shù)在程控交換機中得到廣泛使用，各廠商的交換機設(shè)備在設(shè)計上也各有特色。就交換機的控制系統(tǒng)而言，有計算機集中控制模式、計算機分布控制模式、計算機集中加分布聯(lián)合控制模式等；在后兩種模式中，涉及到兩臺中央計算機間的協(xié)調(diào)工作及中央計算機與分布在各功能電路板內(nèi)的微處理器間構(gòu)成的多機系統(tǒng)的通信問題；兩臺中央計算機間的協(xié)調(diào)工作方式有主備用工作方式、雙機話務(wù)分擔(dān)工作方式等；就中央計算機與功能電路板內(nèi)的微處理器間的多機通信方式而言，鑒于計算機內(nèi)部總線(ISA_BUS、PCI_BUS)在負(fù)載能力、信號線長度等方面的局限，交換機中不能直接使用計算機內(nèi)部總線用于與功能電路板通信，在具體實現(xiàn)時一般都對計算機的總線進(jìn)行相應(yīng)變換，與功能電路板或采用串行通信方式、或采用并行通信方式。
串行通信方式具有信號線少、簡單、容易實現(xiàn)等優(yōu)點，但存在通信速率低的缺點，適于在小型的交換機系統(tǒng)中采用；并行通信方式具有通信速率高，外圍電路板可靈活配置等優(yōu)點，但涉及到的信號線較多，相對較復(fù)雜，適合在大型的交換機系統(tǒng)中采用。

發(fā)明內(nèi)容
本發(fā)明的目的在于，為交換設(shè)備提供一種PCI_BUS總線到交換機總線的總線接口裝置，實現(xiàn)PCI_BUS總線和交換機總線的轉(zhuǎn)換，主、備用處理機的控制權(quán)分配，以滿足交換機中的處理機對功能電路板的控制需要。具有控制靈活，總線通信速率高，經(jīng)濟實用等特點。
在本實用新型中，處理機(即上述的中央計算機)由計算機主板輔以配套電路構(gòu)成。采用主、備用處理機控制機制、處理機與功能電路板間采用并行總線通信方式。為解決處理機的內(nèi)部總線在負(fù)載能力、信號線長度等方面的限制，將處理機的內(nèi)部PCI_BUS總線轉(zhuǎn)換為交換機總線。
本實用新型基于現(xiàn)有芯片和元器件組合應(yīng)用，將其組成一個裝置，能夠方便地插入交換機的處理機中，具有PCI_BUS總線接口和交換機總線接口，利用專用PCI接口總線控制器和現(xiàn)場可編程邏輯門陣列完成PCI_BUS總線到交換機總線的轉(zhuǎn)換并實現(xiàn)主、備用處理機控制權(quán)分配。
實現(xiàn)上述發(fā)明目的的技術(shù)解決方案是一種用于兩種總線信號轉(zhuǎn)換的總線接口裝置，該總線接口裝置邏輯上位于計算機的PCI_BUS總線與交換機的總線之間；其特征在于，它的電路結(jié)構(gòu)包括一用于和PCI_BUS總線連接的PCI總線插頭；一總線控制器，該總線控制器上連接有存儲器、數(shù)據(jù)線驅(qū)動芯片和地址鎖存芯片；一可編程邏輯門陣列，該可編程邏輯門陣列和總線控制器上的數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片連接；還連接有命令信號驅(qū)動模塊、雙機狀態(tài)接口模塊和LED驅(qū)動模塊；其中LED驅(qū)動模塊與燈板接口連接；PCI總線插頭與總線控制器連通，總線控制器與可編程邏輯門陣列連通；通過數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片、命令信號驅(qū)動模塊與交換機總線連通。
本實用新型的其它一些特點是，所述的總線控制器的電路芯片型號為S5920Q。
所述的數(shù)據(jù)線驅(qū)動芯片型號為74LS245。
所述的地址鎖存芯片型號為74LS374。
上述可編程邏輯門陣列包括分頻電路、邏輯組合電路，譯碼電路、輸入寄存器、雙機控制電路、LED控制電路、監(jiān)視狗電路、LED輸出電路；分頻電路分別與輸入寄存器、雙機控制電路、LED控制電路、監(jiān)視狗電路、邏輯組合電路和譯碼電路連通，邏輯組合電路分別與控制信號、分頻電路、譯碼電路連接，并與交換機總線連通；輸入寄存器分別與分頻電路、雙機控制電路、LED控制電路、監(jiān)視狗電路、譯碼電路連通，LED控制電路控制LED輸出電路。
所述監(jiān)視狗電路用于對軟件的運行狀態(tài)進(jìn)行監(jiān)視。
所述雙機控制電路完成主、備用處理機的控制權(quán)分配。
本發(fā)明采用PCI_BUS總線設(shè)計，具備訪問交換機總線接口的能力，采用處理機內(nèi)置插卡的形式，結(jié)構(gòu)緊湊方便，交換機中的處理機可方便的利用此接口訪問功能電路板，并且使交換機對功能電路板的控制更加靈活、接口傳輸速率相對較高。


圖1是本實用新型的功能模塊結(jié)構(gòu)框圖；圖2是總線控制器與可編程邏輯門陣列的邏輯關(guān)系圖；圖3是可編程門陣列邏輯功能框圖；圖4～圖6是本實用新型的實施例電路原理圖。
具體實施方式
為了更清楚的理解本實用新型，
以下結(jié)合附圖對本實用新型的詳細(xì)技術(shù)內(nèi)容作進(jìn)一步的詳細(xì)說明。
需要說明的是，本實施例以PCI_BUS總線和交換機DT_BUS總線轉(zhuǎn)換為例，但本實施例并不局限于這一種交換形式。
DT_BUS總線由一組控制信號組成，包括數(shù)據(jù)信號、地址信號、MEMORY讀信號、MEMORY寫信號、I/O讀信號、I/O寫信號、片選信號。
如圖1所示，本發(fā)明以模塊為主構(gòu)成，它的電路結(jié)構(gòu)包括一種用于兩種總線信號轉(zhuǎn)換的總線接口裝置，總線接口裝置采用處理機內(nèi)置插卡的形式，該總線接口裝置邏輯上位于計算機的PCI_BUS總線與交換機DT_BUS總線之間；其特征在于，它的電路結(jié)構(gòu)包括一用于和PCI_BUS總線連接的PCI總線插頭；一總線控制器，該總線控制器上連接有存儲器、數(shù)據(jù)線驅(qū)動芯片和地址鎖存芯片；一可編程邏輯門陣列，該可編程邏輯門陣列和總線控制器上的數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片連接；還連接有命令信號驅(qū)動模塊、雙機狀態(tài)接口模塊和LED驅(qū)動模塊；其中LED驅(qū)動模塊與燈板接口連接；PCI總線插頭與總線控制器連通，總線控制器與可編程邏輯門陣列連通；通過數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片、命令信號驅(qū)動模塊與DT_BUS總線連通。
所述的總線控制器的電路芯片型號為S5920Q。
所述的數(shù)據(jù)線驅(qū)動芯片型號為74LS245。
所述的地址鎖存芯片型號為74LS374。
PCI總線控制器S5920Q實現(xiàn)PCI_BUS到Add-on BUS總線(圖1中的D[0:19]、PTWAIT、DXFR、SYSRST、PTATN、PTADR、PTWR、BPCLK、ADCLK、PTNUM1:0、PTBE3:0信號構(gòu)成Add-on總線)的轉(zhuǎn)換，現(xiàn)場可編程邏輯門陣列完成Add-onBUS總線到DT_BUS總線的轉(zhuǎn)換。現(xiàn)場可編程邏輯門陣列完成雙機控制權(quán)的分配并驅(qū)動LED顯示。
該總線接口裝置邏輯上位于計算機的PCI_BUS總線與交換機的DT_BUS總線之間，完成兩種總線信號結(jié)構(gòu)關(guān)系的轉(zhuǎn)換，從交換機的處理機發(fā)出的所有控制信號，均通過總線接口裝置轉(zhuǎn)換為DT_BUS總線信號。
圖2是總線接口裝置內(nèi)的PCI總線控制器與可編程邏輯門陣列的邏輯關(guān)系圖。該總線接口裝置內(nèi)的主要器件是總線控制器S5920Q和可編程邏輯門陣列，S5920Q連接在計算機PCI_BUS總線上，完成PCI_BUS總線到Add-on總線接口的轉(zhuǎn)換；可編程邏輯門陣列與Add-on總線對接，完成到DT_BUS總線的轉(zhuǎn)接。
圖3是可編程邏輯電路功能框圖。它包括分頻電路、邏輯組合電路，譯碼電路、輸入寄存器、雙機控制電路、LED控制電路、監(jiān)視狗電路、LED輸出電路。
分頻電路分別與輸入寄存器、雙機控制電路、LED控制電路、監(jiān)視狗電路、邏輯組合電路和譯碼電路連通，邏輯組合電路分別與控制信號、分頻電路、譯碼電路連接，并與交換機總線連通；輸入寄存器分別與分頻電路、雙機控制電路、LED控制電路、監(jiān)視狗電路、譯碼電路連通，LED控制電路控制LED輸出電路；由雙機控制電路產(chǎn)生控制信號，用于完成主、備用處理機間的雙機控制；監(jiān)視狗電路固化在可編程邏輯門陣列內(nèi)部，用于對軟件的運行狀態(tài)進(jìn)行監(jiān)視。
分頻電路對PCI總線的時鐘進(jìn)行分頻，產(chǎn)生8MHz的ADCLK信號給邏輯組合電路、輸入寄存器、譯碼電路、雙機控制電路、LED控制電路、監(jiān)視狗電路，輸入寄存器在ADCLK信號的控制下對PCI總線的數(shù)據(jù)D[1:19]進(jìn)行鎖存，產(chǎn)生地址A[16:23]，再經(jīng)譯碼電路和邏輯組合電路產(chǎn)生DT_BUS總線的控制信號CS(CS包括CS0、CS1、CS2、CS3、CS4、CS5、CS6)、WR、RD、DEN、DIR、MSTEN、ADEN等；雙機控制電路產(chǎn)生本機的狀態(tài)信號并接收它機的狀態(tài)信號；LED控制電路產(chǎn)生LED信號(LED信號包括LED0、LED1、LED2、LED3、LED4)用于表示本處理機的工作狀態(tài)，通過LED輸出電路驅(qū)動LED顯示；監(jiān)視狗電路產(chǎn)生計數(shù)脈沖信號及計數(shù)清除信號。
圖4～圖6是本發(fā)明的實施例電路原理圖。其中，圖4示出本發(fā)明用到的PCI_BUS信號；圖5包括總線驅(qū)動器U2，現(xiàn)場可編程門陣列U7，存貯器U13，LED驅(qū)動電路U3，地址信號A00/A01驅(qū)動電路U14；圖6包括DT_BUS的地址信號A02～A15驅(qū)動電路U4和U5，數(shù)據(jù)信號驅(qū)動電路U8和U9，DT_BUS控制信號驅(qū)動電路U10和U12，雙機控制信號輸入/輸出驅(qū)動電路U15，計數(shù)電路U11，以及DT_BUS輸出電纜連接器JP1和JP2，LED驅(qū)動連接器JP4，雙機控制信號連接器P1。
下面就圖4～圖6的實施例電路原理圖進(jìn)行說明。
S5920Q是AMCC公司的PCI總線控制器芯片，將PCI總線要求的協(xié)議及S5920Q的配置信息以硬件方式固化在存貯器內(nèi)，S5920Q上電后自動從存貯器加載完成對自己的配置，實現(xiàn)將PCI總線轉(zhuǎn)成Add-on總線，提供給后級電路使用。
S5920Q設(shè)置為Pass-Thru-Active模式單字節(jié)訪問方式，編程時插入等待周期，并使PTADR信號有效，ADCLK信號頻率為8MHz。
處理機程序利用與PCI總線有關(guān)的函數(shù)訪問來對PCI總線上的總線控制器S5920Q進(jìn)行識別，其VID為10E8H，DID為5920H。BASE ADDRESS 1寄存器存放對DT_BUS訪問的基地址。不同的偏移量分別對應(yīng)DT_BUS上的各個片選信號CS及其他的寄存器地址段。
可編程邏輯電路以ADCLK為同步時鐘進(jìn)行設(shè)計，并對Add-on總線的地址線進(jìn)行譯碼。產(chǎn)生DT_BUS總線信號及相關(guān)控制信號。主要信號簡述如下AIOW---------DT_BUS的寫信號，低有效AIOR---------DT_BUS的讀信號，低有效CS0～CS5-----DT_BUS的數(shù)據(jù)段段選信號CS6----------DT_BUS雙機狀態(tài)及面板指示燈控制信號AW-----------DT_BUS地址鎖存信號DIR----------數(shù)據(jù)線方向控制端
DEN----------數(shù)據(jù)線使能信號ADEN---------地址線使能信號MSTEN--------命令，片選信號輸出使能用數(shù)據(jù)線驅(qū)動芯片U8、U9對數(shù)據(jù)線進(jìn)行雙向驅(qū)動；用U4、U5鎖存PCI總線的數(shù)據(jù)作為DT_BUS的地址；用U10、U12、U15芯片驅(qū)動讀、寫信號，片選信號及雙機狀態(tài)信號，供交換機系統(tǒng)對各個外設(shè)操作時使用。
可編程邏輯門陣列內(nèi)部固化的監(jiān)視狗電路，用于對軟件的運行狀態(tài)進(jìn)行監(jiān)視。一旦程序停轉(zhuǎn)，則在28秒內(nèi)復(fù)位處理機，以便重新初始化運行程序。
九芯接插件P1，用于主、備用處理機之間進(jìn)行狀態(tài)交換和控制。
該接口卡插在處理機的PCI槽內(nèi)，經(jīng)其轉(zhuǎn)換后的DT_BUS總線信號，用兩根60芯扁平電纜從JP1、JP2輸出到交換機的背板，提供對交換機系統(tǒng)各個外設(shè)的控制。同時，經(jīng)由JP4向處理機面板送LED驅(qū)動信號，用于點亮運行指示燈，以直觀顯示處理機的運行狀態(tài)。
處理機上電后，BIOS對S5920Q進(jìn)行掃描，根據(jù)基地址寄存器中的數(shù)據(jù)對總線接口裝置分配起始地址(基地址)，軟件通過基地址+偏移量可以對總線接口裝置的端口進(jìn)行操作。


上表CS0-CS5端口中偏移量XXXXH代表DT_BUS中的A15-A0地址線注各個數(shù)據(jù)段的數(shù)據(jù)都是16位數(shù)據(jù)。其中，CS0～CS5段是操作DT_BUS連接的外圍電路板的地址段，所有操作均為16位數(shù)據(jù)寬度。
對CS6地址段進(jìn)行讀操作時，為16位數(shù)據(jù)操作，低8位數(shù)據(jù)有效，用于讀回雙機狀態(tài)。
CS6進(jìn)行讀操作時，每位數(shù)據(jù)定義如下D0------CEI它機置的倒機信號(CEO)D1------CEIS 本機置的倒機信號D2------CHOT 本機的狀態(tài)D3------ENB它機的活動狀態(tài)(ENA)D4------ACTI 它機設(shè)置交換網(wǎng)的狀態(tài)D5------CHOTI 它機的狀態(tài)D6------ACTIS 本機設(shè)置交換網(wǎng)的狀態(tài)D7------備用對CS6進(jìn)行寫操作時，16位數(shù)據(jù)均有效，可控制雙機狀態(tài)和面板指示燈。
CS6寫操作時每位信號定義如下D0-------NAC0 與NAC1共同作用產(chǎn)生NACT信號D1-------CRO1 1有效，與CRO2-CRO4共同產(chǎn)生CRO信號D2-------CEO 改變它機狀態(tài)的信號(它機的CEI)D3-------ENA 給它機本機的活動狀態(tài)D4-------NAC1 與NAC0共同產(chǎn)生NACT信號D5-------CRO2 1有效
D6-------CRO3 1有效D7-------CEIS 改變本機狀態(tài)的信號D8-------LED0 指示燈D9-------LED1 指示燈D10------LED2 指示燈D11------LED3 指示燈D12------LED4 指示燈D13------CRO4 1有效D14------ENCC 0有效，使監(jiān)視狗無效D15------DOGCLR 1有效，復(fù)位監(jiān)視狗其中，CRO是復(fù)位它機的信號，0電平有效，CRO上電初值為1。CEO，CEIS狀態(tài)位的改變直接影響雙機的狀態(tài)，要想改變它機的狀態(tài)，只需改變CEO的狀態(tài)即可，要想改變本機的狀態(tài)，只需改變CEIS的狀態(tài)即可。CEO上電的初值為1，CEIS上電的初值為0。
主、備用處理機的狀態(tài)可由CS6口讀到，D2bit位讀到的是本機的狀態(tài)，D5bit位讀到的是它機的狀態(tài)。
NACT的值決定交換網(wǎng)的狀態(tài)NACT＝0 0側(cè)網(wǎng)主用，1側(cè)網(wǎng)備用NACT＝1 1側(cè)網(wǎng)主用，0側(cè)網(wǎng)備用當(dāng)NAC0與NAC1狀態(tài)相同時，NACT＝NAC0 AND NAC1當(dāng)NAC0與NAC1狀態(tài)不同時，NACT為高阻態(tài)NACT的值可由CS6口的D6bit(ACTIS)位讀回，NACT的上電初始值為0，它機置的NACT的值可由CS6口的D4bit(ACT1)位讀回。
交換網(wǎng)的倒換操作通過改變NACT的值來完成。
權(quán)利要求1.一種用于兩種總線信號轉(zhuǎn)換的總線接口裝置，總線接口裝置采用處理機內(nèi)置插卡的形式，該總線接口裝置邏輯上位于計算機的PCI_BUS總線與交換機的總線之間；其特征在于，它的電路結(jié)構(gòu)包括一用于和PCI_BUS總線連接的PCI總線插頭；一總線控制器，該總線控制器上連接有存儲器、數(shù)據(jù)線驅(qū)動芯片和地址鎖存芯片；一可編程邏輯門陣列，該可編程邏輯門陣列和總線控制器上的數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片連接；還連接有命令信號驅(qū)動模塊、雙機狀態(tài)接口模塊和LED驅(qū)動模塊；其中LED驅(qū)動模塊與燈板接口連接；PCI總線插頭與總線控制器連通，總線控制器與可編程邏輯門陣列連通；通過數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片、命令信號驅(qū)動模塊與交換機總線連通。
2.如權(quán)利要求1所述的總線接口裝置，其特征在于，所述的總線控制器的電路芯片型號為S5920Q。
3.如權(quán)利要求1所述的總線接口裝置，其特征在于，所述的數(shù)據(jù)線驅(qū)動芯片型號為74LS245。
4.如權(quán)利要求1所述的總線接口裝置，其特征在于，所述的地址鎖存芯片型號為74LS374。
5.如權(quán)利要求1所述的總線接口裝置，其特征在于，所述可編程邏輯門陣列包括分頻電路、邏輯組合電路，譯碼電路、輸入寄存器、雙機控制電路、LED控制電路、監(jiān)視狗電路、LED輸出電路；分頻電路分別與輸入寄存器、雙機控制電路、LED控制電路、監(jiān)視狗電路、邏輯組合電路和譯碼電路連通，邏輯組合電路分別與控制信號、分頻電路、譯碼電路連接，并與交換機總線連通；輸入寄存器分別與分頻電路、雙機控制電路、LED控制電路、監(jiān)視狗電路、譯碼電路連通，LED控制電路控制LED輸出電路。
6.如權(quán)利要求5所述的總線接口裝置，其特征在于，所述監(jiān)視狗電路用于對軟件的運行狀態(tài)進(jìn)行監(jiān)視。
7.如權(quán)利要求5所述的總線接口裝置，其特征在于，所述雙機控制電路完成主、備用處理機的控制權(quán)分配。
專利摘要本實用新型公開了一種用于兩種總線信號轉(zhuǎn)換的總線接口裝置，該總線接口裝置邏輯上位于計算機的PCI_BUS總線與交換機總線之間；其電路結(jié)構(gòu)包括PCI總線插頭、總線控制器、可編程邏輯門陣列；總線控制器上連接有存儲器、數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片；可編程邏輯門陣列分別與數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片、命令信號驅(qū)動模塊連接，通過數(shù)據(jù)線驅(qū)動芯片、地址鎖存芯片、命令信號驅(qū)動模塊與交換機總線連通；可編程邏輯門陣列上還連接有雙機控制電路、LED控制電路，和固化在內(nèi)部的監(jiān)視狗電路。本實用新型采用PCI_BUS總線、處理機內(nèi)置插卡的形式，處理機可方便的利用此接口訪問各個功能電路板。
文檔編號G06F13/38GK2726017SQ200420085938
公開日2005年9月14日 申請日期2004年9月13日 優(yōu)先權(quán)日2004年9月13日
發(fā)明者王軍 申請人:西安大唐電信有限公司