專利名稱：稅控打印機控制器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種電子產(chǎn)品，具體地說是一種稅控打印機控制器。
背景技術(shù)：
由于稅控打印機在國內(nèi)推廣和使用的時間不長，加上各地區(qū)業(yè)務(wù)需求各不相同，市場上的多數(shù)稅控打印機是面向某種具體業(yè)務(wù)需求的定制產(chǎn)品，因此軟硬件擴展能力較差，所以應(yīng)對業(yè)務(wù)需求的變化通常會有一些困難，而為了應(yīng)對其他地區(qū)的業(yè)務(wù)需求，往往需要重新進(jìn)行設(shè)計。
目前，市場上的多數(shù)稅控打印機使用大量門電路完成邏輯運算，這就導(dǎo)致了硬件的保密性差，并在一定程度上影響了稅控數(shù)據(jù)的安全性，且市場上的多數(shù)稅打印機在進(jìn)行軟件修改或軟件升級時，需打開機箱，取下程序芯片重寫程序。為應(yīng)對業(yè)務(wù)需求的變化，軟件需要升級，而稅控打印機屬于廣泛應(yīng)用的產(chǎn)品，且用戶比較分散，這樣產(chǎn)品維護(hù)的工作量會比較大。稅控打印機對于保證數(shù)據(jù)的正確生成，可靠存儲，安全傳輸，清晰打印，從而保證稅收征管具有重要的意義。

發(fā)明內(nèi)容
本實用新型的目的是提供一種可擴展性強、可靠性強、安全性高、可維護(hù)性高的稅控打印機控制器。
本實用新型的目的是按以下方式實現(xiàn)的稅控打印機控制器，包括稅控主板A和Nand_Flash板B，Nand_Flash板B插接在稅控主板A上，稅控主板A則由CPU電路C、CPLD電路D、Nand電路E、SMART電路F和CARD電路G構(gòu)成，CPU電路C分別與CPLD電路D、Nand電路E、SMART電路F和CARD電路G相連接，CPLD電路D又分別與Nand電路E、SMART電路F和CARD電路G相連接。
CPU電路C以U6R8830LV CPU為中心，是稅控主板的核心電路。U8IMP809SEUR-T是復(fù)位芯片在供電電壓下降后，機器掉電前產(chǎn)生復(fù)位信號，避免由電壓過低造成程序混亂，蜂鳴器由三極管電路驅(qū)動，用于機器上電提示、異常狀態(tài)報警等。
CPLD電路D實現(xiàn)邏輯變換，并且與傳統(tǒng)邏輯器件相比，具有保密的作用，CPLD電路中的U9TDA8007是一個智能卡接口芯片，用于驅(qū)動用戶卡與稅控卡。
Nand電路E中的U2SST39VF020為程序芯片；U4BS62LV1024STI-70是一個FlashMemory，其作用相當(dāng)于計算機的內(nèi)存；U5DS1337是一個時鐘芯片，為稅控板提供時間信號；后備電池B1在關(guān)機或掉電的情況下對時鐘和內(nèi)存芯片供電。
SMART電路F具有多種功能a、將打印機提供的28V電源經(jīng)由U3LM1596-5.0及其外圍電路轉(zhuǎn)變?yōu)?V，并由電解電容實現(xiàn)5V電源延時，5V電源向稅控主板的串口接口芯片、模擬開關(guān)、存貯卡、蜂鳴器等供電。
b、5V電壓經(jīng)由LM3940-3.3轉(zhuǎn)換為3.3V，3.3V用于向CPU、CPLD、智能卡接口芯片、復(fù)位芯片、FlashMemory、程序芯片、時鐘芯片、等供電。
c、由運放U15LM393比較電路實現(xiàn)掉電檢測。
d、以U14MAX232為中心的接口電路。
CARD電路G中的J2為單面下壓式卡座，可插入用戶卡與明細(xì)卡；U10CBT3257D為模擬開關(guān)，在程序的控制下將卡座上的信號切換至用戶卡信號端或存貯卡信號端；Q3MMBT3904與T1，T2SV2301A組成的電路在程序控制下選擇對用戶卡上電或?qū)Υ尜A卡上電。
Nand_Flash板B上只有一個存貯器U14K9F2808，這個存貯器用于存貯稅控數(shù)據(jù)，Nand_Flash板通過插針與稅控主板相連。
本實用新型的稅控打印機控制器和現(xiàn)有技術(shù)相比，所產(chǎn)生的有益效果是，使用該稅控打印機控制器的稅控打印機，是一個標(biāo)準(zhǔn)開放的平臺性產(chǎn)品，具有良好的可擴展性，在此平臺的基礎(chǔ)上再針對不同的業(yè)務(wù)需求進(jìn)行定制和軟硬件擴展即可應(yīng)對不同地區(qū)的業(yè)務(wù)需求以及業(yè)務(wù)需求的變化，與傳統(tǒng)的面向市場的定制產(chǎn)品相比，它的優(yōu)點是不言而喻的，由于目前市場上的多數(shù)稅控打印機采用線性Flash(如SST39SF020A)存儲數(shù)據(jù)，而使用該稅控打印機控制器的稅控打印機擬采用新型存儲器Nand-Flash(高速與非存儲器)，不僅容量大(高達(dá)16MB，是傳統(tǒng)線性Flash的32倍)，而且由于它采用了ECC校驗方式，確保數(shù)據(jù)存儲的可靠性，它具有壞塊映射功能，一旦某個塊區(qū)發(fā)生損壞，它可以自動將該塊內(nèi)容映射到安全的存儲位置，該方式既不影響正常的數(shù)據(jù)存取，又對可能產(chǎn)生的錯誤和損壞做了最大限度的包容，由于該稅控打印機控制器采用了大規(guī)模可編程邏輯芯片(CPLD)，既對硬件進(jìn)行了加密，防止硬件的非法復(fù)制，又能保證稅控數(shù)據(jù)的安全性，還能降低成本節(jié)省硬件空間。


附圖1為稅控打印機控制器的原理結(jié)構(gòu)框圖；附圖2為稅控主板的原理結(jié)構(gòu)框圖；附圖3為稅控主板的原理結(jié)構(gòu)示意圖；
附圖4為CPU電路的原理結(jié)構(gòu)示意圖；附圖5為CPLD電路的原理結(jié)構(gòu)示意圖；附圖6為Nand電路的原理結(jié)構(gòu)示意圖；附圖7為SMART電路的原理結(jié)構(gòu)示意圖；附圖8為CARD電路的原理結(jié)構(gòu)示意圖；附圖9為的Nand_Flash板的電路原理結(jié)構(gòu)示意圖。
具體實施方式

以下結(jié)合附圖對本實用新型的稅控打印機控制器作以下詳細(xì)地說明。
如附圖1、2、3所示，本實用新型的稅控打印機控制器，其結(jié)構(gòu)是由稅控主板A和Nand_Flash板B構(gòu)成，Nand_Flash板B插接在稅控主板A上，稅控主板A則由CPU電路C、CPLD電路D、Nand電路E、SMART電路F和CARD電路G構(gòu)成，CPU電路C分別與CPLD電路D、Nand電路E、SMART電路F和CARD電路G相連接，CPLD電路D又分別與Nand電路E、SMART電路F和CARD電路G相連接。
如附圖4所示，CPU電路C是由集成電路U6、U8構(gòu)成，集成電路U6的78、80、82、84、86、88、91、94腳并聯(lián)后與AD[0..7]相接，U6的23-37、39和40腳并聯(lián)后分別與A[0..18]和U6的20、22腳相接，U6的9腳串接電阻R26后接地，U6的5腳接WR_N，U6的15、21、92、67、61、38腳并聯(lián)后接VCC_CPU，電阻R8串接在U6的13、14腳之間，電容C21、電感L1和X2串接在地線和U6的14腳之間，電容C20的一端接地，另一端接在電感L1和X2之間的連線上，電容C16接于地線和U6的14腳之間，U6的56、62、63腳分別與RP4的1、5、7腳相接，RP4的3腳與U6的60腳相接，U6的8腳接RP2的7腳，U6的45、47腳接地，U6的55、58、57腳分別與TDA_INT、RAMCS_N和ROMCS_N相接，U6的71腳串聯(lián)電阻R18后與集成電路U8的2腳相接，U6的71腳還與RESET_N相接，U6的53、54、52、51腳分別與RP3的5、7、3、1腳相接，RP3的2、4、6、8腳并聯(lián)后接VCC_3V，U6的99、98、1、2、66、77、49、48、60、59、6腳分別接RXD1、TXD1、RXD0、TXD0、IOCS0_N、CF_RDY、SM_SEL、DT_R、POWER_DOWN、SM0_C4和RD_N相接，U6的97、100、19腳分別接RP6的5、7、1腳，RP6的3腳接U6的96腳，U6的69、75、73、72腳分別接RP5的1、7、5、3腳，電容C21、C22、C19和C20的一端都與VCC_3V相接，另一端分別與U6的68、50、76、46腳相接，U6的3腳與RP2的1腳相接，U6的65腳串接發(fā)光二極管D6、電阻R29后分別與RP5的2、4、6、8腳相并接于VCC_3V，RP6的2、4、6、8腳接VCC_3V，集成電路U8的1腳接地，U8的3腳接VCC_3V，RP4的2、4、6、8腳接VCC_3V，電容C36串接在地線和VCC_3V之間，F(xiàn)B11串接在VCC_3V和VCC_CPU之間，電容C28、C18、C35、C27、C19、C39、C29并聯(lián)后接于地線和VCC_CPU之間，RP2的3、5腳分別接WR_N和U6的6腳，RP2的2、4、6、8腳接VCC_3V，U6的12、18、64、70、89、41、42腳并聯(lián)后接地，U6的74腳串聯(lián)電阻R16后與晶體管Q2的基極相接，電阻R15串接在地線和晶體管Q2的基極之間，晶體管Q2的發(fā)射極接地，晶體管Q2的集電極接揚聲器SPK1，揚聲器SPK1還與5V_IN相接，電容C34接于晶體管Q2的集電極和發(fā)射極之間。CPU電路以集成電路U6為中心，其型號為R8830LV，它是稅控主板的核心電路，集成電路U8的型號為IMP809SEUR-T，復(fù)位芯片在供電電壓下降后，機器掉電前產(chǎn)生復(fù)位信號，避免由電壓過低造成程序混亂，蜂鳴器Q2由三極管電路驅(qū)動，用于機器上電提示、異常狀態(tài)報警等。
如附圖5所示，CPLD電路D是由集成電路U7、U9、J1、JZ1、JZ2、LP1-LP3和SIM1構(gòu)成，集成電路U7的100-91腳分別與集成電路U9的28-腳35和JZ2的1-4、7-10相接，集成電路U7的74、24、2、52腳分別與J1的7、1、5、3腳和RP1的1、7、3、5腳相接，集成電路U7的75、90、40、25、13、33、45、63、83、95腳分別與VCC_CPLD相接，集成電路U7的96、82、76、68、51、18、7、1、26、46、32、57腳接地，U7的77腳接RESET_N，U7的73腳接RD_N，U7的62腳接WR_N，U7的27腳接RAMCS_N，U7的23、12、88、39、38、89腳并接于IOCS0_N和A[0_18]，U7的66腳接SIO，U7的67腳接SMPWR_N，U7的69、70、71腳分別接SM0_C8、SM0_C7、SM0_C6，U7的72腳接地，U7的79腳串接電阻R3后與VCC_3V相接，U7的84腳接SCLK，U7的58-61腳分別與集成電路U9的42-45腳相接，U7的56腳接TDA_INT，U7的50腳接DT_R，U7的47、48腳分別接SRAMWE_N和SRAMOE_N，U7的22腳接ROMWR_N，U7的14-21腳并接后分別與AD[0..7]和U7的11腳相并接，U7的9腳接CFRD_N，U7的3-6腳分別與CF_CLE、CF_ALE、CFWR_N和WP_N相接，RP1的2、4、6、8腳并聯(lián)后接VCC_CPLD，J1的4、8腳接地，J1的6腳接VCC_CPLD，電容C10串接在地線和VCC_CPLD之間，JZ2的5、6腳分別與JZ1的5、6腳相接，JZ1的5腳接地，電阻R2串接在CF_RDY和JZ2的6腳之間，集成電路U9的36腳接R/W，U9的37、38、40腳分別與EN_N、TDA8007_CS_N和TDA_INT_N相接，U9的39和41腳分別與27腳相接，X3串接在U9的46和47腳之間，電容C44串接在地線和U9的46腳之間，電容C45串接在地線和U9的47腳之間，電容C41串接在地線和U9的48腳之間，U9的3、5、8、9腳分別與LP1的8、6、4、2腳相接，LP1的1、3、7腳分別與SIMI的1、3、7腳相接，LP1的5腳串接電阻R14后與VCC_3V相接，SIMI的2腳與LP3的7腳相接，SIMI的5腳接地，電容C33串接在SIMI的1、5腳之間，LP3的8、6、4腳分別與集成電路U9的10、11、13腳相接，LP3的5、3腳分別與SM2_IO和SM2_PRES相接，電阻R17串接在LP3的3腳和VCC_3V之間，LP2的6、4、2腳分別與U9的16、17、18腳相接，LP2的1、3、5腳分別接SM2_RST、SM2_VCC和SM2_CLK，電容C43串接在LP2的3腳和地線之間，U9的19腳接地，U9的20腳串聯(lián)電容C48后分別與其15、7腳相并接，電容C47串接在U9的22、24腳之間，電容C46腳串接在U9的21、26腳之間，U9的23腳與27腳相接，U9的25腳接地，電容C12和C42并聯(lián)后接于地線和U9的27腳之間，F(xiàn)B12串接在U9的27腳和VCC_3V之間，電容C6串接在地線和VCC_3V之間，F(xiàn)B6串接在VCC_3V和VCC_CPLD之間，電容C25、C23、C38、C22、C31、C32、C37、C30、C40和C24并聯(lián)后接于地線和VCC_CPLD之間。CPLD電路實現(xiàn)邏輯變換，并且與傳統(tǒng)邏輯器件相比，具有保密的作用，CPLD電路中的集成電路U9，其型號為TDA8007，是一個智能卡接口芯片，用于驅(qū)動用戶卡與稅控卡。
如附圖6所示，Nand電路E是由集成電路U2、U4和U5構(gòu)成，集成電路U2的12、11、10、9、8、7、6、5、27、26、23、25、4、28、29、3、2、30、1腳并聯(lián)后與集成電路U4的20、19、18、17、16、15、14、13、3、2、31、1、12、4、11、7、10、9腳的并聯(lián)電路相接并共同接A[0.18]，集成電路U2的16腳和集成電路U4的24腳分別與地線相接；集成電路U2的31、22、24腳分別與ROMWR_N、ROMCS_N和RD_N相接，電阻R1串接在U2的31腳和32腳之間，集成電路U2的13-21腳并聯(lián)后與集成電路U4的21-29腳并聯(lián)后相接并共同接AD[0.7]，電容C1串接在地線和U2的32腳之間，電阻R7串接在U4的6腳和U2的32腳之間，電阻R5串接U4的30腳和8腳之間，U4的32腳和5腳分別接SRAMOE_N和SRAMWE_N，晶體管Q1的集電極接U4的30腳，晶體管Q1的基極串接電阻R6后接RESET_N，晶體管Q1的發(fā)射極接地，集成電路U5的1、2腳之間串接有與地線相接的X1，U5的4腳接地，U5的5、6腳分別與SIO和SCLK相接，電阻R9串接在U5的5腳和U2的32腳之間，電容C17和C11并聯(lián)后串接在地線和U5的8腳之間，二極管D3的3腳接U5的8腳，二極管D3的2腳接VCC_3V，二極管D3的1腳接二極管D2的1腳接，電阻R4和直流電源B1串接在地線和二極管D2的1腳之間，二極管D2的3腳接VCC_RAM，電容C9和C15并接在地線和二極管D2的3腳之間，二極管D2的2腳與U2的32腳相接，二極管D1串接在二極管D2的2、3腳之間。Nand電路中的集成電路U2為程序芯片，其型號為SST39VF020；集成電路U4是一個FlashMemory，其作用相當(dāng)于計算機的內(nèi)存，其型號為BS62LV1024STI-70；U5是一個時鐘芯片，為稅控板提供時間信號，其型號為DS1337；后備電池B1在關(guān)機或掉電的情況下對時鐘和內(nèi)存芯片供電。
如附圖7所示，SMART電路F是由集成電路U1、U3、U14、U15和J4、J5、J6構(gòu)成，集成電路U1的1腳串接FB1后分別與集成電路U15的8腳和集成電路U14的16腳相接，集成電路U1的2、4、5、6腳分別與地線相接，電容C3串接在集成電路U1的1、2腳之間，集成電路U1的3腳接VCC_3V，電容C4和C2先并聯(lián)后串接在集成電路U1的3、6腳之間，TP2的1腳接集成電路U1的3腳，集成電路U3的1腳接VCC_28V，電容C53和電容C56并聯(lián)后串接在地線和VCC_28V之間，F(xiàn)B15和F1串接在J4的1腳和VCC_28V之間，J4的2腳接地，集成電路U3的3、5腳分別與地線相接，二極管D10串接在集成電路U3的2、3之間，電容C7串接在集成電路U3的3、4之間，電感L2串接在集成電路U3的2、4之間，電阻R23串接在集成電路U3的4腳和集成電路U15的3腳之間，電阻R25串接在集成電路U3的4腳和集成電路U15的2腳之間，電阻R24和電容C54并聯(lián)后串接在地線和集成電路U15的3腳之間，電容C55和二極管D5并聯(lián)后串接在地線和集成電路U15的2腳之間，U15的4腳接地，U15的1腳與POWER_DOWN，電阻R28串接在U15的1、8腳之間，電容C8、C63和電解電容C58并聯(lián)后串接在地線和集成電路U14的16腳之間，二極管D4串接在5V_TN和集成電路U14的16腳之間，集成電路U14的13腳串接FB17后與J5的2腳相接，J5的1腳接地，J5的3腳串接FB18后與集成電路U14的14腳相接，集成電路U14的8腳串接FB19后J6的2腳相接，J6的1腳接地，J6的3腳串接FB13后與集成電路U14的7腳相接，集成電路U14的11、10腳分別接TXD0和TXD1，集成電路U14的1、3腳之間串接有電容C62，集成電路U14的4、5腳之間串接有電容C59，集成電路U14的12和9腳分別接RXD0和RXD1，電容C60串接在地線和U14的16腳之間，電容C57接于地線和U14的6腳之間，電容C61接于地線和U14的2腳之間。SMART電路F具有多種功能一是將打印機提供的28V電源經(jīng)由集成電路U3，其型號為LM1596-5.0及其外圍電路轉(zhuǎn)變?yōu)?V，并由電解電容實現(xiàn)5V電源延時，5V電源向稅控主板的串口接口芯片、模擬開關(guān)、存貯卡、蜂鳴器等供電；二是5V電壓經(jīng)由LM3940-3.3轉(zhuǎn)換為3.3V，3.3V用于向CPU、CPLD、智能卡接口芯片、復(fù)位芯片、FlashMemory、程序芯片、時鐘芯片、等供電；三是由運放集成電路U15LM393比較電路實現(xiàn)掉電檢測；四是以U14MAX232為中心的接口電路。
如附圖8所示，CARD電路G是由集成電路U10、J2、晶體管Q3、T1和T2構(gòu)成，集成電路U10的1腳串接電阻R10后與晶體管Q3的基極相接，集成電路U10的5腳接SM2_RST，集成電路U10的6腳接SM0_RST，集成電路U10的7腳與J1的2腳相接，集成電路U10的8腳接地，集成電路U10的12腳接J1的7腳，集成電路U10的13、14腳分別與SM0_C7、SM0_10相接，集成電路U10的15、16腳之間串接有電容C14且16腳又與TI的S端相接，集成電路U10的15腳接地，TI的S端串接電阻R13后又分別與T1的G端和晶體管Q3的集電極相接，T1的D端與T2的D端相接，T2的G端與集成電路U10的1腳相接，T2的S端與SM2_VCC相接，電阻R30串接在晶體管Q3的基極和地線之間，晶體管Q3的發(fā)射極接地；J2的1腳串接電容C13后接地，發(fā)光二極管D7和電阻R27串接在J2的1腳和地線之間，J2的3腳與SM2_CLK相接，J2的4腳與SM0_C4相接，J2的5腳接地，J2的6腳接SM0_C6，J2的8腳接SM0_C8，CARD電路G中的J2為單面下壓式卡座，可插入用戶卡與明細(xì)卡，集成電路U10為模擬開關(guān)，其型號是CBT3257D，它在程序的控制下將卡座上的信號切換至用戶卡信號端或存貯卡信號端；Q3的型號為MMBT3904，T1和T2的型號都是SV2301A，Q3、T1、T2組成的電路在程序控制下選擇對用戶卡上電或?qū)Υ尜A卡上電。
如附圖9所示，Nand_Flash板B由集成電路U14、U14-1、U14-2、JZ1和JZ2構(gòu)成，集成電路U14的19腳分別與U14-1的1腳和JZ1的1腳相接，U14的18腳分別與U14-1的2腳和JZ1的2腳相接，U14的17腳分別與U14-1的3腳和JZ1的3腳相接，U14的16腳分別與U14-1的4腳和JZ1的4腳相接，U14的13腳分別與U14-1的5腳和JZ1的5腳相接，U14的12腳分別與U14-1的6腳和JZ1的6腳相接，U14的9腳分別與U14-1的7腳和JZ1的7腳相接，U14的8腳分別與U14-1的8腳和JZ1的8腳相接，U14的7腳分別與U14-1的9腳和JZ1的9腳相接，U14的6腳分別與U14-1的10腳和JZ1的10腳相接；U14的29腳分別與U14-2的1腳和JZ2的1腳相接，U14的30腳分別與U14-2的2腳和JZ2的2腳相接，U14的31腳分別與U14-2的3腳和JZ2的3腳相接，U14的32腳分別與U14-2的4腳和JZ2的4腳相接，U14的36腳分別與U14-2的5腳和JZ2的5腳相接，U14的37腳分別與U14-2的6腳和JZ2的6腳相接，U14的41腳分別與U14-2的7腳和JZ2的7腳相接，U14的42腳分別與U14-2的8腳和JZ2的8腳相接，U14的43腳分別與U14-2的9腳和JZ2的9腳相接，U14的44腳分別與U14-2的10腳和JZ2的10腳相接；U14的12腳和37腳分別與VCC-3V的電源相接，電容C27接于地線和U14的12腳之間，電容C28接于地線和U14的37腳之間；集成電路U14為存貯器，其型號為K9F2808，該存貯器用于存貯稅控數(shù)據(jù)。
除說明書所述的技術(shù)特征外，均為本專業(yè)技術(shù)人員的已知技術(shù)。
權(quán)利要求1.稅控打印機控制器，其特征在于，該控制器包括稅控主板A和Nand_Flash板B，Nand_Flash板B插接在稅控主板A上，稅控主板A則由CPU電路C、CPLD電路D、Nand電路E、SMART電路F和CARD電路G構(gòu)成，CPU電路C分別與CPLD電路D、Nand電路E、SMART電路F和CARD電路G相連接，CPLD電路D又分別與Nand電路E、SMART電路F和CARD電路G相連接。
2.根據(jù)權(quán)利要求1所述的稅控打印機控制器，其特征在于CPU電路C是由集成電路U6、U8構(gòu)成，集成電路U6的78、80、82、84、86、88、91、94腳并聯(lián)后與AD[0..7]相接，U6的23-37、39和40腳并聯(lián)后分別與A[0..18]和U6的20、22腳相接，U6的9腳串接電阻R26后接地，U6的5腳接WR_N，U6的15、21、92、67、61、38腳并聯(lián)后接VCC_CPU，電阻R8串接在U6的13、14腳之間，電容C21、電感L1和X2串接在地線和U6的14腳之間，電容C20的一端接地，另一端接在電感L1和X2之間的連線上，電容C16接于地線和U6的14腳之間，U6的56、62、63腳分別與RP4的1、5、7腳相接，RP4的3腳與U6的60腳相接，U6的8腳接RP2的7腳，U6的45、47腳接地，U6的55、58、57腳分別與TDA_INT、RAMCS_N和ROMCS_N相接，U6的71腳串聯(lián)電阻R18后與集成電路U8的2腳相接，U6的71腳還與RESET_N相接，U6的53、54、52、51腳分別與RP3的5、7、3、1腳相接，RP3的2、4、6、8腳并聯(lián)后接VCC_3V，U6的99、98、1、2、66、77、49、48、60、59、6腳分別接RXD1、TXD1、RXD0、TXD0、IOCS0_N、CF_RDY、SM_SEL、DT_R、POWER_DOWN、SM0_C4和RD_N相接，U6的97、100、19腳分別接RP6的5、7、1腳，RP6的3腳接U6的96腳，U6的69、75、73、72腳分別接RP5的1、7、5、3腳，電容C21、C22、C19和C20的一端都與VCC_3V相接，另一端分別與U6的68、50、76、46腳相接，U6的3腳與RP2的1腳相接，U6的65腳串接發(fā)光二極管D6、電阻R29后分別與RP5的2、4、6、8腳相并接于VCC_3V，RP6的2、4、6、8腳接VCC_3V，集成電路U8的1腳接地，U8的3腳接VCC_3V，RP4的2、4、6、8腳接VCC_3V，電容C36串接在地線和VCC_3V之間，F(xiàn)B11串接在VCC_3V和VCC_CPU之間，電容C28、C18、C35、C27、C19、C39、C29并聯(lián)后接于地線和VCC_CPU之間，RP2的3、5腳分別接WR_N和U6的6腳，RP2的2、4、6、8腳接VCC_3V，U6的12、18、64、70、89、41、42腳并聯(lián)后接地，U6的74腳串聯(lián)電阻R16后與晶體管Q2的基極相接，電阻R15串接在地線和晶體管Q2的基極之間，晶體管Q2的發(fā)射極接地，晶體管Q2的集電極接揚聲器SPK1，揚聲器SPK1還與5V_IN相接，電容C34接于晶體管Q2的集電極和發(fā)射極之間。
3.根據(jù)權(quán)利要求1所述的稅控打印機控制器，其特征在于CPLD電路D是由集成電路U7、U9、J1、JZ1、JZ2、LP1-LP3和SIM1構(gòu)成，集成電路U7的100-91腳分別與集成電路U9的28-腳35和JZ2的1-4、7-10相接，集成電路U7的74、24、2、52腳分別與J1的7、1、5、3腳和RP1的1、7、3、5腳相接，集成電路U7的75、90、40、25、13、33、45、63、83、95腳分別與VCC_CPLD相接，集成電路U7的96、82、76、68、51、18、7、1、26、46、32、57腳接地，U7的77腳接RESET_N，U7的73腳接RD_N，U7的62腳接WR_N，U7的27腳接RAMCS_N，U7的23、12、88、39、38、89腳并接于IOCS0_N和A[0_18]，U7的66腳接SIO，U7的67腳接SMPWR_N，U7的69、70、71腳分別接SM0_C8、SM0_C7、SM0_C6，U7的72腳接地，U7的79腳串接電阻R3后與VCC_3V相接，U7的84腳接SCLK，U7的58-61腳分別與集成電路U9的42-45腳相接，U7的56腳接TDA_INT，U7的50腳接DT_R，U7的47、48腳分別接SRAMWE_N和SRAMOE_N，U7的22腳接ROMWR_N，U7的14-21腳并接后分別與AD[0..7]和U7的11腳相并接，U7的9腳接CFRD_N，U7的3-6腳分別與CF_CLE、CF_ALE、CFWR_N和WP_N相接，RP1的2、4、6、8腳并聯(lián)后接VCC_CPLD，J1的4、8腳接地，J1的6腳接VCC_CPLD，電容C10串接在地線和VCC_CPLD之間，JZ2的5、6腳分別與JZ1的5、6腳相接，JZ1的5腳接地，電阻R2串接在CF_RDY和JZ2的6腳之間，集成電路U9的36腳接R/W，U9的37、38、40腳分別與EN_N、TDA8007_CS_N和TDA_INT_N相接，U9的39和41腳分別與27腳相接，X3串接在U9的46和47腳之間，電容C44串接在地線和U9的46腳之間，電容C45串接在地線和U9的47腳之間，電容C41串接在地線和U9的48腳之間，U9的3、5、8、9腳分別與LP1的8、6、4、2腳相接，LP1的1、3、7腳分別與SIMI的1、3、7腳相接，LP1的5腳串接電阻R14后與VCC_3V相接，SIMI的2腳與LP3的7腳相接，SIMI的5腳接地，電容C33串接在SIMI的1、5腳之間，LP3的8、6、4腳分別與集成電路U9的10、11、13腳相接，LP3的5、3腳分別與SM2_IO和SM2_PRES相接，電阻R17串接在LP3的3腳和VCC_3V之間，LP2的6、4、2腳分別與U9的16、17、18腳相接，LP2的1、3、5腳分別接SM2_RST、SM2_VCC和SM2_CLK，電容C43串接在LP2的3腳和地線之間，U9的19腳接地，U9的20腳串聯(lián)電容C48后分別與其15、7腳相并接，電容C47串接在U9的22、24腳之間，電容C46腳串接在U9的21、26腳之間，U9的23腳與27腳相接，U9的25腳接地，電容C12和C42并聯(lián)后接于地線和U9的27腳之間，F(xiàn)B12串接在U9的27腳和VCC_3V之間，電容C6串接在地線和VCC_3V之間，F(xiàn)B6串接在VCC_3V和VCC_CPLD之間，電容C25、C23、C38、C22、C31、C32、C37、C30、C40和C24并聯(lián)后接于地線和VCC_CPLD之間。
4.根據(jù)權(quán)利要求1所述的稅控打印機控制器，其特征在于Nand電路E是由集成電路U2、U4和U5構(gòu)成，集成電路U2的12、11、10、9、8、7、6、5、27、26、23、25、4、28、29、3、2、30、1腳并聯(lián)后與集成電路U4的20、19、18、17、16、15、14、13、3、2、31、1、12、4、11、7、10、9腳的并聯(lián)電路相接并共同接A[0.18]，集成電路U2的16腳和集成電路U4的24腳分別與地線相接；集成電路U2的31、22、24腳分別與ROMWR_N、ROMCS_N和RD_N相接，電阻R1串接在U2的31腳和32腳之間，集成電路U2的13-21腳并聯(lián)后與集成電路U4的21-29腳并聯(lián)后相接并共同接AD[0.7]，電容C1串接在地線和U2的32腳之間，電阻R7串接在U4的6腳和U2的32腳之間，電阻R5串接U4的30腳和8腳之間，U4的32腳和5腳分別接SRAMOE_N和SRAMWE_N，晶體管Q1的集電極接U4的30腳，晶體管Q1的基極串接電阻R6后接RESET_N，晶體管Q1的發(fā)射極接地，集成電路U5的1、2腳之間串接有與地線相接的X1，U5的4腳接地，U5的5、6腳分別與SIO和SCLK相接，電阻R9串接在U5的5腳和U2的32腳之間，電容C17和C11并聯(lián)后串接在地線和U5的8腳之間，二極管D3的3腳接U5的8腳，二極管D3的2腳接VCC_3V，二極管D3的1腳接二極管D2的1腳接，電阻R4和直流電源B1串接在地線和二極管D2的1腳之間，二極管D2的3腳接VCC_RAM，電容C9和C15并接在地線和二極管D2的3腳之間，二極管D2的2腳與U2的32腳相接，二極管D1串接在二極管D2的2、3腳之間。
5.根據(jù)權(quán)利要求1所述的稅控打印機控制器，其特征在于SMART電路F是由集成電路U1、U3、U14、U15和J4、J5、J6構(gòu)成，集成電路U1的1腳串接FB1后分別與集成電路U15的8腳和集成電路U14的16腳相接，集成電路U1的2、4、5、6腳分別與地線相接，電容C3串接在集成電路U1的1、2腳之間，集成電路U1的3腳接VCC_3V，電容C4和C2先并聯(lián)后串接在集成電路U1的3、6腳之間，TP2的1腳接集成電路U1的3腳，集成電路U3的1腳接VCC_28V，電容C53和電容C56并聯(lián)后串接在地線和VCC_28V之間，F(xiàn)B15和F1串接在J4的1腳和VCC_28V之間，J4的2腳接地，集成電路U3的3、5腳分別與地線相接，二極管D10串接在集成電路U3的2、3之間，電容C7串接在集成電路U3的3、4之間，電感L2串接在集成電路U3的2、4之間，電阻R23串接在集成電路U3的4腳和集成電路U15的3腳之間，電阻R25串接在集成電路U3的4腳和集成電路U15的2腳之間，電阻R24和電容C54并聯(lián)后串接在地線和集成電路U15的3腳之間，電容C55和二極管D5并聯(lián)后串接在地線和集成電路U15的2腳之間，U15的4腳接地，U15的1腳與POWER_DOWN，電阻R28串接在U15的1、8腳之間，電容C8、C63和電解電容C58并聯(lián)后串接在地線和集成電路U14的16腳之間，二極管D4串接在5V_TN和集成電路U14的16腳之間，集成電路U14的13腳串接FB17后與J5的2腳相接，J5的1腳接地，J5的3腳串接FB18后與集成電路U14的14腳相接，集成電路U14的8腳串接FB19后J6的2腳相接，J6的1腳接地，J6的3腳串接FB13后與集成電路U14的7腳相接，集成電路U14的11、10腳分別接TXD0和TXD1，集成電路U14的1、3腳之間串接有電容C62，集成電路U14的4、5腳之間串接有電容C59，集成電路U14的12和9腳分別接RXD0和RXD1，電容C60串接在地線和U14的16腳之間，電容C57接于地線和U14的6腳之間，電容C61接于地線和U14的2腳之間。
6.根據(jù)權(quán)利要求1所述的稅控打印機控制器，其特征在于CARD電路G是由集成電路U10、J2、晶體管Q3、場效應(yīng)器T1和T2構(gòu)成，集成電路U10的1腳串接電阻R10后與晶體管Q3的基極相接，集成電路U10的5腳接SM2_RST，集成電路U10的6腳接SM0_RST，集成電路U10的7腳與J1的2腳相接，集成電路U10的8腳接地，集成電路U10的12腳接J1的7腳，集成電路U10的13、14腳分別與SM0_C7、SM0_10相接，集成電路U10的15、16腳之間串接有電容C14且16腳又與TI的S端相接，集成電路U10的15腳接地，TI的S端串接電阻R13后又分別與T1的G端和晶體管Q3的集電極相接，T1的D端與T2的D端相接，T2的G端與集成電路U10的1腳相接，T2的S端與SM2_VCC相接，電阻R30串接在晶體管Q3的基極和地線之間，晶體管Q3的發(fā)射極接地；J2的1腳串接電容C13后接地，發(fā)光二極管D7和電阻R27串接在J2的1腳和地線之間，J2的3腳與SM2_CLK相接，J2的4腳與SM0_C4相接，J2的5腳接地，J2的6腳接SM0_C6，J2的8腳接SM0_C8。
7.根據(jù)權(quán)利要求1所述的稅控打印機控制器，其特征在于Nand_Flash板B由集成電路U14、U14-1、U14-2、JZ1和JZ2構(gòu)成，集成電路U14的19腳分別與U14-1的1腳和JZ1的1腳相接，U14的18腳分別與U14-1的2腳和JZ1的2腳相接，U14的17腳分別與U14-1的3腳和JZ1的3腳相接，U14的16腳分別與U14-1的4腳和JZ1的4腳相接，U14的13腳分別與U14-1的5腳和JZ1的5腳相接，U14的12腳分別與U14-1的6腳和JZ1的6腳相接，U14的9腳分別與U14-1的7腳和JZ1的7腳相接，U14的8腳分別與U14-1的8腳和JZ1的8腳相接，U14的7腳分別與U14-1的9腳和JZ1的9腳相接，U14的6腳分別與U14-1的10腳和JZ1的10腳相接；U14的29腳分別與U14-2的1腳和JZ2的1腳相接，U14的30腳分別與U14-2的2腳和JZ2的2腳相接，U14的31腳分別與U14-2的3腳和JZ2的3腳相接，U14的32腳分別與U14-2的4腳和JZ2的4腳相接，U14的36腳分別與U14-2的5腳和JZ2的5腳相接，U14的37腳分別與U14-2的6腳和JZ2的6腳相接，U14的41腳分別與U14-2的7腳和JZ2的7腳相接，U14的42腳分別與U14-2的8腳和JZ2的8腳相接，U14的43腳分別與U14-2的9腳和JZ2的9腳相接，U14的44腳分別與U14-2的10腳和JZ2的10腳相接；U14的12腳和37腳分別與VCC-3V的電源相接，電容C27接于地線和U14的12腳之間，電容C28接于地線和U14的37腳之間。
專利摘要本實用新型提供一種稅控打印機控制器，屬于電子產(chǎn)品技術(shù)領(lǐng)域，其結(jié)構(gòu)是由稅控主板A和Nand Flash板B構(gòu)成，Nand Flash板B插接在稅控主板A上，稅控主板A則是由CPU電路C、CPLD電路D、Nand電路E、SMART電路F和CARD電路G構(gòu)成，CPU電路C分別與CPLD電路D、Nand電路E、SMART電路F和CARD電路G相連接，CPLD電路D又分別與Nand電路E、SMART電路F和CARD電路G相連接。本實用新型的稅控打印機控制器和現(xiàn)有技術(shù)相比，具有可擴展性強、可靠性強、安全性高、可維護(hù)性高的特點，具有很好的推廣使用價值。
文檔編號G06F3/12GK2707491SQ20042005222
公開日2005年7月6日 申請日期2004年7月12日 優(yōu)先權(quán)日2004年7月12日
發(fā)明者曹紅玉, 于治樓, 王培元 申請人:山東浪潮電子設(shè)備有限公司