專(zhuān)利名稱(chēng)：由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明加入以往具有靈活性的軟件處理，同時(shí)使用具有同樣靈活性的硬件處理，用由軟件命令和硬件再構(gòu)成命令組成的單一程序進(jìn)行驅(qū)動(dòng)，是可自由設(shè)定軟件處理和硬件再構(gòu)成的定時(shí)、具有靈活性的新的系統(tǒng)結(jié)構(gòu)，主要在需要多品種、少量生產(chǎn)的應(yīng)用領(lǐng)域，帶來(lái)新的批量生產(chǎn)效果的經(jīng)濟(jì)性高的、由程序共同控制的軟件和硬件構(gòu)成的裝置。
背景技術(shù)：
以往的編入系統(tǒng)等，處理器與可再構(gòu)成的可編程邏輯器件裝置組合，依靠驅(qū)動(dòng)程序的軟件處理和再構(gòu)成數(shù)據(jù)，進(jìn)行重新構(gòu)成的硬件處理。因軟件處理程序和再構(gòu)成用數(shù)據(jù)不同，作為執(zhí)行軟件處理的程序前(脫機(jī)時(shí))的處理，需要進(jìn)行硬件處理的再構(gòu)成。
對(duì)于各種應(yīng)用，可用改變程序?qū)?yīng)處理，對(duì)與外部裝置連接電路不同的應(yīng)用，往往需要與其他LSI芯片并用。
將可編程邏輯器件(PLD)安裝在程序處理器上的LSI芯片，可一定程度解決問(wèn)題。但是，PLD是可編程邏輯，所以，其硬件芯片面積比執(zhí)行出口大，經(jīng)濟(jì)性成了問(wèn)題。要解決這一問(wèn)題，實(shí)際工作時(shí)，按照需要進(jìn)行硬件的再構(gòu)成，并需縮小硬件面積。
程序處理器和實(shí)際工作時(shí)包括可再構(gòu)成的PLD系統(tǒng)，需要進(jìn)行程序處理器命令和硬件再構(gòu)成命令的定時(shí)控制。通常的PLD，具備輸入輸出信號(hào)端子和用2進(jìn)位串行形式輸入再構(gòu)成控制信號(hào)的端子。2位串行形式的再構(gòu)成控制信號(hào)，再構(gòu)成的時(shí)間長(zhǎng)，不趨向?qū)嶋H工作時(shí)的再構(gòu)成。32位處理器的例子中，為處理32位的數(shù)據(jù)，再構(gòu)成數(shù)據(jù)也可作為32位的數(shù)據(jù)處理，如果經(jīng)由數(shù)據(jù)總線進(jìn)行再構(gòu)成，可在處理器系統(tǒng)中，用自然的形式加入實(shí)際工作時(shí)再構(gòu)成的PLD。
由這種程序處理器和實(shí)際工作時(shí)再構(gòu)成的PLD組成的系統(tǒng)，可成為面向少量多品種的超通用系統(tǒng)。如能用于各種應(yīng)用，可按LSI的批量生產(chǎn)效果大量生產(chǎn)，實(shí)現(xiàn)用于特定應(yīng)用的廉價(jià)的LSI。因此，在程序處理器和可變輸入輸出接口電路的使用方法外也有廣泛應(yīng)用的必要。

發(fā)明內(nèi)容
本發(fā)明是基于上述情況產(chǎn)生的，本發(fā)明的目的，在于可單獨(dú)解決靈活性高、應(yīng)用范圍廣的問(wèn)題，同時(shí)，對(duì)于經(jīng)濟(jì)性高、少量多品種的應(yīng)用，提供謀求批量生產(chǎn)效果的由程序共同控制的軟件和硬件構(gòu)成的裝置。
本發(fā)明為達(dá)到上述目的，將程序命令再構(gòu)成分為軟件處理命令、硬件再構(gòu)成命令2種。硬件再構(gòu)成命令，以再構(gòu)成的硬件范圍(使部分再構(gòu)成成為可能)及再構(gòu)成用數(shù)據(jù)的收藏場(chǎng)所為規(guī)定的形式。硬件再構(gòu)成命令一發(fā)出，即將規(guī)定的復(fù)數(shù)收藏地址數(shù)據(jù)傳送給硬件，規(guī)定的硬件范圍電路，通過(guò)傳送數(shù)據(jù)再構(gòu)成。這期間，軟件裝置和再構(gòu)成中的部分硬件裝置停止工作。硬件再構(gòu)成花費(fèi)的時(shí)間，取決于硬件規(guī)模。要求是不嚴(yán)重影響整體處理時(shí)間的高速。按照發(fā)出的軟件處理命令，在軟件裝置上處理數(shù)據(jù)。這期間，硬件裝置按照最終的硬件再構(gòu)成命令，進(jìn)行電路再構(gòu)成工作。
本發(fā)明，在由程序可能的邏輯程序段和結(jié)線程序段構(gòu)成的PLD上，邏輯程序段通過(guò)由輸入輸出端子到邏輯程序段的信號(hào)路線進(jìn)行再構(gòu)成，可用來(lái)自復(fù)數(shù)輸入輸出端子的并列信號(hào)，同時(shí)進(jìn)行復(fù)數(shù)邏輯程序段的再構(gòu)成。而且，使輸入輸出信號(hào)端子和再構(gòu)成的輸入端子共同化。結(jié)線程序段，可在控制結(jié)線開(kāi)關(guān)的RAM存儲(chǔ)上，由輸入輸出端子與傳送通常的信號(hào)數(shù)據(jù)一樣傳送再構(gòu)成數(shù)據(jù)，進(jìn)行再構(gòu)成?？捎猛桓袷教幚硇盘?hào)數(shù)據(jù)和再構(gòu)成用數(shù)據(jù)，使PLD構(gòu)成簡(jiǎn)單化。
本發(fā)明以PLD為硬件處理裝置，在由程序共同控制的軟件和硬件構(gòu)成的裝置上使用，為了處理，用和從軟件裝置到硬件裝置傳送數(shù)據(jù)的相同方法，向硬件裝置傳送再構(gòu)成數(shù)據(jù)。其結(jié)果，建立硬件再構(gòu)成命令，可用擴(kuò)張通常軟件處理命令的形式、和將存儲(chǔ)器中的再構(gòu)成數(shù)據(jù)傳送給PLD的形式實(shí)現(xiàn)。
本發(fā)明，在用軟件裝置和外部輸入輸出裝置之間的連接電路(接口)工作的通常微處理系統(tǒng)中，外部輸入輸出裝置有多種。但速度上與微處理器相比，極慢。因此，按照需要再構(gòu)成外部輸入輸出接口，可用同一硬件量實(shí)現(xiàn)各種接口。實(shí)際上，將再構(gòu)成數(shù)據(jù)收藏在存儲(chǔ)器中，根據(jù)需要，用程序命令使再構(gòu)成變化的軟件處理命令和硬件再構(gòu)成命令混雜，依靠這種形式的程序進(jìn)行工作。
本發(fā)明，要求將各終端連接裝置的網(wǎng)絡(luò)建立和通訊信息的接收、發(fā)送、傳送的網(wǎng)絡(luò)功能和接收、發(fā)出信息連接在終端裝置上，在其終端機(jī)器之間進(jìn)行更換。網(wǎng)絡(luò)議定書(shū)，考慮種種，但作為網(wǎng)絡(luò)終端連接裝置，要具有將建立的網(wǎng)絡(luò)結(jié)構(gòu)、接收的數(shù)據(jù)，傳送給其他終端裝置、和向自己本身終端裝置傳送的功能。還要具有將來(lái)自自己終端裝置的信號(hào)，配信給網(wǎng)絡(luò)的功能。這些網(wǎng)絡(luò)操作不要求高速性，但規(guī)定了應(yīng)對(duì)各種情況的復(fù)雜步驟。終端裝置要發(fā)送、接收網(wǎng)絡(luò)上的數(shù)據(jù)，就要求高速性，所以，需要通過(guò)硬件網(wǎng)絡(luò)收發(fā)。這時(shí)，終端裝置之間的連接電路，因終端裝置不同而各異，要通過(guò)采用PLD硬件邏輯電路實(shí)現(xiàn)。作為網(wǎng)絡(luò)終端連接裝置，要求有控制網(wǎng)絡(luò)的軟件功能和控制數(shù)據(jù)流動(dòng)的硬件功能。本發(fā)明可對(duì)這些提供最佳的解答。
本發(fā)明，利用硬件裝置，可在任意的電路形式上再構(gòu)成。可將微處理器處理的部分作為高速化的小處理器工作。硬件再構(gòu)成命令也和軟件處理一樣記述在程序中，根據(jù)情況，用硬件裝置代替軟件處理的處理能力，可使軟件處理的處理能力明顯提高。
以往的編入系統(tǒng)，處理器與可再構(gòu)成的程序可能邏輯裝置組合，依靠驅(qū)動(dòng)程序的軟件處理和再構(gòu)成數(shù)據(jù)，進(jìn)行再構(gòu)成的硬件處理，軟件處理程序和再構(gòu)成數(shù)據(jù)是不同的。因此，作為執(zhí)行軟件處理程序前的處理，有必要進(jìn)行硬件處理的再構(gòu)成。本發(fā)明，采用同一程序進(jìn)行軟件處理和硬件再構(gòu)成的方式，使軟件處理執(zhí)行中的硬件再構(gòu)成成為可能，與以往相比，可飛躍性地?cái)U(kuò)大應(yīng)用范圍，實(shí)現(xiàn)經(jīng)濟(jì)性的編入系統(tǒng)。
以下，參照


本發(fā)明的實(shí)施形態(tài)。

圖1表示用程序命令工作的、由軟件和硬件構(gòu)成的裝置概念程序段構(gòu)成圖。
圖2表示一例用程序命令工作的、由實(shí)際軟件和硬件構(gòu)成的裝置程序段圖。
圖3表示一例從共用的輸入端子可輸入再構(gòu)成數(shù)據(jù)和輸入輸出信號(hào)數(shù)據(jù)的硬件處理裝置的程序段構(gòu)成圖。
圖4表示一例邏輯程序段的構(gòu)成圖。
圖5邏輯程序段內(nèi)RAM網(wǎng)絡(luò)的電路構(gòu)成圖。
圖6連接程序段的構(gòu)成圖。
圖7邏輯程序段再構(gòu)成法的說(shuō)明圖。
圖8由具有再構(gòu)成及信號(hào)數(shù)據(jù)共用端子的程序可能邏輯電路和微處理器構(gòu)成的裝置結(jié)構(gòu)圖。
圖9是帶可變外部輸入輸出裝置的處理裝置的程序段構(gòu)成圖。
圖10是IEEE1394協(xié)議書(shū)通用終端連接裝置的程序段構(gòu)成圖。
圖11是IEEE1394網(wǎng)絡(luò)結(jié)構(gòu)的構(gòu)成圖。
圖12是帶程序可能硬件加速器的處理器的程序段構(gòu)成圖。
1程序存儲(chǔ)裝置2數(shù)據(jù)存儲(chǔ)裝置
3程序解讀裝置4母線5軟件處理裝置6硬件處理裝置10微處理器20程序可能邏輯電路20A傳感器連接電路20B開(kāi)關(guān)連接電路20CIC讀取器/打字機(jī)連接電路20D通訊協(xié)議書(shū)連接電路20F活動(dòng)向量探索器20G離散余弦變換器20H離散余弦逆變換器30通用終端連接裝置具體實(shí)施方式
圖1表示本發(fā)明的概念(用程序命令工作的軟、硬件裝置)，用1根母線4，連接由收藏程序命令讀出的專(zhuān)用存儲(chǔ)器ROM構(gòu)成的程序存儲(chǔ)裝置1、由處理數(shù)據(jù)的RAM構(gòu)成的數(shù)據(jù)存儲(chǔ)裝置2、和程序命令解讀裝置3，母線4上再連接軟件處理裝置5、硬件處理裝置6。程序命令，由規(guī)定軟件處理裝置5的軟件處理命令、和規(guī)定硬件處理裝置6電路再構(gòu)成的硬件再構(gòu)成命令組成。
程序命令解讀裝置3，從程序存儲(chǔ)裝置1指定的地址讀出命令。如果讀出的命令是軟件處理命令，就只解讀之，采用數(shù)據(jù)存儲(chǔ)的數(shù)據(jù)，經(jīng)過(guò)母線4，將數(shù)據(jù)傳送給軟件處理裝置5和硬件處理裝置6。硬件處理裝置6一經(jīng)輸入數(shù)據(jù)，即與之對(duì)應(yīng)進(jìn)行工作，生成輸出。如果讀出的命令是硬件再構(gòu)成命令，即從命令規(guī)定的程序存儲(chǔ)裝置1的地址讀出硬件再構(gòu)成數(shù)據(jù)，通過(guò)母線4進(jìn)行硬件處理裝置6的電路再構(gòu)成。在整個(gè)電路上進(jìn)行該硬件處理裝置6的電路再構(gòu)成，這時(shí)，軟件處理、硬件處理都是停止?fàn)顟B(tài)。但，硬件處理裝置6的電路再構(gòu)成，是全體電路的一部分時(shí)，未再構(gòu)成的硬件部分可繼續(xù)工作。
圖2表示本發(fā)明的實(shí)施形態(tài)(詳情見(jiàn)圖1)，圖1的程序命令解讀裝置3和軟件處理裝置5結(jié)合，對(duì)應(yīng)微處理器10。用程序可能邏輯電路(PLD)20，實(shí)現(xiàn)可再構(gòu)成的硬件處理裝置6。該程序可能邏輯電路(PLD)20，如后述那樣，邏輯程序段擺成格子狀，之間用連接程序段連接。程序可能邏輯電路20上，設(shè)有再構(gòu)成的輸入輸出(IO)端子，由該輸入輸出端子用串行的形式輸入再構(gòu)成數(shù)據(jù)，決定程序可能邏輯電路20中的邏輯程序段的邏輯函數(shù)和連接程序段的實(shí)際配線。再構(gòu)成時(shí)，微處理器10由程序存儲(chǔ)裝置1，通過(guò)母線42，將再構(gòu)成用串行數(shù)據(jù)輸入在程序可能邏輯電路20中，以此進(jìn)行程序可能邏輯電路20的再構(gòu)成。再構(gòu)成后，用母線41執(zhí)行通常的工作。
圖3是由共同的輸入端子輸入再構(gòu)成數(shù)據(jù)和輸出輸入信號(hào)數(shù)據(jù)的硬件處理裝置(程序可能邏輯電路20)的程序段構(gòu)成圖，程序可能邏輯電路20，由邏輯程序段和連接程序段S、C構(gòu)成。IO表示輸入輸出端子，連接程序段S和C，實(shí)際上是切換開(kāi)關(guān)結(jié)構(gòu)。
圖4示出邏輯程序段L的詳細(xì)構(gòu)成。如圖4所示，邏輯程序段L，由直列排列的RAM網(wǎng)眼201～20n、具有開(kāi)關(guān)功能的一個(gè)循環(huán)晶體管開(kāi)關(guān)221～22m、輸入來(lái)自外部存儲(chǔ)的寫(xiě)入信號(hào)出口(OR)21、和輸出出口(NOT)23構(gòu)成。RAM網(wǎng)眼201～20n的值，根據(jù)從外部寫(xiě)入的邏輯值，規(guī)定邏輯程序段L的邏輯函數(shù)。用邏輯函數(shù)的輸入變數(shù)a0、a1...、an，接通一個(gè)循環(huán)晶體管開(kāi)關(guān)221～22m的一部分，導(dǎo)通(圖4粗線)與輸入變數(shù)組合對(duì)應(yīng)的母線，輸出1個(gè)RAM網(wǎng)眼(圖4中RAM網(wǎng)眼204)的值。RAM網(wǎng)眼201～20n中用串行輸入再構(gòu)成數(shù)據(jù)，一個(gè)循環(huán)晶體管開(kāi)關(guān)221～22m用設(shè)定函數(shù)f(a0、a1...、an)作ON/OFF，形成1個(gè)母線，輸出初期值RAM網(wǎng)眼的值。
RAM網(wǎng)眼201～20n的電路構(gòu)成如圖5所示，由變頻器241～243和開(kāi)關(guān)元件N1、N2構(gòu)成。該RAM網(wǎng)眼再構(gòu)成時(shí)，依靠接通再構(gòu)成狀態(tài)信號(hào)，構(gòu)成移位寄存器。即，選擇信號(hào)，使開(kāi)關(guān)元件N1 ON/OFF，同時(shí)，通過(guò)變頻器241，使開(kāi)關(guān)元件N2 ON/OFF。再構(gòu)成數(shù)據(jù)輸入開(kāi)關(guān)元件N1中，開(kāi)關(guān)元件N2在ON時(shí)，具有存儲(chǔ)功能。
圖6表示連接程序段S和C的構(gòu)成例，連接程序段S和C都是由nMOS晶體管群構(gòu)成的開(kāi)關(guān)、由控制各nMOS晶體管群的各出口ON/OFF的RAM網(wǎng)眼(無(wú)圖示)構(gòu)成。這些連接程序段S和C，可使邏輯程序段L的輸入輸出端子間的連接自由改變。
圖7是說(shuō)明邏輯程序段L的再構(gòu)成方法圖，是通過(guò)輸入輸出端子IO的高速再構(gòu)成法。圖4直列連接RAM網(wǎng)眼201～20n，因輸入串行的再構(gòu)成數(shù)據(jù)，所以數(shù)據(jù)設(shè)定上需要時(shí)間。要進(jìn)行高速的數(shù)據(jù)設(shè)定，適合并行輸入。圖7的例中，在邏輯程序段再構(gòu)成時(shí)，將各行或各列的邏輯程序段L在程序段內(nèi)及程序段間全部變?yōu)橐莆挥涗浧髟贅?gòu)成。行單位或列單位的再構(gòu)成，通過(guò)輸入輸出端子IO可并列執(zhí)行。因此，如果16×16左右的邏輯程序段L的再構(gòu)成也用并行輸入，可用3000時(shí)標(biāo)的時(shí)間再構(gòu)成。例如100兆赫動(dòng)作的程序可能邏輯電路(PLD)，可用30微秒的時(shí)間再構(gòu)成。也可是行或列的再構(gòu)成。這種再構(gòu)成方法，實(shí)際上在處理信號(hào)的實(shí)際工作時(shí)，也可根據(jù)需要進(jìn)行再構(gòu)成。
圖8，表示由具有再構(gòu)成數(shù)據(jù)及信號(hào)數(shù)據(jù)共同端子的程序可能邏輯電路20、和微處理器10構(gòu)成的裝置，程序可能邏輯電路20和微處理器10，通過(guò)母線4連接，數(shù)據(jù)經(jīng)由母線4，輸入在微處理器10或程序可能邏輯電路20中。程序可能邏輯電路20，可從復(fù)數(shù)的輸入端子IO中取回再構(gòu)成數(shù)據(jù)，如使用，則追加微處理器10的命令，將再構(gòu)成狀態(tài)的控制信號(hào)傳送給程序可能邏輯電路20，同時(shí)，經(jīng)由數(shù)據(jù)用母線4，可將再構(gòu)成數(shù)據(jù)傳送給程序可能邏輯電路20。因此，程序命令由微處理器命令和PLD再構(gòu)成命令構(gòu)成。PLD再構(gòu)成，可在實(shí)際工作時(shí)執(zhí)行、是高速的，所以，作為程序命令，還可構(gòu)成適當(dāng)?shù)慕M合軟件處理和硬件再構(gòu)成的軟、硬攙雜的程序。
圖9，表示帶可變外部輸入輸出裝置的處理裝置構(gòu)成例。母線4作為程序可能邏輯電路，連接傳感器電路20A、開(kāi)關(guān)電路20B、LED顯示器連接電路、IC讀取器/打字機(jī)連接電路20D及通訊協(xié)議書(shū)連接電路20E。例如，指紋對(duì)照LSI，由指紋傳感器部輸入圖像數(shù)據(jù)，用處理器提取特征點(diǎn)，進(jìn)行登記、對(duì)照。有時(shí)需要輸入姓名、編號(hào)的鍵輸入和顯示指紋圖像的顯示裝置。根據(jù)需要，用程序進(jìn)行程序可能邏輯電路的再構(gòu)成，可用少的硬件量對(duì)應(yīng)各種應(yīng)用。其他作為收藏指紋數(shù)據(jù)的媒介物，還需要與IC卡連接、與條形碼和無(wú)線標(biāo)記連接。網(wǎng)絡(luò)連接，需要能處理TCP/IP等網(wǎng)絡(luò)協(xié)議的接口電路。這些不作為全部硬件準(zhǔn)備，作為程序碼收藏在程序存儲(chǔ)裝置1中，可實(shí)現(xiàn)通用性極高的處理程序。
圖10表示建立家庭內(nèi)LAN的IEEE1394協(xié)議的通用終端連接裝置30的構(gòu)成例。通用終端連接裝置30，由母線橋31、家用電器連接電路32、IEEE1394連接電路33及把它們相互連接的PCI母線34構(gòu)成。IEEE1394協(xié)議，可在工作中追加和刪除新的通訊端子。用終端連接裝置間的通信，決定根終端連接裝置，進(jìn)而，循環(huán)性地決定2分木結(jié)構(gòu)的終端連接裝置的網(wǎng)絡(luò)結(jié)構(gòu)的構(gòu)成。
圖11表示采用上述通用終端連接裝置30(301～307)的IEEE1394網(wǎng)絡(luò)結(jié)構(gòu)。各通用終端連接裝置301～307，從網(wǎng)絡(luò)并行通信中接收信息，自己清除接收的信息，將自己發(fā)送的信息附加在傳送信息中，向其他通用終端連接裝置發(fā)送。因而，各通用終端連接裝置301～307，要求具有把網(wǎng)絡(luò)建立、通信情報(bào)的接收、發(fā)送、傳送的網(wǎng)絡(luò)功能、接收、發(fā)送情報(bào)連接在通用終端連接裝置301～307上，在家用電器之間更換的功能。這些復(fù)雜的處理，全部用安裝在通用終端連接裝置301～307的處理程序?qū)崿F(xiàn)。網(wǎng)絡(luò)結(jié)構(gòu)的再構(gòu)成，因根終端連接裝置不同，所以，全部共用通用終端連接裝置301～307的程序，無(wú)論什么樣的再構(gòu)成都能對(duì)應(yīng)。但是，與通用終端連接裝置301～307連接的家用電器電路，因每個(gè)家用電器不同，在固定化的通用終端連接裝置上，每一家用電器連接電路，都需要準(zhǔn)備終端連接裝置。本通用終端連接裝置，可用能程序的程序可能邏輯電路通用化，對(duì)該點(diǎn)也能共用化。這樣，用本發(fā)明可提供主網(wǎng)絡(luò)采用的統(tǒng)一的通用終端連接裝置。
圖12表示程序可能的帶硬件加速器的處理器。作為程序可能邏輯電路，將活動(dòng)向量探索器20F、離散余弦變換器20G及離散余弦逆變換器20H連接在母線4上。在軟件處理中，如果用硬件實(shí)現(xiàn)規(guī)則的并列運(yùn)算，結(jié)合軟件的靈活性，可建立高速、高效率的系統(tǒng)。本例將其進(jìn)一步擴(kuò)張，用程序可能在實(shí)際工作時(shí)，通過(guò)并用可再構(gòu)成的硬件加速處理器和處理程序，實(shí)現(xiàn)高功能、高速系統(tǒng)。應(yīng)用上，MPEG4符號(hào)/復(fù)號(hào)器中規(guī)則的并列處理，用程序可能的硬件加速器，可順次進(jìn)行活動(dòng)向量探查器20F、離散余弦變換器20G及離散余弦逆變換器20H的再構(gòu)成，實(shí)現(xiàn)高硬件使用效率和微處理器10的并列處理、進(jìn)行小型MPEG4符號(hào)/復(fù)號(hào)器的再構(gòu)成。據(jù)簡(jiǎn)單計(jì)算，可再構(gòu)成處理每秒30框架、每秒64K進(jìn)位的MPEG4符號(hào)/復(fù)號(hào)器。
按照本發(fā)明，能有效實(shí)現(xiàn)包括軟件處理和硬件處理的系統(tǒng)。同時(shí)，實(shí)現(xiàn)少量多品種的極其通用的系統(tǒng)。用同一程序命令，可操作軟件處理和硬件再構(gòu)成，能將軟件處理命令和硬件再構(gòu)成命令收藏在同一程序存儲(chǔ)器中，軟件處理數(shù)據(jù)和硬件再構(gòu)成數(shù)據(jù)也可做同樣的處理。因此，不需要追加控制硬件再構(gòu)成的電路。
按照本發(fā)明，可進(jìn)位并列地進(jìn)行程序可能邏輯裝置的再構(gòu)成，極大地縮小再構(gòu)成時(shí)間。因此，不僅在電路工作開(kāi)始之前進(jìn)行再構(gòu)成，而且可在電路工作中進(jìn)行再構(gòu)成。外部輸入信號(hào)和外部再構(gòu)成信號(hào)的輸入端子是共用的，可完全等同對(duì)待信號(hào)數(shù)據(jù)和再構(gòu)成數(shù)據(jù)，兩者用同樣的方法傳送給程序可能邏輯電路。
按照本發(fā)明，用母線連接處理器、程序可能邏輯電路、程序存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器。用這種結(jié)構(gòu)，可傳送由程序存儲(chǔ)器到處理器的命令碼、傳送從程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器經(jīng)由母線到程序可能邏輯電路的再構(gòu)成數(shù)據(jù)和信號(hào)數(shù)據(jù)。程序可能邏輯電路之外，采用追加硬件再構(gòu)成命令的處理器、ROM、RAM這些通常要素，可再構(gòu)成程序控制的軟、硬裝置。
按照本發(fā)明，以指紋對(duì)照系統(tǒng)為例，用獨(dú)立系統(tǒng)工作的指紋對(duì)照LSI，可用微處理器執(zhí)行指紋對(duì)照動(dòng)作，用程序命令和再構(gòu)成數(shù)據(jù)，實(shí)現(xiàn)控制其動(dòng)作的電源、復(fù)位、登記、消除的開(kāi)關(guān)、顯示對(duì)照結(jié)果的LED顯示電路、和輸出脈沖生成。其他應(yīng)用，作為按PC和微控制器發(fā)出的命令工作的命令控制型指紋對(duì)照LSI，可用程序命令和再構(gòu)成數(shù)據(jù)，實(shí)現(xiàn)從外部接收信號(hào)的RS232C和RS485之類(lèi)的通信方式接口電路、和LED顯示電路。另一種應(yīng)用，作為直接連接于網(wǎng)絡(luò)的指紋對(duì)照LSI，可用程序命令和再構(gòu)成數(shù)據(jù)，實(shí)現(xiàn)處理TPC/IP等協(xié)議的網(wǎng)絡(luò)連接電路。進(jìn)退室的管理應(yīng)用，可用程序命令和再構(gòu)成數(shù)據(jù)，實(shí)現(xiàn)輸入登記指紋數(shù)據(jù)的登記者姓名等信息的鍵盤(pán)輸入電路、和顯示這些數(shù)據(jù)的LCD顯示裝置的連接電路。將IC卡使用于指紋對(duì)照的應(yīng)用，需要與IC卡讀取器/打字機(jī)連接的電路，通過(guò)連接電路、讀取器/打字機(jī)可將登記指紋數(shù)據(jù)寫(xiě)入IC卡。這些多種應(yīng)用，可實(shí)現(xiàn)全部用相同的LSI更改程序。
按照本發(fā)明，作為家庭主網(wǎng)絡(luò)，可將本LSI芯片安裝在連接電視和DVD圖像顯示裝置、立體聲、CDROM等音響裝置、PC和PDA家庭計(jì)算機(jī)、浴室和空調(diào)等住宅裝置的局域網(wǎng)通訊終端連接裝置上，而且用一個(gè)LSI，共用于各種裝置，可大大降低成本。在符合家用電器接口的終端連接裝置上改寫(xiě)，作為住宅裝置，可預(yù)先將終端連接裝置嵌入墻壁。如果與連接的家用電器一致，改寫(xiě)終端連接裝置，家用電器可在適宜的場(chǎng)所自由設(shè)置。
按照本發(fā)明，根據(jù)需要，將程序可能邏輯電路在硬件處理裝置上再構(gòu)成，可實(shí)現(xiàn)硬件資源少量化、效率高的處理加速器，可高速化、電力低消耗化。此外，在各種應(yīng)用和國(guó)際標(biāo)準(zhǔn)更改上，也不大幅度地改變硬件再構(gòu)成，可自由地改變程序靈活對(duì)應(yīng)。
權(quán)利要求
1.由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置，其特征在于是依靠程序命令工作的軟件處理和依靠前述程序命令控制的電路再構(gòu)成工作的硬件處理的裝置。
2.由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置，其特征是在用外部控制、決定邏輯功能的邏輯程序段、和用前述外部控制決定前述邏輯程序段間結(jié)線的程序可能邏輯裝置上，使輸入再次構(gòu)成電路的外部控制信號(hào)的端子、和輸入或輸出工作的外部輸入或輸出信號(hào)的端子共同化，具有這些特征的可編程邏輯器件。
3.按照權(quán)利要求2所述的由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置，其特征是所說(shuō)的可編程邏輯器件作為硬件處理裝置，是可使用由程序共同控制的軟件和硬件構(gòu)成的裝置。
4.按照權(quán)利要求1所述的由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置，其特征是作為在外部輸入輸出裝置之間，邊接收或發(fā)送輸入信號(hào)或輸出信號(hào)邊工作的處理裝置，可依靠程序命令，使前述外部輸入輸出裝置之間的連接電路在可變形態(tài)下，與各種外部輸入輸出裝置連接。
5.按照權(quán)利要求1所述的由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置，其特征是作為通訊各種應(yīng)用信號(hào)的網(wǎng)絡(luò)共同的終端連接裝置，按照應(yīng)用信號(hào)，用可變硬件處理實(shí)現(xiàn)變化的連接電路，用軟件處理實(shí)現(xiàn)與前述應(yīng)用信號(hào)無(wú)關(guān)的通訊控制處理。
6.按照權(quán)利要求1所述的由程序統(tǒng)一控制的軟件和硬件所構(gòu)成的結(jié)構(gòu)可編程裝置，其特征是用程序命令工作的軟件處理的輔助，用前述程序命令，使用決定電路再構(gòu)成的硬件加速器。
全文摘要
本發(fā)明提供了一種可單獨(dú)解決靈活性高、應(yīng)用范圍廣的問(wèn)題，同時(shí)，對(duì)于經(jīng)濟(jì)性高、少量多品種的應(yīng)用，提供謀求批量生產(chǎn)效果的程序共同控制的、由軟件和硬件構(gòu)成的裝置。本發(fā)明要解決的問(wèn)題是將可編程邏輯器件(PLD)安裝在程序處理器上的LSI芯片，可一定程度解決問(wèn)題。但是，PLD是可編程邏輯，所以，其硬件芯片面積比執(zhí)行出口大，經(jīng)濟(jì)性成了問(wèn)題。要解決這一問(wèn)題，實(shí)際工作時(shí)，按照需要進(jìn)行硬件的再構(gòu)成，并需縮小硬件面積。本發(fā)明的技術(shù)要點(diǎn)是根據(jù)用程序命令工作的軟件處理和用上述程序控制的電路再構(gòu)成工作的硬件處理，是功能性的、由程序共同控制的軟件和硬件構(gòu)成的裝置。
文檔編號(hào)G06F9/00GK1716179SQ20041006220
公開(kāi)日2006年1月4日 申請(qǐng)日期2004年6月30日 優(yōu)先權(quán)日2004年6月30日
發(fā)明者國(guó)枝博昭, 一色剛, 李冬菊, 王億文 申請(qǐng)人:沈陽(yáng)上方電子有限公司