專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路，特別是涉及應(yīng)用于具有多層布線結(jié)構(gòu)的半導(dǎo)體集成電路的有效的技術(shù)。
背景技術(shù)：
在半導(dǎo)體集成電路中，隨著微細加工技術(shù)和電路技術(shù)的進步，產(chǎn)生了具有在半導(dǎo)體襯底的表面?zhèn)刃纬纱笠?guī)模電路元件組的同時，交互層疊絕緣層與電連接的布線層的多層布線結(jié)構(gòu)的產(chǎn)品。在該半導(dǎo)體集成電路之中，由于具有存儲重要的機密信息的存儲元件，或還具有包含高度的知識產(chǎn)權(quán)的電路，所以往往希望預(yù)先采取措施，以使第三者無法更改信息或無法進行解析等。
另外，與半導(dǎo)體集成電路內(nèi)的時鐘信號等的振幅有關(guān)，具有可將電磁噪聲輻射到半導(dǎo)體集成電路的外側(cè)，使其它的半導(dǎo)體集成電路產(chǎn)生誤工作等問題，或者反過來因來自其它方面的電磁噪聲使半導(dǎo)體集成電路產(chǎn)生誤工作的危險性。以往，為了防止這種問題，例如采取了在特開平5-74771號公報(現(xiàn)有例)中公開的方法。在該現(xiàn)有例所公開的結(jié)構(gòu)中，如圖18和圖19所示，具有多層布線結(jié)構(gòu)，并設(shè)置了屏蔽膜1，該屏蔽膜1避開信號輸入輸出用的端子2a，覆蓋在半導(dǎo)體集成電路的幾乎整個表面上。
但是，如上所述，通過在半導(dǎo)體芯片的幾乎整個表面上設(shè)置屏蔽膜1，卻產(chǎn)生下述問題因屏蔽膜1與屏蔽膜下的層間絕緣膜7的熱膨脹系數(shù)的不同并且因屏蔽膜1與半導(dǎo)體襯底4的熱膨脹系數(shù)的不同而產(chǎn)生的應(yīng)力增加較大，屏蔽膜1與層間絕緣膜7的偏移以及半導(dǎo)體芯片為薄型時翹曲均增大。
例如，在用作屏蔽膜的鋁膜和用于層間絕緣膜的氮化硅膜中，以用作屏蔽膜的鋁膜一方的熱膨脹系數(shù)為大。從而，在通過半導(dǎo)體制造工序內(nèi)的熱處理工序時，屏蔽膜比層間絕緣膜膨脹得更多。該膨脹最好能被鋁膜吸收，但由于幾乎整個面均被鋁膜覆蓋，無法吸收熱膨脹，故產(chǎn)生晶片中央部突出的凸?fàn)顟B(tài)的翹曲，進而在屏蔽膜與層間絕緣膜之間產(chǎn)生偏移，導(dǎo)致器件工作不良的結(jié)果。
另外，在IC卡等的薄型半導(dǎo)體裝置中，也有所安裝的半導(dǎo)體芯片的厚度不到200μm的情況，這時，例如屏蔽膜的鋁膜和半導(dǎo)體襯底的單晶硅的熱膨脹系數(shù)以前者為大，較顯著地發(fā)生了翹曲。
另外，作為通過從半導(dǎo)體襯底背面?zhèn)日丈浼t外線以防止解析的方法，在半導(dǎo)體襯底背面?zhèn)刃纬闪伺c基板表面非平行的面時，生成半導(dǎo)體襯底的表面?zhèn)戎醒氩砍蔀橥範(fàn)顟B(tài)的翹曲。在這些半導(dǎo)體襯底的表面上，在整個面上覆蓋了屏蔽膜時，由于該翹曲更顯著地增大，所以難以使用整個表面的屏蔽膜。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述問題而進行的，其目的在于，在緩解因屏蔽層的熱膨脹造成的應(yīng)力的同時，可以提供不可能或者極難進行出于不正當(dāng)行為的目的的解析的半導(dǎo)體集成電路和IC卡。
為了達到上述目的，本發(fā)明的半導(dǎo)體集成電路是具有用與半導(dǎo)體襯底和層間絕緣膜中的至少某一方的熱膨脹系數(shù)不同的材料形成的屏蔽膜的半導(dǎo)體集成電路，上述屏蔽膜具有屏蔽部和開口部，此外，被上述屏蔽部包圍了其周圍的獨立開口部和被上述開口部包圍了其周圍的獨立屏蔽部中的至少某一方存在多個，分散配置在芯片的整個表面上。以上是本發(fā)明的半導(dǎo)體集成電路的第1基本特征。
本發(fā)明的半導(dǎo)體集成電路還是具有用與半導(dǎo)體襯底和層間絕緣膜中的至少某一方的熱膨脹系數(shù)不同的材料形成的屏蔽膜的半導(dǎo)體集成電路，上述屏蔽膜具有屏蔽部和開口部，在與通過屏蔽上述屏蔽部內(nèi)的電路元件和電路布線的部分的上述半導(dǎo)體襯底的表面平行的任意直線上，上述開口部存在多個。以上是本發(fā)明的半導(dǎo)體集成電路的第2基本特征。
本發(fā)明的半導(dǎo)體集成電路在上述第2基本特征中，在上述直線上存在的上述屏蔽部的長度為200μm以下則更好。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，上述屏蔽部在芯片表面上占據(jù)的比例為61％以下則更好。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，上述屏蔽部在芯片表面上占據(jù)的比例為40％以上則更好。
按照上述本發(fā)明的半導(dǎo)體集成電路，由于屏蔽膜以恒定的屏蔽率覆蓋芯片整個表面，即使密封半導(dǎo)體集成電路的樹脂開封，使之露出半導(dǎo)體襯底表面?zhèn)?，從半?dǎo)體襯底上所形成的電路元件及電路布線的芯片外的視認觀測或用電子束等的探針進行電路解析變得極為困難。特別是，通過收窄開口部的寬度，用物理探測，或者用電子束等形成的電磁探針(探測)變得極為困難或不可能。開口部的寬度例如最好是10μm或其之下。這時，開口部的長度比寬度長也沒有關(guān)系。其結(jié)果是，可以有效地防止出于不正當(dāng)?shù)哪康娜〕霭雽?dǎo)體集成電路內(nèi)的信息。
此外，當(dāng)屏蔽膜是金屬布線層中所用的鋁等金屬時，該上述效果是顯著的，但因半導(dǎo)體襯底和層間絕緣膜的熱膨脹系數(shù)的差異，晶片的翹曲成為問題，由于屏蔽膜的開口部，也就是說，屏蔽膜的屏蔽部與開口部的邊界部分均勻地分散在芯片的整個面上，所以即使屏蔽膜因半導(dǎo)體集成電路的制造工序的中途的熱處理而膨脹，在屏蔽部與開口部的邊界部分，在晶片的整個面上，該膨脹能夠被吸收，可抑制晶片翹曲的發(fā)生，也沒有器件的電學(xué)特性受到損害的可能性。
特別是，在第2基本特征中，如果考慮芯片面積的有效利用，則電路元件及電路布線一般除芯片端部外分散在芯片的整個面上形成，從而通過屏蔽電路元件及電路布線的部分的任意直線存在于芯片的整個面上，在該直線上存在多個開口部可保證開口部均勻地分散在芯片的整個面上。另外，由于該直線有多個開口部，所以屏蔽部沒有大塊的長的直線部分，緩解因上述熱膨脹吸收造成的應(yīng)力的效果可靠地得到保證。特別是，如果該直線部分被可靠地限制在200μm以下，則上述應(yīng)力緩解效果變得顯著。
另外，即使上述屏蔽部在芯片表面所占據(jù)的比例限制在61％以下，由于可確保均勻地分散在芯片的整個面上的開口部的面積在39％以上，所以能夠可靠地取得上述應(yīng)力緩解效果。此外，通過確保上述屏蔽部在芯片表面所占據(jù)的比例在40％以上，可防止開口部面積不成比例地不必要地增大，抑制了屏蔽部的電路屏蔽效果受到損害，同時可抑制屏蔽膜圖形在刻蝕時的微負載效應(yīng)(與大的圖形部分相比，微細的圖形部分的刻蝕速率變低的現(xiàn)象)，此外，可提高晶片(半導(dǎo)體襯底)的背面研磨后的芯片厚度的均勻性。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，上述屏蔽部用導(dǎo)電性的金屬材料形成且上述屏蔽部的至少一部分被電連接到固定電位上則更好。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，上述屏蔽部用導(dǎo)電性的金屬材料形成且上述屏蔽膜在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層、各層的上述屏蔽部的至少一部分被電連接到固定電位上、最上層以外的上述屏蔽膜被構(gòu)圖使得被上述開口部包圍了其周圍的獨立屏蔽部存在1個以上則更好。
按照上述本發(fā)明的半導(dǎo)體集成電路，由于屏蔽部在電學(xué)上處于浮置狀態(tài)，更有效的電磁學(xué)的屏蔽成為可能，此外，還可以減輕從半導(dǎo)體集成電路發(fā)射的電磁輻射噪聲和來自外部的電磁噪聲的影響。此外，在作為供給將屏蔽部與半導(dǎo)體集成電路的電路元件連接的地電位及電源電位的電源供給線時，從電路布線用的金屬布線層省去電源線成為可能，也有減小半導(dǎo)體芯片的面積這樣的優(yōu)點。此外，由于電源線在整個芯片上的迂回可以不受其它電路布線的制約而遍及于芯片的整個面上，所以可以大幅度降低電源線的布線電阻分量及電感分量，抑制電源電位的變動，期待電學(xué)特性的提高。
特別是，在屏蔽膜用導(dǎo)電性的金屬材料形成且在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層時，可將至少2層的屏蔽膜作為不同電位的電源線使用，上述芯片面積的縮小效果變得顯著。另外，在將屏蔽膜的2層以上作為電源線使用時，有必要將上層側(cè)的電源線的電位連接在比最下層的屏蔽膜更下層的金屬布線層上，但通過將最上層以外的屏蔽膜的獨立屏蔽部用作其中繼點，將整個屏蔽膜的固定電位供給電路元件成為可能。特別是，通過將獨立屏蔽部均勻地分散配置，對整個電路元件自由地供給固定電位成為可能。另外，電路元件部的布局設(shè)計的自由度也得到提高，其結(jié)果是，可期待電路的電學(xué)特性的提高。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，上述屏蔽膜在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層、上層側(cè)的上述屏蔽膜被構(gòu)圖使得上述屏蔽部屏蔽下層側(cè)的上述屏蔽膜的上述開口部則更好。上層側(cè)的上述屏蔽膜被構(gòu)圖為在被上述屏蔽部包圍了其周圍的獨立開口部和被上述開口部包圍了其周圍的獨立屏蔽部中的至少某一方被周期性地重復(fù)配置在正交的2個方向的周期性圖形。下層側(cè)的上述屏蔽膜被構(gòu)圖為在上述2個方向以各自的重復(fù)間距的一半錯開了上述周期性圖形的周期性圖形。
按照上述本發(fā)明的半導(dǎo)體集成電路，僅用一層屏蔽膜圖形就能防止出于不正當(dāng)行為的目的的解析，但還可以將多層屏蔽膜重疊在一起，使屏蔽半導(dǎo)體集成電路的幾乎整個面成為可能，使屏蔽膜下的電路元件部的解析變得更加困難，從而提高了機密性。這里，各層的屏蔽膜圖形形狀無需相互為同一形狀。
另外，通過將2層屏蔽膜構(gòu)圖，不僅可屏蔽半導(dǎo)體集成電路的幾乎整個面，可節(jié)省逐個設(shè)計屏蔽膜的圖形形狀的時間，使得縮短花費在屏蔽膜的圖形設(shè)計上的時間成為可能。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，在上述半導(dǎo)體襯底的表面?zhèn)刃纬呻娐凡?、在上述半?dǎo)體襯底的背面形成使從上述背面向上述半導(dǎo)體襯底的表面?zhèn)热肷涞募t外線不規(guī)則反射的粗糙面則更好。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，在上述半導(dǎo)體襯底的表面?zhèn)群捅趁鎮(zhèn)入p方各有至少1層上述屏蔽膜則更好。
本發(fā)明的半導(dǎo)體集成電路在上述任一基本特征中，在上述半導(dǎo)體襯底的背面?zhèn)冗M行使晶體缺陷密度增大的處理則更好。
按照上述本發(fā)明的半導(dǎo)體集成電路，可從半導(dǎo)體襯底的背面?zhèn)热肷浼t外線，以防止在半導(dǎo)體襯底表面?zhèn)人纬傻碾娐吩康慕馕觥?br> 特別是，在半導(dǎo)體襯底的背面形成使紅外線不規(guī)則反射的粗糙面的結(jié)構(gòu)中，防止從半導(dǎo)體襯底表面?zhèn)鹊碾娐吩康谋趁鎮(zhèn)鹊挠^測成為可能。另外，在半導(dǎo)體襯底背面?zhèn)刃纬膳c半導(dǎo)體襯底表面非平行的面等作為上述粗糙面的情況下，有應(yīng)力施加到半導(dǎo)體襯底上，在半導(dǎo)體襯底上生成凸?fàn)顟B(tài)的翹曲，此外，像現(xiàn)有那樣在芯片的整個面上形成了屏蔽膜的情況下，凸?fàn)顟B(tài)的翹曲變得更加顯著，但是如上所述通過對屏蔽膜構(gòu)圖，使得因屏蔽膜與半導(dǎo)體襯底或?qū)娱g絕緣膜的熱膨脹系數(shù)的不同造成的應(yīng)力緩解，形成在半導(dǎo)體襯底的背面使紅外線不規(guī)則反射的粗糙面成為可能，可取得防止從上述背面的觀測的效果。
另外，在半導(dǎo)體襯底的背面?zhèn)?，也與表面?zhèn)纫粯?，如果設(shè)置已構(gòu)圖的屏蔽膜，則促進了從半導(dǎo)體襯底背面?zhèn)热肷涞募t外線的不規(guī)則反射，防止從半導(dǎo)體襯底表面?zhèn)鹊碾娐吩康谋趁鎮(zhèn)鹊挠^測成為可能。另外，由于利用在半導(dǎo)體襯底表面?zhèn)刃纬闪说钠帘文?，半?dǎo)體襯底發(fā)生了某種程度的凸?fàn)顟B(tài)的翹曲，但利用在半導(dǎo)體襯底背面?zhèn)刃纬傻钠帘文?，反之半?dǎo)體襯底發(fā)生了凹狀態(tài)的翹曲，從而利用半導(dǎo)體襯底兩側(cè)的屏蔽膜的存在，兩者的彎曲應(yīng)力相互抵消，以此減輕半導(dǎo)體襯底的翹曲。
另外，在半導(dǎo)體襯底的背面?zhèn)冗M行使晶體缺陷密度增大的處理時，由于半導(dǎo)體襯底的背面?zhèn)鹊娜毕菝芏缺韧ǔ５暮细衿肪木w缺陷密度增多，從半導(dǎo)體襯底背面?zhèn)热肷淞说募t外線受到半導(dǎo)體襯底中的晶體缺陷的不規(guī)則反射，防止從半導(dǎo)體襯底表面?zhèn)鹊碾娐吩康谋趁鎮(zhèn)鹊挠^測成為可能。
為了達到上述目的的本發(fā)明的IC卡的特征在于安裝了本發(fā)明的半導(dǎo)體集成電路。
按照本發(fā)明的IC卡，由于所安裝的半導(dǎo)體集成電路取得上述本發(fā)明的半導(dǎo)體集成電路的作用效果，其結(jié)果是，得到了具有同樣作用效果的出于不正當(dāng)行為的目的的解析成為不可能或極為困難的IC卡。


圖1是示意地表示本發(fā)明的半導(dǎo)體集成電路第1實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖2是表示本發(fā)明的半導(dǎo)體集成電路第1實施例中的屏蔽膜圖形的一例的局部平面圖。
圖3是表示本發(fā)明的半導(dǎo)體集成電路第1實施例中的屏蔽膜圖形的另一例的局部平面圖。
圖4是示意地表示本發(fā)明的半導(dǎo)體集成電路第1實施例中的另一剖面結(jié)構(gòu)例的剖面圖。
圖5是表示本發(fā)明的半導(dǎo)體集成電路第2實施例中的屏蔽膜圖形的一例和俯視結(jié)構(gòu)的局部平面圖。
圖6是示意地表示現(xiàn)有的半導(dǎo)體集成電路中的俯視結(jié)構(gòu)例的局部平面圖。
圖7是示意地表示現(xiàn)有的半導(dǎo)體集成電路中的剖面結(jié)構(gòu)例的局部剖面圖。
圖8是示意地表示本發(fā)明的半導(dǎo)體集成電路第2實施例中的俯視結(jié)構(gòu)例的局部平面圖。
圖9是示意地表示本發(fā)明的半導(dǎo)體集成電路第2實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖10是示意地表示本發(fā)明的半導(dǎo)體集成電路第3實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖11是表示本發(fā)明的半導(dǎo)體集成電路第3實施例中的下層屏蔽膜的屏蔽膜圖形的一例的局部平面圖。
圖12是表示本發(fā)明的半導(dǎo)體集成電路第3實施例中的下層屏蔽膜的屏蔽膜圖形的另一例的局部平面圖。
圖13是示意地表示本發(fā)明的半導(dǎo)體集成電路第4實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖14是示意地表示本發(fā)明的半導(dǎo)體集成電路第5實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖15是示意地表示本發(fā)明的半導(dǎo)體集成電路第6實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖16是示意地表示本發(fā)明的半導(dǎo)體集成電路第7實施例中的剖面結(jié)構(gòu)例的局部剖面圖。
圖17是示意地表示本發(fā)明的IC卡的一個實施例中的俯視結(jié)構(gòu)的一例的局部平面圖。
圖18是表示現(xiàn)有的半導(dǎo)體集成電路中的俯視結(jié)構(gòu)的一例的平面圖。
圖19是表示現(xiàn)有的半導(dǎo)體集成電路中的剖面結(jié)構(gòu)的一例的剖面圖。
具體實施例方式
根據(jù)

本發(fā)明的半導(dǎo)體集成電路(以下，適當(dāng)?shù)胤Q為“本發(fā)明電路”)的一個實施例。另外，為了說明簡單起見，對附圖的符號而言，在與現(xiàn)有例中公開了的結(jié)構(gòu)中的相同部位標(biāo)以相同的符號。
<第1實施例>
在圖1中，示意地表示出第1實施例的本發(fā)明電路100的剖面結(jié)構(gòu)。如圖1所示，在本發(fā)明電路100中，在單晶硅襯底等半導(dǎo)體襯底4的表面4a側(cè)，采用通常的半導(dǎo)體制造工藝，例如，形成用MOSFET、二極管、電阻等構(gòu)成的電路元件部21，此外，用金屬布線16形成電路元件部21相互間的信號布線及與本發(fā)明電路100的外部的信號的輸入輸出用的信號布線。金屬布線16在比半導(dǎo)體襯底4的表面4a側(cè)的電路元件部21更上層部形成，此外，在由電路元件部21和金屬布線16構(gòu)成的電路結(jié)構(gòu)部20的上層形成由與金屬布線16相同的金屬層構(gòu)成的屏蔽膜1。如后所述，屏蔽膜1具有屏蔽部9和開口部12。在圖1的例子中，金屬布線16和屏蔽膜1的屏蔽部9用3層金屬布線工藝實現(xiàn)，但金屬層的層數(shù)不限定于3層。各金屬布線16和屏蔽部9用層間絕緣膜7相互間進行電絕緣。再有，在上下之間，在電連接各金屬布線16與屏蔽部9的情況下，經(jīng)連接層14連接。另外，在屏蔽膜1的上部形成保護膜19，后述屏蔽膜1的開口部12用保護膜19充填。
在本實施例中，例如，信號布線用的金屬布線16和屏蔽膜1的屏蔽部9從上側(cè)起用TiN/Ti/AlCu/TiN/Ti這5層金屬材料形成，各自的膜厚如下金屬布線16為0.535μm，屏蔽部9為0.76μm。金屬布線16間和金屬布線16與屏蔽膜1之間的各層間絕緣膜7為膜厚約1μm的P-TEOS/HDP膜。
在本實施例中，屏蔽膜1并非用屏蔽部9的上述金屬材料100％覆蓋芯片的整個表面，而是設(shè)置均勻地分散在芯片的整個表面上的開口部12，采取借助于在本發(fā)明電路的制造工序(晶片階段)中途的熱處理以緩解因半導(dǎo)體襯底4與層間絕緣膜7的熱膨脹系數(shù)的不同造成的應(yīng)力的措施。也就是說，屏蔽膜1的屏蔽部9以外的部分成為開口部12。在這里，開口部12基于下述情況而被制成1)將被屏蔽部9包圍了其周圍的獨立開口部12a和被屏蔽部9內(nèi)的開口部12包圍了其周圍的獨立屏蔽部11中的至少某一方以多個分散配置在芯片的整個表面上，或者2)在與通過屏蔽屏蔽部9內(nèi)的電路元件部21和電路布線的部分的半導(dǎo)體襯底4的表面平行的任意直線(姑且稱為“判定直線”)上存在多個開口部12。這里，2)表示，作為判定直線，假定不是僅橫截芯片角部的直線而是橫截芯片中央部的直線，通過有多個開口部12存在于該判定直線上，可實現(xiàn)均勻分散在芯片的整個表面上的開口部12。此外，在本實施例中，在開口部12的制作中，屏蔽部9在芯片的整個表面上所占據(jù)的比例(屏蔽率)最好在40％～61％的范圍內(nèi)，使得上述2)的判定直線與屏蔽部9的重疊部分的長度不超過200μm，而落在50％～60％的范圍內(nèi)則更好。
圖2和圖3表示具體的屏蔽膜1的圖形例(部分)。在圖2所示的屏蔽膜圖形的情形中，在X方向、Y方向和傾斜方向的直線上，按照屏蔽部9所連續(xù)聯(lián)結(jié)的連續(xù)屏蔽部10、開口部12、被開口部12包圍了其周圍的獨立屏蔽部11、開口部12的順序，屏蔽部9與開口部12被交替地重復(fù)。在圖2的圖形例子中，開口部12全部成為被屏蔽部9(連續(xù)屏蔽部10、獨立屏蔽部11)包圍了其周圍的獨立開口部12a。在圖2所示的屏蔽膜圖形的情形中，開口部12在X方向和Y方向以重復(fù)間距L(例如40μm)被交替地重復(fù)。菱形形狀的開口部12與獨立屏蔽部11有相同的大小，對角線的長度為10μm。圍繞著獨立屏蔽部11形成環(huán)狀開口部12。從而，在圖2所示的屏蔽膜圖形的情形中，判定直線與屏蔽部9的重疊部分的長度最大約為43μm，在200μm以下，并且屏蔽率為56.25％。
圖3所示的圖形例是圖2的圖形例的變例。將矩形或八邊形變更為圓形。再有，在圖2和圖3中，重復(fù)間距L相同。這樣，通過將開口部12的直線因素曲線化，可緩解在直線與直線的交叉的角部分的應(yīng)力集中，使在屏蔽膜1上龜裂變得難以發(fā)生。在圖3所示的屏蔽膜圖形中，判定直線與屏蔽部9的重疊部分的長度最大約為57μm，并且屏蔽率為60.76％。
即使屏蔽部9仍處于電學(xué)上浮置的狀態(tài)，屏蔽膜1也能發(fā)揮原來的屏蔽效果，但將屏蔽部9的連續(xù)屏蔽部10電連接到本發(fā)明電路的電路元件部21中所使用的地電位或電源電位等固定電位則更好。其結(jié)果是，可更好地取得防止電磁噪聲的輻射和來自其它方面的噪聲的影響所造成的誤工作的屏蔽效果。
此外，如圖4所示，通過將屏蔽膜1的屏蔽部9用作供給地電位或電源電位的電源布線，除上述屏蔽效果外，還無需因金屬布線16所形成的電源布線的迂回，實現(xiàn)因電源布線的低電阻化、低電感化所造成的電源噪聲的降低，同時也能縮小芯片尺寸。在圖4的情形中，地電位或電源電位在必要的部位從屏蔽部9經(jīng)連接層14依次供給下層的金屬布線16，最終供給電路元件部21。再有，用作屏蔽部9的電源布線的部分在圖2或圖3所示的屏蔽膜圖形中相當(dāng)于連續(xù)屏蔽部10。
<第2實施例>
在圖5中，表示了第2實施例的本發(fā)明電路100的屏蔽膜1的圖形例(部分)和俯視結(jié)構(gòu)。本發(fā)明電路100的剖面結(jié)構(gòu)與第1實施例相同。與第1實施例的不同點是屏蔽膜1的圖形形狀。在第1實施例中，屏蔽膜圖形在1個大的連續(xù)屏蔽部10中形成開口部12和獨立屏蔽部11，但在第2實施例中，連續(xù)屏蔽部10以隔離用空間35分離為2個連續(xù)屏蔽部10a、10b。這樣，在連續(xù)屏蔽部10被電隔離并存在多個的情況下，可將各連續(xù)屏蔽部10a、10b用作電位電平的不同種類的電源布線。這時，通過將各連續(xù)屏蔽部10a、10b與電位各不相同的電源焊區(qū)33、34連接，可具有防止屏蔽效果和電磁噪聲的輻射及來自其它方面的噪聲的影響所造成的誤工作的屏蔽效果，并可用作多種電源布線。再有，電源焊區(qū)33、34也可以是相同的電位(例如地電位)?？傊?，各連續(xù)屏蔽部10a、10b被連接到固定電位上，以發(fā)揮上述屏蔽效果。
以往，簡略地如圖6的平面圖或者圖7的剖面圖所示，在第1電路塊40和第2電路塊41中，第1電源供給線43和第2電源供給線44成為必要，在第1電路塊40與第2電路塊41的周邊部，或者在第1與第2電路塊間的空間47a中，必須要有各電源供給線43、44的布線空間。
但是，像本實施例這樣，在將屏蔽部9用作電源供給線時，如圖8的平面圖或者圖9的剖面圖所例示的那樣，第1連續(xù)屏蔽部10a經(jīng)第1連接層45連接到第1電路塊40和第2電路塊41上。同樣，第2連續(xù)屏蔽部10b經(jīng)第2連接層46連接到第1電路塊40和第2電路塊41上。由此，可以省去設(shè)置在第1電路塊40和第2電路塊41的周邊部等上的使用了信號布線和該層的金屬布線的第1和第2電源布線的迂回，可使第1電路塊40與第2電路塊41的電路塊之間的空間47比現(xiàn)有例的電路塊之間的空間47a減小，如圖8和圖9所示。其結(jié)果是，可以縮小本發(fā)明電路的芯片尺寸。本內(nèi)容對于需要多電源的半導(dǎo)體集成電路特別有效。再有，不管電源是經(jīng)電源焊區(qū)從外部供給時，還是從內(nèi)部電路(例如穩(wěn)壓器的輸出)供給時，均可將屏蔽部9作為電源供給線使用。
<第3實施例>
在圖10中，示意地表示了第3實施例的本發(fā)明電路101的剖面結(jié)構(gòu)。與第1實施例的本發(fā)明電路100的不同點是屏蔽膜1用2層構(gòu)成，且配備有上層屏蔽膜1a和下層屏蔽膜1b。電路元件部21、信號布線、各屏蔽膜1a、1b、層間絕緣膜7的形成方法和所使用的材料、膜厚等與第1實施例相同。但是，下層屏蔽膜1b有與金屬布線16相同的膜厚。
在第3實施例中，通過使用上層屏蔽膜1a和下層屏蔽膜1b這2層屏蔽膜1，可以完全地屏蔽電路結(jié)構(gòu)部20，可以防止電路結(jié)構(gòu)部20受到光學(xué)顯微鏡等光學(xué)觀測及防止受到電子束測試儀觀測等。2層屏蔽膜1的每一層與第1實施例一樣，為了采取應(yīng)力緩解措施，設(shè)置了均勻地分散在芯片的整個表面上的開口部12，但該開口部12的制成基準(zhǔn)基本上與第1實施例中說明過的基準(zhǔn)相同。
例如可以使用圖2和圖3所示的第1實施例的屏蔽膜1的圖形例作為上層屏蔽膜1a的屏蔽膜圖形?？梢允褂迷搱D形作為下層屏蔽膜1b的屏蔽膜圖形，使得不能通過上層屏蔽膜1a和下層屏蔽膜1b這2層來觀測電路結(jié)構(gòu)部20。例如，在使用圖2的屏蔽膜圖形作為上層屏蔽膜1a的屏蔽膜圖形時，可以使用圖11所示的屏蔽膜圖形作為下層屏蔽膜1b的屏蔽膜圖形。圖11所示的屏蔽膜圖形恰好是圖2的屏蔽膜圖形的反轉(zhuǎn)圖形。也就是說，上層屏蔽膜1a的開口部12位于下層屏蔽膜1b的屏蔽部9上，并且上層屏蔽膜1a的屏蔽部9位于下層屏蔽膜1b的開口部12上，兩者的關(guān)系為互補關(guān)系，在X方向和Y方向重復(fù)間距L在上層屏蔽膜1a和下層屏蔽膜1b中也是相同的。在圖11所示的屏蔽膜圖形中，判定直線與下層屏蔽膜1b的重疊部分的長度最大約為29μm，屏蔽率為43.75％。上層屏蔽膜1a和下層屏蔽膜1b的屏蔽率相加恰好為100％。
由于圖11所示的屏蔽膜圖形全部用被開口部12包圍了其周圍的獨立屏蔽部11構(gòu)成，所以如第1實施例中所示，不能將下層屏蔽膜1b的屏蔽部9連接到固定電位上或用作電源布線。另外，圖11所示的屏蔽膜圖形的開口部12不完全是獨立開口部12a，而主要是開口部連續(xù)地聯(lián)結(jié)起來的連續(xù)開口部12b。因此，最好將下層屏蔽膜1b形成為用圖12所示的連續(xù)屏蔽部10構(gòu)成的屏蔽膜圖形。在圖12所示的屏蔽膜圖形中，判定直線與下層屏蔽膜1b的屏蔽部9的重疊部分的長度最大約為50μm，屏蔽率為53.12％。在圖12所示的屏蔽膜圖形中，雖然沒有圖示，但通過在端部用各連續(xù)屏蔽部10連接成曲折形，可以形成1個或多個連續(xù)屏蔽部10，適合作為電源布線使用。
作為下層屏蔽膜1b的屏蔽膜圖形，例如可用使圖2或圖3的上層屏蔽膜1a的屏蔽膜圖形在X方向和Y方向分別位移L/2的屏蔽膜圖形。在圖2的例子中，上層屏蔽膜1a的屏蔽膜圖形上的菱形的獨立開口部12a與下層屏蔽膜1b的屏蔽膜圖形的菱形的獨立屏蔽部11恰好重合，上層屏蔽膜1a的屏蔽膜圖形上的環(huán)狀的獨立開口部12a與下層屏蔽膜1b的屏蔽膜圖形的連續(xù)屏蔽部10恰好重合，用上層屏蔽膜1a和下層屏蔽膜1b實現(xiàn)了100％的屏蔽率。這樣，由于能利用在上層屏蔽膜1a和下層屏蔽膜1b中相同的屏蔽膜圖形，所以無需在新屏蔽膜圖形設(shè)計中花費時間，可實現(xiàn)電路設(shè)計時間的縮短。
<第4實施例>
在圖13中，示意地表示了第4實施例的本發(fā)明電路102的剖面結(jié)構(gòu)。與第3實施例的本發(fā)明電路101的不同點是可將上層屏蔽膜1a和下層屏蔽膜1b的屏蔽部9用作電源布線。將上層屏蔽膜1a和下層屏蔽膜1b的各連續(xù)屏蔽部10與電路結(jié)構(gòu)部20的金屬布線16經(jīng)連接層14電連接。再有，在將上層屏蔽膜1a的連續(xù)屏蔽部10連接到金屬布線16上時，中繼下層屏蔽膜1b的獨立屏蔽部11，暫且經(jīng)連接層14與下層屏蔽膜1b的獨立屏蔽部11電連接，下層屏蔽膜1b的獨立屏蔽部11經(jīng)連接層14與金屬布線16連接。從而，對于下層屏蔽膜1b的屏蔽膜圖形，必須有用作電源布線的連續(xù)屏蔽部10和中繼用的獨立屏蔽部11這2種屏蔽部，兩屏蔽部10、11在電學(xué)上必須相互獨立地隔離。
<第5實施例>
在圖14中，示意地表示了第5實施例的本發(fā)明電路103的剖面結(jié)構(gòu)。在圖14中，例示了屏蔽膜1為1層的情形，但2層以上亦可。與第1實施例至第4實施例的不同點是在半導(dǎo)體襯底4的背面4b，形成了使從背面4b向半導(dǎo)體襯底4的表面4a側(cè)入射的紅外線不規(guī)則反射的粗糙面。從而，半導(dǎo)體襯底4的表面4a側(cè)的結(jié)構(gòu)與第1實施例至第4實施例中的任何一種結(jié)構(gòu)相同。
在晶片階段形成第1實施例至第4實施例中的任何一種的本發(fā)明電路100～102后，將晶片狀態(tài)的本發(fā)明電路100～102切斷成芯片狀態(tài)。其后，從背面4b側(cè)研磨半導(dǎo)體襯底4，使得芯片狀態(tài)的本發(fā)明電路100～102的厚度不到200μm。在該研磨時，如圖14所示，形成用與半導(dǎo)體襯底4的表面4a非平行的面構(gòu)成的粗糙面。粗糙面的形成采用刻劃研磨、噴砂研磨、砂紙研磨或者激光束研磨等任何一種研磨方法實施。由此，除了在半導(dǎo)體襯底4的表面4a側(cè)的屏蔽效果外，還可以防止使紅外線從半導(dǎo)體襯底4的背面4b側(cè)入射而進行的出于不正當(dāng)行為的目的的對半導(dǎo)體襯底4的表面4a側(cè)的電路結(jié)構(gòu)部20的觀測。
<第6實施例>
在圖15中，示意地表示了第6實施例的本發(fā)明電路104的剖面結(jié)構(gòu)。在圖15中，例示了屏蔽膜1為1層的情形，但2層以上亦可。與第1實施例至第4實施例的不同點是在半導(dǎo)體襯底4的背面4b，形成背面屏蔽膜1c。從而，半導(dǎo)體襯底4的表面4a側(cè)的結(jié)構(gòu)與第1實施例至第4實施例的任何一種結(jié)構(gòu)相同。
背面屏蔽膜1c的屏蔽膜圖形可采用與第1實施例至第4實施例中的屏蔽膜1相同的圖形。在研磨了半導(dǎo)體襯底4的背面4b側(cè)之后，進行背面屏蔽膜1c的蒸鍍和構(gòu)圖。由此，除了在半導(dǎo)體襯底4的表面4a側(cè)的屏蔽效果外，還可以防止使紅外線從半導(dǎo)體襯底4的背面4b側(cè)入射而進行的出于不正當(dāng)行為的目的的對半導(dǎo)體襯底4的表面4a側(cè)的電路結(jié)構(gòu)部20的觀測。另外，由于在半導(dǎo)體襯底4的表面4a側(cè)所形成的屏蔽膜1與半導(dǎo)體襯底4的熱膨脹系數(shù)的不同，在半導(dǎo)體襯底4中發(fā)生了晶片中央部向上方形成某種程度的凸?fàn)顟B(tài)的翹曲，而通過在半導(dǎo)體襯底4的背面4b側(cè)形成背面屏蔽膜1c，由于背面屏蔽膜1c與半導(dǎo)體襯底4的熱膨脹系數(shù)的不同，半導(dǎo)體襯底相反地發(fā)生了凹狀態(tài)的翹曲。由此，作用于晶片上的彎曲應(yīng)力相互抵消，減輕了半導(dǎo)體襯底4的翹曲。
<第7實施例>
在圖16中，示意地表示了第7實施例的本發(fā)明電路105的剖面結(jié)構(gòu)。在圖16中，例示了屏蔽膜1為1層的情形，但2層以上亦可。與第1實施例至第4實施例的不同點是在未到達半導(dǎo)體襯底4的背面4b側(cè)的電路元件部21的區(qū)域，進行使晶體缺陷密度增大的處理，使晶體缺陷密度比通常的合格品的半導(dǎo)體襯底的晶體缺陷密度增大。從而，半導(dǎo)體襯底4的表面4a側(cè)的結(jié)構(gòu)與第1實施例至第4實施例的任何一種結(jié)構(gòu)相同。
在晶片階段形成了第1實施例至第4實施例中的任何一種的本發(fā)明電路100～102后，僅在半導(dǎo)體襯底4的背面4b側(cè)，使之與氬氣接觸。這時，通過進行高溫的熱處理(例如在750℃進行168小時的熱處理)，可用人工方法形成生成半導(dǎo)體襯底4中的晶體缺陷55(例如缺陷密度為1013/cm3以上的缺陷)，使從背面4b入射的紅外線在所生成的晶體缺陷55處不規(guī)則地反射。其結(jié)果是，除了在半導(dǎo)體襯底4的表面4a側(cè)的屏蔽效果外，還可以防止使紅外線從半導(dǎo)體襯底4的背面4b側(cè)入射而進行的出于不正當(dāng)行為的目的的對半導(dǎo)體襯底4的表面4a側(cè)的電路結(jié)構(gòu)部20的觀測。
如上所述，對于第1實施例至第4實施例的本發(fā)明電路100～102，可個別地應(yīng)用第5至第7實施例中的半導(dǎo)體襯底4的背面4b側(cè)的紅外線入射措施中的任何一種，但將它們?nèi)我獾亟M合應(yīng)用也沒有關(guān)系。
<第8實施例>
在圖17中，表示了本發(fā)明的第8實施例的IC卡50的俯視結(jié)構(gòu)的一例。IC卡50系將包含上述第1至第7實施例的本發(fā)明裝置100～105的IC卡組件52密封于IC卡50的框體內(nèi)而形成。再有，由于圖17中例示的IC卡具備非接觸接口，天線51也被密封在該框體內(nèi)。借助于這樣的結(jié)構(gòu)，通過應(yīng)用上述第1至第7實施例的本發(fā)明裝置100～105，由于可以防止本發(fā)明裝置100～105自身的出于不正當(dāng)行為的目的的電路解析，同時可以實現(xiàn)薄型化而不伴之以抑制了晶片的翹曲造成的電學(xué)特性的惡化，所以能提供薄型高性能、電路信息的讀出極為困難的IC卡50。
以上，雖然詳細地說明了本發(fā)明的半導(dǎo)體集成電路，但上述各實施例中例示的遮光膜圖形僅是一例，并不限定各實施例的圖形形狀。另外，在半導(dǎo)體集成電路的結(jié)構(gòu)中，膜厚等各部分的尺寸、材料等并不限定于上述各實施例中所例示的尺寸、材料等，在本發(fā)明的技術(shù)思想的范圍內(nèi)可適當(dāng)?shù)丶右宰兏?br> 雖然用優(yōu)選實施例對本發(fā)明進行了說明，但可以理解，本領(lǐng)域的技術(shù)人員在不背離發(fā)明的宗旨和范圍內(nèi)可進行各種變形和變更。因此，發(fā)明應(yīng)該用下述權(quán)利要求來量度。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其特征在于具有用與半導(dǎo)體襯底和層間絕緣膜中的至少某一方的熱膨脹系數(shù)不同的材料形成的屏蔽膜，上述屏蔽膜具有屏蔽部和開口部，此外，被上述屏蔽部包圍了其周圍的獨立開口部和被上述開口部包圍了其周圍的獨立屏蔽部中的至少某一方存在多個，分散配置在芯片的整個表面上。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部在芯片表面所占據(jù)的比例為61％以下。
3.如權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部在芯片表面所占據(jù)的比例為40％以上。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部用導(dǎo)電性的金屬材料形成，上述屏蔽部中的至少一部分被電連接到固定電位上。
5.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部用導(dǎo)電性的金屬材料形成，且上述屏蔽膜在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層，各層的上述屏蔽部中的至少一部分被電連接到固定電位上，最上層以外的上述屏蔽膜被構(gòu)圖，使得被上述開口部包圍了其周圍的獨立屏蔽部存在1個以上。
6.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于上述屏蔽膜在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層，上層側(cè)的上述屏蔽膜被構(gòu)圖，使得上述屏蔽部屏蔽下層側(cè)的上述屏蔽膜的上述開口部。
7.如權(quán)利要求6所述的半導(dǎo)體集成電路，其特征在于上層側(cè)的上述屏蔽膜被構(gòu)圖為在被上述屏蔽部包圍了其周圍的獨立開口部和被上述開口部包圍了其周圍的獨立屏蔽部中的至少某一方被周期性地重復(fù)配置在正交的2個方向上的周期性圖形，下層側(cè)的上述屏蔽膜被構(gòu)圖為在上述2個方向以各自的重復(fù)間距的一半錯開了上述周期性圖形的周期性圖形。
8.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于在上述半導(dǎo)體襯底的表面?zhèn)刃纬呻娐凡?，在上述半?dǎo)體襯底的背面形成使從上述背面向上述半導(dǎo)體襯底的表面?zhèn)热肷涞募t外線不規(guī)則反射的粗糙面。
9.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于在上述半導(dǎo)體襯底的表面?zhèn)群捅趁鎮(zhèn)入p方各有至少1層上述屏蔽膜。
10.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于在上述半導(dǎo)體襯底的背面?zhèn)冗M行使晶體缺陷密度增大的處理。
11.一種半導(dǎo)體集成電路，其特征在于具有用與半導(dǎo)體襯底和層間絕緣膜中的至少某一方的熱膨脹系數(shù)不同的材料形成的屏蔽膜，上述屏蔽膜具有屏蔽部和開口部，在通過屏蔽上述屏蔽部內(nèi)的電路元件和電路布線的部分的與上述半導(dǎo)體襯底的表面平行的任意的直線上，上述開口部存在多個。
12.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于在上述直線上存在的上述屏蔽部的長度為200μm以下。
13.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部在芯片表面所占據(jù)的比例為61％以下。
14.如權(quán)利要求13所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部在芯片表面所占據(jù)的比例為40％以上。
15.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部用導(dǎo)電性的金屬材料形成，上述屏蔽部中的至少一部分被電連接到固定電位上。
16.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于上述屏蔽部用導(dǎo)電性的金屬材料形成，且上述屏蔽膜在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層，各層的上述屏蔽部中的至少一部分被電連接到固定電位上，最上層以外的上述屏蔽膜被構(gòu)圖，使得被上述開口部包圍了其周圍的獨立屏蔽部存在1個以上。
17.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于上述屏蔽膜在上述半導(dǎo)體襯底的表面?zhèn)戎辽俅嬖?層，上層側(cè)的上述屏蔽膜被構(gòu)圖，使得上述屏蔽部屏蔽下層側(cè)的上述屏蔽膜的上述開口部。
18.如權(quán)利要求17所述的半導(dǎo)體集成電路，其特征在于上層側(cè)的上述屏蔽膜被構(gòu)圖為在被上述屏蔽部包圍了其周圍的獨立開口部和被上述開口部包圍了其周圍的獨立屏蔽部中的至少某一方被周期性地重復(fù)配置在正交的2個方向上的周期性圖形，下層側(cè)的上述屏蔽膜被構(gòu)圖為在上述2個方向以各自的重復(fù)間距的一半錯開了上述周期性圖形的周期性圖形。
19.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于在上述半導(dǎo)體襯底的表面?zhèn)刃纬呻娐凡浚谏鲜霭雽?dǎo)體襯底的背面形成使從上述背面向上述半導(dǎo)體襯底的表面?zhèn)热肷涞募t外線不規(guī)則反射的粗糙面。
20.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于在上述半導(dǎo)體襯底的表面?zhèn)群捅趁鎮(zhèn)入p方各有至少1層上述屏蔽膜。
21.如權(quán)利要求11所述的半導(dǎo)體集成電路，其特征在于在上述半導(dǎo)體襯底的背面?zhèn)冗M行使晶體缺陷密度增大的處理。
22.一種IC卡，其特征在于安裝了權(quán)利要求1所述的半導(dǎo)體集成電路。
23.一種IC卡，其特征在于安裝了權(quán)利要求11所述的半導(dǎo)體集成電路。
全文摘要
在具有用與半導(dǎo)體襯底(4)和層間絕緣膜(7)中的至少某一方的熱膨脹系數(shù)不同的材料形成的屏蔽膜(1)的半導(dǎo)體集成電路(100)中，屏蔽膜(1)具有屏蔽部(9)和開口部(12)，此外，被屏蔽部(9)包圍了其周圍的獨立開口部(12a)和被開口部(12)包圍了其周圍的獨立屏蔽部(11)中的至少某一方存在多個，分散配置在芯片的整個表面上?；蛘?，在通過屏蔽屏蔽部(9)內(nèi)的電路元件(21)和電路布線(16)的部分的與上述半導(dǎo)體襯底(4)的表面(4a)平行的任意的直線上開口部(12)存在多個。
文檔編號G06K19/077GK1585113SQ20041005787
公開日2005年2月23日 申請日期2004年8月20日 優(yōu)先權(quán)日2003年8月20日
發(fā)明者逸見卓也 申請人:夏普株式會社