專利名稱：存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及與存儲器相聯(lián)系地對串行數(shù)據(jù)進(jìn)行寫操作的存儲設(shè)備。
本申請要求日本專利申請No.2003-125361的優(yōu)先權(quán)，其內(nèi)容這里一并作為參考。
背景技術(shù)：
傳統(tǒng)上，設(shè)計(jì)傳真機(jī)(或電傳機(jī))以掃描圖像數(shù)據(jù)，從而產(chǎn)生由表示白和黑象素的二進(jìn)制數(shù)據(jù)構(gòu)成的串行數(shù)據(jù)，其中當(dāng)傳送串行數(shù)據(jù)時(shí)，使用行程長度(run-length)編碼(或者行程長度譯碼)對其進(jìn)行壓縮。日本專利申請No.Hei 11-328948公開了一種存儲設(shè)備的示例，其將串行數(shù)據(jù)擴(kuò)展為要存儲在存儲器陣列中的并行數(shù)據(jù)。按照這種技術(shù)，順序輸入串行數(shù)據(jù)，并將其寫入到存儲器陣列中，其中，與對存儲器陣列中的先前數(shù)據(jù)的寫操作相比，提高了對最后輸入的數(shù)據(jù)到存儲器陣列中的寫操作的速度；因此，能夠減少總體數(shù)據(jù)建立時(shí)間，從而實(shí)現(xiàn)針對存儲器陣列的高速寫操作。
但是，設(shè)計(jì)前述存儲設(shè)備，從而單獨(dú)鎖存串行數(shù)據(jù)，然后寫入到相應(yīng)的存儲器陣列中，其中應(yīng)當(dāng)單獨(dú)鎖存串行數(shù)據(jù)中連續(xù)重復(fù)的相同數(shù)據(jù)，從而應(yīng)當(dāng)重復(fù)相同的寫操作。為此，當(dāng)在存儲設(shè)備中存儲具有相對較大行程長度的串行數(shù)據(jù)時(shí)，有效地提高將其寫入存儲設(shè)備的總體速度是非常困難的。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種能夠在行程長度編碼時(shí)以相對高的速度將串行數(shù)據(jù)寫入其中的存儲設(shè)備。
本發(fā)明的存儲設(shè)備其特征在于具有多個(gè)存儲塊(memory block)，每個(gè)存儲塊具有多個(gè)單元(cell)，與由多個(gè)第一數(shù)據(jù)(例如，象素?cái)?shù)據(jù))組成的圖像數(shù)據(jù)的總體長度(或總體寬度)相對應(yīng)地確定所述單元的數(shù)目；以及選擇裝置，用于根據(jù)表示在所述圖像數(shù)據(jù)中連續(xù)重復(fù)的相同第一數(shù)據(jù)(即，具有相同值的相同象素?cái)?shù)據(jù))的數(shù)目的第二數(shù)據(jù)，同時(shí)地選擇所述存儲塊中的一個(gè)或兩個(gè)或更多個(gè)。
這允許并行地同時(shí)選中存儲塊，以便存儲每一個(gè)均具有相同值的多個(gè)第一數(shù)據(jù)，從而，立即擴(kuò)展為要存儲在存儲塊中的并行數(shù)據(jù)；因此，能夠?qū)崿F(xiàn)高速寫操作。
具體地，所述存儲設(shè)備(尤其是前述選擇裝置)包括第一寄存器，用于存儲指定了存儲多個(gè)第一數(shù)據(jù)用的起始點(diǎn)的第一地址；加法器，用于將第二數(shù)據(jù)的值與所述第一地址相加；第二寄存器，用于存儲表示存儲多個(gè)第一數(shù)據(jù)用的結(jié)束點(diǎn)的所述加法器的相加結(jié)果，作為第二地址；以及控制器，根據(jù)所述第一和第二地址，有選擇地控制要同時(shí)處于寫使能狀態(tài)的存儲塊。
例如，所述控制器根據(jù)所述第一和第二地址之間的關(guān)系，并考慮到事先依照圖像數(shù)據(jù)的長度而設(shè)置的、由跨越多個(gè)存儲塊的多個(gè)單元組成的每個(gè)存儲單位(storage unit)，自動(dòng)選擇要同時(shí)處于寫使能狀態(tài)的存儲塊。
即，當(dāng)?shù)谝缓偷诙刂穼儆谔囟ù鎯挝粫r(shí)，在特定存儲單位中同時(shí)選擇特定范圍的單元。當(dāng)?shù)谝坏刂穼儆谔囟ù鎯挝欢诙刂穼儆谄湎乱淮鎯挝粫r(shí)，在特定存儲單位內(nèi)同時(shí)選擇由第一地址指定了其第一個(gè)單元的特定范圍的單元。當(dāng)?shù)谝缓偷诙刂范紝儆谔囟ù鎯挝灰酝獾钠渌鎯挝粫r(shí)，同時(shí)選擇特定存儲單位的所有單元。當(dāng)?shù)谝坏刂穼儆谔囟ù鎯挝灰酝獾拇鎯挝?，而第二地址屬于特定存儲單位時(shí)，在特定存儲單位內(nèi)同時(shí)選擇由第二地址指定了其最后一個(gè)單元的特定范圍的單元。


將參照附圖，對本發(fā)明的這些和其他目的、方面和實(shí)施例進(jìn)行更為詳細(xì)的描述，其中圖1是示出了依照本發(fā)明優(yōu)選實(shí)施例的存儲設(shè)備的整體結(jié)構(gòu)的方框圖；圖2A示出了串行數(shù)據(jù)中象素?cái)?shù)據(jù)與行程長度數(shù)據(jù)之間的關(guān)系的示例；圖2B示出了用在如圖1所示的存儲設(shè)備中的13位地址ADS或ADE的示例；圖3是示出了在如圖1所示的存儲器陣列中串行數(shù)據(jù)及其存儲位置之間的對應(yīng)關(guān)系的示例的簡單方框圖；圖4A示出了在地址ADS和ADE之間所限定的、所有均屬于夾在列C0和C2之間的列C1的單元的范圍；圖4B示出了由地址ADS指定了其第一個(gè)的、所有均屬于列C1的單元的范圍；圖4C示出了在地址ADS和ADE之間所限定的范圍內(nèi)的、所有均屬于列C1的單元的完整范圍；以及圖4D示出了由地址ADE指定了其最后一個(gè)的、所有均屬于列C1的單元的范圍。
具體實(shí)施例方式
將參照附圖，作為示例，對本發(fā)明進(jìn)行更為詳細(xì)的描述。
圖1示出了依照本發(fā)明優(yōu)選實(shí)施例的存儲設(shè)備的結(jié)構(gòu)。設(shè)計(jì)此存儲設(shè)備，從而，將表示圖像數(shù)據(jù)的串行數(shù)據(jù)DS擴(kuò)展為由每一個(gè)均具有預(yù)定數(shù)據(jù)長度(或數(shù)據(jù)寬度)的八個(gè)象素?cái)?shù)據(jù)(DP1～DP8)組成的并行數(shù)據(jù)DP，然后，將這八個(gè)象素?cái)?shù)據(jù)存儲在八個(gè)單獨(dú)的存儲器中。在本實(shí)施例中，事先對輸入的串行數(shù)據(jù)DS進(jìn)行行程長度編碼，其中，如圖2A所示，將其轉(zhuǎn)換為象素?cái)?shù)據(jù)DG和表示象素?cái)?shù)據(jù)的連續(xù)重復(fù)數(shù)目(即，行程長度)的行程長度數(shù)據(jù)RL，其由外部設(shè)備(未示出)給出。例如，這里，每個(gè)象素?cái)?shù)據(jù)DG均由16位組成。
在圖1中，參考數(shù)字10表示加法器；參考數(shù)字20和30表示寄存器；參考數(shù)字40表示比較器；參考數(shù)字50表示寫控制器；參考數(shù)字60表示計(jì)數(shù)器；參考數(shù)字70表示多路復(fù)用器；而參考數(shù)字80表示存儲器陣列。這里，加法器10、寄存器20和30、比較器40、寫控制器50和計(jì)數(shù)器60的全部用作存儲區(qū)域選擇裝置，其中它們一起合作以根據(jù)行程長度數(shù)據(jù)RL，選擇應(yīng)當(dāng)寫入象素?cái)?shù)據(jù)的、包含在存儲器陣列80中的存儲塊81～88中的一個(gè)，或同時(shí)選擇兩個(gè)或更多個(gè)。存儲器陣列80是具有與每個(gè)并行數(shù)據(jù)DP的數(shù)據(jù)長度相對應(yīng)的八個(gè)存儲塊81～88的存儲裝置，其中向存儲塊81～88中的每一個(gè)共同提供相同的象素?cái)?shù)據(jù)DG。
圖2A示出了象素?cái)?shù)據(jù)DG與行程長度數(shù)據(jù)RL之間的關(guān)系，其中象素?cái)?shù)據(jù)DG分別示出了與行程長度數(shù)據(jù)RL的多個(gè)值，即‘1’、‘1’、‘8’、‘1’、‘1’、‘2’、‘1’和‘1’相聯(lián)系的各個(gè)數(shù)值，即，‘5’、‘8’、‘0’、‘4’、‘2’、‘0’、‘1’和‘2’。此示例表示在行程長度編碼之前，在串行數(shù)據(jù)中依次出現(xiàn)一次的象素?cái)?shù)據(jù)‘5’和‘8’之后，相同的象素?cái)?shù)據(jù)‘0’重復(fù)出現(xiàn)8次。即，由于行程長度編碼，以與其行程長度數(shù)據(jù)伴隨的‘單一’象素?cái)?shù)據(jù)代替了連續(xù)重復(fù)并包含在串行數(shù)據(jù)DS中的多個(gè)相同象素?cái)?shù)據(jù)(具有相同值)；從而，能夠顯著地減少包含在串行數(shù)據(jù)DS中的數(shù)據(jù)總量。
參照圖1，向加法器10的第一輸入端提供行程長度數(shù)據(jù)RL，而加法器10的第二輸入端接收從稍后將進(jìn)行描述的寄存器30輸出的地址ADS。向寄存器20提供加法器10的輸出信號，其依次分別向比較器40和寄存器30輸出地址信號ADE，其中，向?qū)懣刂破?0傳遞由地址信號ADE的低三位組成的地址ADEL。當(dāng)接收到地址信號ADE時(shí)，寄存器30輸出要分別傳遞給加法器10、比較器40和計(jì)數(shù)器60的地址信號ADS，其中向?qū)懣刂破?0提供由地址信號ADS的低三位組成的地址信號ADSL。如圖2B所示，每個(gè)地址信號ADE和ADS均由13位組成，即A0～A12，其中，低三位A0～A2指定了要選擇的八個(gè)存儲塊81～88中的至少一個(gè)。
計(jì)數(shù)器60輸出向比較器和多路復(fù)用器70的第一輸入端傳遞的地址ADC，多路復(fù)用器70的第二輸入端接收讀地址ADDR。從而，多路復(fù)用器70輸出向包含在存儲器陣列80中的八個(gè)存儲塊81～88共同提供的地址AD。比較器40向?qū)懣刂破?0提供輸出信號J(例如，由四位組成)，其依次向存儲器陣列80輸出寫控制信號SWE(8位)。此外，寫控制器50向計(jì)數(shù)器60提供用在遞增計(jì)數(shù)操作中的觸發(fā)信號T。
包含在存儲器陣列80中的存儲塊81～88中的每一個(gè)均具有能夠存儲‘n’個(gè)象素?cái)?shù)據(jù)(其中‘n’是任意選擇的自然數(shù))的預(yù)定存儲區(qū)域。本實(shí)施例將單一象素?cái)?shù)據(jù)的存儲區(qū)域定義為“單元”；即，單一的單元存儲單一的象素?cái)?shù)據(jù)(16位)。圖3示出了其中存儲塊81由‘n’個(gè)單元，即M(1，1)到M(1，n)組成的存儲器陣列80的詳細(xì)結(jié)構(gòu)。類似地，每個(gè)存儲塊82～88均由‘n’個(gè)單元組成，范圍從M(2，1)到M(8，n)。這樣，存儲器陣列80總共提供了大量的單元，即M(1，1)到M(8，n)，以8×n的矩陣形式排列。與‘單一’并行數(shù)據(jù)DP的數(shù)據(jù)長度，即包含在單一并行數(shù)據(jù)DP中的象素?cái)?shù)據(jù)的數(shù)目相對應(yīng)地排列前述8個(gè)存儲塊81～88。
將沿列方向遞增的預(yù)定地址分配給按照8×n的矩陣形式排列的單元M(1，1)到M(8，n)，其中針對所有列，連續(xù)串行編號。即，在圖3的情況下，將頂端地址分配給第一列中的第一單元M(1，1)，并將其順序地址分別分配給第一列中隨后的單元M(2，1)、M(3，1)、M(4，1)、…、和M(8，1)，其中分配給第一列中的八個(gè)存儲器單元的所有地址每一個(gè)均遞增‘1’。此外，將分配給第一列中的最后一個(gè)單元M(8，1)的地址的下一個(gè)地址分配給第二列中的第一單元M(1，2)。類似地，分別分配給屬于第三到第n列的其他單元的地址每一個(gè)均遞增‘1’。結(jié)果，使分別分配給所有列中的所有單元的地址連續(xù)，并每一個(gè)均遞增‘1’。
接下來，將對本實(shí)施例的存儲設(shè)備的總體操作進(jìn)行詳細(xì)描述。
參照圖3，將給出對于串行數(shù)據(jù)DS的圖像數(shù)據(jù)與存儲器陣列80中的存儲位置之間的對應(yīng)關(guān)系的描述。即，圖3示意性地示出了串行數(shù)據(jù)DS的圖像數(shù)據(jù)與存儲器陣列80的存儲位置之間的對應(yīng)關(guān)系的示例。這里，以與存儲塊81～88的數(shù)目相對應(yīng)的象素?cái)?shù)據(jù)的預(yù)定數(shù)目為單位(unit)，將串行數(shù)據(jù)DS存儲在存儲器陣列80的每一列的單元中。例如，八個(gè)象素?cái)?shù)據(jù)形成了串行數(shù)據(jù)DS中的數(shù)據(jù)串DSm，其中，將其設(shè)置為‘5’、‘8’、‘0’、‘0’、‘0’、‘0’、‘0’和‘0’，并分別存儲在單元M(1，1)、M(2，1)、M(3，1)、M(4，1)、M(5，1)、M(6，1)、M(7，1)、和M(8，1)中。換句話說，將數(shù)據(jù)串DSm擴(kuò)展為由八個(gè)數(shù)據(jù)值組成的并行數(shù)據(jù)，這八個(gè)數(shù)據(jù)值分別被存儲在存儲器陣列80的第一列的八個(gè)單元中。
此外，八個(gè)象素?cái)?shù)據(jù)形成了串行數(shù)據(jù)DS中位于前述數(shù)據(jù)串DSm之后的下一數(shù)據(jù)串DSm+1，其中將其設(shè)置為‘0’、‘0’、‘4’、‘2’、‘0’、‘0’、‘1’和‘2’，并分別存儲在單元M(1，2)、M(2，2)、M(3，2)、M(4，2)、M(5，2)、M(6，2)、M(7，2)、和M(8，2)中。類似地，將數(shù)據(jù)串DSm+1擴(kuò)展為由八個(gè)數(shù)據(jù)值組成的并行數(shù)據(jù)，這八個(gè)數(shù)據(jù)值分別被存儲在存儲器陣列80的第二列的八個(gè)單元中。類似地，分別將緊跟在數(shù)據(jù)串DSm+1之后的其他數(shù)據(jù)串?dāng)U展為并行數(shù)據(jù)，然后將其存儲在屬于存儲器陣列80中的第三到第n列的單元中。簡而言之，存儲器陣列80的單元的每一列形成了與并行數(shù)據(jù)PD的總體數(shù)據(jù)長度相對應(yīng)的存儲區(qū)域的每個(gè)單位，其中將串行數(shù)據(jù)DS擴(kuò)展為由八個(gè)象素?cái)?shù)據(jù)組成的并行數(shù)據(jù)，并將其分別存儲在存儲器陣列80中的每一列的八個(gè)單元中。
接下來，針對用于將數(shù)據(jù)串DSm寫入到存儲器陣列80的第一列中的寫操作，對如圖1所示的存儲設(shè)備的詳細(xì)操作進(jìn)行描述。
首先，將簡要描述圖1所示的存儲設(shè)備的整體操作。即，存儲設(shè)備進(jìn)行操作以將具有在其中連續(xù)重復(fù)的相同值的多個(gè)象素?cái)?shù)據(jù)共同寫入多個(gè)存儲塊。通過存儲在寄存器20和30中的前述地址指定用于共同寫入在象素?cái)?shù)據(jù)中連續(xù)重復(fù)的相同值的這些存儲塊，由此，寫控制器50控制這些存儲塊以同時(shí)處于寫使能狀態(tài)。具體地，寄存器30存儲與用于存儲象素?cái)?shù)據(jù)的存儲區(qū)域的起始點(diǎn)位置相對應(yīng)的第一存儲器單元的地址，而寄存器20存儲用于指定與用于存儲象素?cái)?shù)據(jù)的存儲區(qū)域的結(jié)束點(diǎn)位置相對應(yīng)的最后一個(gè)存儲器單元的地址。即，控制屬于由寄存器30和20分別指定的地址之間所定義的范圍的所有存儲器單元同時(shí)處于寫使能狀態(tài)。當(dāng)在跨越了存儲器陣列80的多個(gè)列的存儲器單元中存儲相同值的多個(gè)象素?cái)?shù)據(jù)時(shí)，遞增從計(jì)數(shù)器60輸出的地址ADC，從而將列從一個(gè)改變?yōu)榱硪粋€(gè)。
接下來，將詳細(xì)描述如圖1所示的存儲設(shè)備的前述部分的操作。在初始狀態(tài)下，復(fù)位寄存器20和30，從而將從其輸出的地址ADE和ADS的所有位設(shè)置為‘0’。此外，也復(fù)位計(jì)數(shù)器60，從而將從其輸出的地址ADC的所有位設(shè)置為‘0’。此外，多路復(fù)用器70在寫模式下，選擇從計(jì)數(shù)器60輸出的地址ADC，而在讀模式下，選擇由外部設(shè)備所給出的地址ADDR。主要針對寫操作，給出以下描述；因此，多路復(fù)用器70通常選擇從計(jì)數(shù)器60輸出的地址ADC。從寫控制器50輸出的寫控制信號SWE處于無效狀態(tài)；因此，設(shè)置接收到該信號的存儲器陣列80的所有存儲塊81～88，不允許其中的數(shù)據(jù)寫操作。
在初始狀態(tài)下，當(dāng)如CPU等外部設(shè)備向圖1所示的存儲設(shè)備輸出圖像數(shù)據(jù)DG時(shí)，向存儲器陣列80的全部存儲塊81～88共同提供如圖2所示的頂端象素?cái)?shù)據(jù)‘5’。在此階段，設(shè)置所有存儲塊81～88，不允許其中的數(shù)據(jù)寫操作；因此，不能將象素?cái)?shù)據(jù)‘5’寫入到存儲塊81～88中的任何一個(gè)中。
此外，向加法器10提供具有表示象素?cái)?shù)據(jù)‘5’在圖像數(shù)據(jù)DG中連續(xù)重復(fù)的數(shù)目的數(shù)值‘1’的行程長度數(shù)據(jù)RL，由加法器10將數(shù)值‘1’與從寄存器30輸出的地址ADS相加，從而將相加結(jié)果輸出給寄存器20，從而輸出增加了‘1’的地址ADE。
比較器40將地址ADS與比ADS大‘1’的地址ADE進(jìn)行比較，從而產(chǎn)生表示其比較結(jié)果的信號J。將信號J提供給寫控制器50，其中由于地址ADE與地址ADS之間的差是‘1’，寫控制信號SWE對存儲塊81～88進(jìn)行控制，從而只使由地址ADS的低三位組成的地址ADSL所指定的存儲塊81處于寫使能狀態(tài)。從而，將前述象素?cái)?shù)據(jù)‘5’寫入存儲塊81。
之后，將當(dāng)前從寄存器20輸出的地址ADE轉(zhuǎn)移給寄存器30，由此，現(xiàn)在將指定了最后一個(gè)存儲塊的地址ADE的值‘1’設(shè)置為指定了第一個(gè)存儲塊的地址ADS。
接下來，外部設(shè)備將下一象素?cái)?shù)據(jù)‘8’與表示象素?cái)?shù)據(jù)‘8’在圖像數(shù)據(jù)DG中連續(xù)重復(fù)的數(shù)目的行程長度數(shù)據(jù)RL(即，‘1’)一起提供給如圖1所示的存儲設(shè)備。由于目前將從寄存器30輸出的地址ADS設(shè)置為‘1’，加法器10將其與行程長度數(shù)據(jù)RL(即，‘1’)相加，從而產(chǎn)生相加結(jié)果(即，‘2’)，將其轉(zhuǎn)發(fā)給寄存器20。在這種情況下，比較器40輸出表明地址ADS和地址ADE之間的差仍為‘1’的信號J；因此，接收到信號J的寫控制器50控制存儲塊81～88，從而只使由地址ADS的低三位組成的地址ADSL所指定的存儲塊82處于寫使能狀態(tài)。從而，將象素?cái)?shù)據(jù)‘8’寫入存儲塊82。
之后，將當(dāng)前從寄存器20輸出的地址ADE轉(zhuǎn)移給寄存器30；由此，現(xiàn)在將指定了最后一個(gè)存儲塊的地址ADE的值‘2’設(shè)置為指定了第一個(gè)存儲塊的地址ADS。
接下來，外部設(shè)備將象素?cái)?shù)據(jù)‘0’與表示象素?cái)?shù)據(jù)‘0’在圖像數(shù)據(jù)DG中連續(xù)重復(fù)的數(shù)目的行程長度數(shù)據(jù)RL(即，‘8’)一起提供給如圖1所示的存儲設(shè)備。由于目前將從寄存器30輸出的地址ADS設(shè)置為‘2’，加法器10將其與行程長度數(shù)據(jù)RL(即，‘8’)相加，從而產(chǎn)生相加結(jié)果(即，‘10’)，將其轉(zhuǎn)發(fā)給寄存器20。即，比較器40接收地址ADS的值‘2’和地址ADE的值‘10’。
在這種情況下，地址ADS和地址ADE之間的差是比前述數(shù)值‘1’大得多的‘8’，從而比較器40指定用于存儲并行數(shù)據(jù)的存儲區(qū)域的單位，并依照地址ADS和地址ADE之間的關(guān)系，選擇應(yīng)當(dāng)被控制以處于寫使能狀態(tài)的相應(yīng)存儲塊。
將參照圖4A到4D，描述比較器40用于確定存儲塊的原理，其中這些圖示出了由地址ADS和ADE限定的并正在進(jìn)行寫操作的、屬于夾在跨越了多個(gè)存儲塊的列C0和C2之間的列C1的單元的范圍。
具體地，圖4A示出了在地址ADS和ADE之間所限定并由寫控制器50同時(shí)選中的、所有均屬于列C1的單元的特定范圍。
圖4B示出了所有均屬于列C1的單元的范圍，其第一個(gè)由地址ADS指定，而地址ADE指定了屬于緊跟在列C1之后的列C2的單元。在這種情況下，寫控制器50同時(shí)指定以下單元其第一個(gè)由地址ADS指定，而其最后一個(gè)與列C1的最后一個(gè)單元相匹配。
圖4C示出了屬于列C1的單元的完整范圍，而地址ADS指定了屬于列C1之前的列C0的單元，以及地址ADE指定了屬于緊跟在列C1之后的列C2的單元。在這種情況下，寫控制器50同時(shí)指定在存儲塊81到88上屬于列C1的所有單元。
圖4D示出了所有均屬于列C1的單元的特定范圍，地址ADS指定了屬于列C1之前的列C0的單元，而地址ADE指定了屬于列C1的單元。在這種情況下，寫控制器50同時(shí)指定在多個(gè)存儲塊上、從由地址ADS指定的單元計(jì)數(shù)到由列C1內(nèi)的地址ADE所指定的單元的單元的特定范圍。
參照圖1，當(dāng)比較器將地址ADS的值‘2’與地址ADE的值‘10’進(jìn)行比較時(shí)，如圖4B所示，控制器50指定所有均屬于列C1的單元的前述范圍，其中比較器40檢測到地址ADE指定了緊跟在列C1之后的列C2的單元，從而其將檢測結(jié)果轉(zhuǎn)發(fā)給寫控制器50。即，根據(jù)由地址ADS的第三位組成的地址ADSL，寫控制器50控制列C1內(nèi)的存儲塊83的單元到存儲塊88的單元同時(shí)處于寫使能狀態(tài)。即，將象素?cái)?shù)據(jù)‘0’共同寫入到屬于列C1的存儲塊83到88的單元中，從而實(shí)現(xiàn)針對存儲器陣列80的復(fù)雜高速寫操作。
然后，寫控制器50向計(jì)數(shù)器60輸出觸發(fā)信號T，其依次將地址ADC遞增‘1’，從而指定對列C2進(jìn)行寫操作。在這種情況下，同聯(lián)系附圖4D所討論的相似，地址ADS指定了屬于位于現(xiàn)在正進(jìn)行寫操作的列C2之外的列C1的單元，而地址ADE指定了屬于列C2的單元，從而寫控制器50控制所有均屬于列C2的單元，其范圍從列C2的第一單元到由地址ADE的低三位組成的地址ADEL所指定的特定單元(對應(yīng)于存儲塊82)，使其處于寫使能狀態(tài)，從而將象素?cái)?shù)據(jù)‘0’共同寫入針對列C2的存儲塊81和82。從而，根據(jù)行程長度數(shù)據(jù)RL的值‘8’，將象素?cái)?shù)據(jù)‘0’共同寫入到跨越列C1和C2的八個(gè)單元中。
之后，將下一象素?cái)?shù)據(jù)(如‘4’)順序?qū)懭氲较鄳?yīng)的存儲塊中。從而，將圖像數(shù)據(jù)DG擴(kuò)展為存儲在存儲器陣列80中的并行數(shù)據(jù)。
針對列分別讀出存儲在存儲器陣列80中的象素?cái)?shù)據(jù)，其中多路復(fù)用器70選擇地址ADDR，作為地址AD，并將其提供給存儲器陣列80。因此，恰當(dāng)?shù)剡x擇了存儲器陣列80的列中的每一個(gè)，從而讀出存儲在其中的象素?cái)?shù)據(jù)DP1到DP8。
當(dāng)然，本發(fā)明不必局限于本實(shí)施例，在本發(fā)明的范圍內(nèi)可以對其進(jìn)行修改。例如，本發(fā)明的存儲設(shè)備處理包括象素?cái)?shù)據(jù)的串行數(shù)據(jù)；但是，可以容易地將其修改為處理進(jìn)行了行程長度編碼的任何其他串行數(shù)據(jù)。
附帶地，本發(fā)明不必局限于存儲設(shè)備，并可以通過如存儲方法和存儲介質(zhì)等來實(shí)現(xiàn)。
由于能夠在不偏離本發(fā)明的精神或?qū)嵸|(zhì)特征的前提下，以多種形式實(shí)現(xiàn)本發(fā)明，因此，本發(fā)明是例證性的而非限制性的，由于本發(fā)明的范圍由所附權(quán)利要求而非說明書限定，因此，權(quán)利要求傾向于包括落入權(quán)利要求的范圍內(nèi)或這種范圍的等價(jià)物之內(nèi)的所有改變。
權(quán)利要求
1.一種存儲設(shè)備，包括多個(gè)存儲塊(81～88)，每個(gè)存儲塊包括與由第一數(shù)據(jù)組成的圖像數(shù)據(jù)(DG)的數(shù)據(jù)長度相對應(yīng)的多個(gè)單元；以及選擇器(10，20，30，40，50)，用于同時(shí)地選擇特定數(shù)目的單元，以便共同地存儲在圖像數(shù)據(jù)中連續(xù)出現(xiàn)的、每一個(gè)均具有相同值的特定數(shù)目的第一數(shù)據(jù)。
2.按照權(quán)利要求1所述的存儲設(shè)備，其特征在于所述選擇器包括第一寄存器(30)，用于存儲表示存儲每一個(gè)均具有相同值的特定數(shù)目的第一數(shù)據(jù)用的起始點(diǎn)的第一地址(ADS)；加法器(10)，用于將表示每一個(gè)均具有相同值的第一數(shù)據(jù)在圖像數(shù)據(jù)中連續(xù)重復(fù)的特定數(shù)目的第二數(shù)據(jù)(RL)與第一地址相加，從而產(chǎn)生第二地址(ADE)；第二寄存器(20)，用于存儲第二地址；以及控制器(40，50)，用于根據(jù)第一地址和第二地址，控制特定數(shù)目的單元有選擇地且同時(shí)地處于寫使能狀態(tài)。
3.按照權(quán)利要求2所述的存儲設(shè)備，其特征在于所述控制器針對與圖像數(shù)據(jù)的數(shù)據(jù)長度相對應(yīng)、跨越多個(gè)存儲塊而設(shè)置的每個(gè)存儲單位，根據(jù)第一地址和第二地址之間的關(guān)系，選擇特定數(shù)目的單元。
4.按照權(quán)利要求3所述的存儲設(shè)備，其特征在于當(dāng)?shù)谝坏刂泛偷诙刂穼儆谔囟ù鎯挝粫r(shí)，所述控制器同時(shí)地選擇所有均屬于特定存儲單位的特定數(shù)目的單元。
5.按照權(quán)利要求3所述的存儲設(shè)備，其特征在于當(dāng)?shù)谝坏刂穼儆谔囟ù鎯挝欢诙刂繁辉O(shè)置在特定存儲單位之外時(shí)，所述控制器在特定存儲單位內(nèi)同時(shí)地選擇其第一個(gè)單元由第一地址指定的特定數(shù)目的單元。
6.按照權(quán)利要求3所述的存儲設(shè)備，其特征在于當(dāng)?shù)谝坏刂泛偷诙刂肪辉O(shè)置在特定存儲單位之外時(shí)，所述控制器同時(shí)地選擇特定存儲單位的所有單元。
7.按照權(quán)利要求3所述的存儲設(shè)備，其特征在于當(dāng)?shù)谝坏刂繁辉O(shè)置在特定存儲單位之外而第二地址屬于特定存儲單位時(shí)，所述控制器在特定存儲單位內(nèi)同時(shí)地選擇其最后一個(gè)單元由第二地址指定的特定數(shù)目的單元。
8.按照權(quán)利要求1所述的存儲設(shè)備，其特征在于所述第一數(shù)據(jù)是通過對串行數(shù)據(jù)進(jìn)行行程長度編碼而產(chǎn)生的象素?cái)?shù)據(jù)，而第二數(shù)據(jù)是其行程長度數(shù)據(jù)。
9.一種用于控制存儲設(shè)備的方法，所述存儲設(shè)備包括多個(gè)存儲塊(81～88)，每個(gè)存儲塊包括與由多個(gè)第一數(shù)據(jù)組成的圖像數(shù)據(jù)(DG)的數(shù)據(jù)長度相對應(yīng)的多個(gè)單元，所述方法包括以下步驟同時(shí)地選擇特定數(shù)目的單元，以便共同地存儲在圖像數(shù)據(jù)中連續(xù)出現(xiàn)的、每一個(gè)均具有相同值的特定數(shù)目的第一數(shù)據(jù)。
10.按照權(quán)利要求9所述的用于控制存儲設(shè)備的方法，其特征在于在第一地址(ADS)和第二地址(ADE)之間限定了特定數(shù)目的單元，所述第二地址(ADE)通過將表示每一個(gè)均具有相同值的第一數(shù)據(jù)在圖像數(shù)據(jù)中連續(xù)重復(fù)的特定數(shù)目的第二數(shù)據(jù)(RL)與第一地址相加而產(chǎn)生。
全文摘要
一種存儲設(shè)備，包括多個(gè)存儲塊(81～88)，每個(gè)存儲塊包括與由多個(gè)象素?cái)?shù)據(jù)組成的圖像數(shù)據(jù)(DG)的數(shù)據(jù)長度相對應(yīng)的多個(gè)單元，其中同時(shí)選擇特定數(shù)目的單元，以便共同存儲在圖像數(shù)據(jù)中連續(xù)出現(xiàn)的、每一個(gè)均具有相同值的特定數(shù)目的象素?cái)?shù)據(jù)。即，將其限定在第一地址(ADS)和第二地址(ADE)之間，所述第二地址(ADE)通過將表示第一數(shù)據(jù)在圖像數(shù)據(jù)中連續(xù)重復(fù)的特定數(shù)目的行程長度數(shù)據(jù)(RL)與第一地址相加而產(chǎn)生。這里，將特定數(shù)目的單元限制在特定存儲單位內(nèi)，所述特定存儲單位由預(yù)定數(shù)目的單元組成，即使第一地址和/或第二地址被設(shè)置在所述特定存儲單位之外。
文檔編號G06F12/06GK1542842SQ200410038608
公開日2004年11月3日 申請日期2004年4月28日 優(yōu)先權(quán)日2003年4月30日
發(fā)明者
本保宏, 榎本保宏 申請人:雅馬哈株式會(huì)社