專利名稱：多媒體處理器協(xié)同仿真驗證平臺的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種協(xié)同仿真驗證平臺，特別是一種能夠支持各種多媒體處理器設(shè)計的協(xié)同仿真驗證平臺。
背景技術(shù)：
隨著信息技術(shù)的飛速發(fā)展，越來越多的領(lǐng)域開始采用微處理器。特別是隨著人們對多媒體需求的不斷增強，應(yīng)用在多媒體處理領(lǐng)域的嵌入式微處器得到了飛速的發(fā)展，出現(xiàn)了各種各樣的多媒體處理器。在這些多媒體處理器設(shè)計過程中，仿真和驗證是其中重要的一個步驟，也是耗時最長的一個步驟，直接影響到其上市時間。媒體處理器的仿真和驗證具有如下特點1)媒體處理器仿真驗證要求軟硬件協(xié)同仿真。由于現(xiàn)代媒體處理器通常既包括專用硬件以增加計算能力，也包括軟件以提高設(shè)計靈活性。因此，其仿真也要求將系統(tǒng)的軟件部分和硬件部分一起進行仿真，即采用軟硬件協(xié)同仿真方法。2)媒體處理算法的特點要求必須進行實時仿真。由于媒體處理算法對音頻視頻等實時數(shù)據(jù)流進行處理，因此，這些算法常常有實時性要求。為了對多媒體算法的實時性能進行評估，在媒體處理器的仿真過程中，常常需要實時的進行仿真。3)對媒體處理器仿真要求高速仿真。由于多媒體數(shù)據(jù)流數(shù)據(jù)量大，處理復(fù)雜，多媒體處理器的仿真和驗證花費的時間比普通系統(tǒng)的仿真和驗證更長。例如視頻處理中，處理一幀的數(shù)據(jù)通常需要執(zhí)行幾百萬個時鐘周期，仿真的過程常常需要花費幾個小時到數(shù)十個小時甚至幾天的時間。為了加快媒體處理器的設(shè)計流程，縮短上市時間，媒體處理器的仿真必須要求高速仿真。
當前對微處理器的仿真方案中，主要有三種方法一、基于硬件描述語言軟件仿真器的周期精確的仿真；二、基于指令集仿真器的軟件仿真；三、硬件加速仿真方法。方法一，仿真速度慢，難以適應(yīng)多媒體處理算法中運算復(fù)雜數(shù)據(jù)量大的特點。典型的基于硬件描述語言軟件仿真器的周期精確的仿真速度通常在每秒五百個周期以下，對多媒體處理算法的仿真常常需要數(shù)十個小時以上。方法二，雖然仿真速度很快，但是脫離了處理器的硬件模型，無法得到精確的處理器上軟件運行狀態(tài)，同時在微處理器設(shè)計階段指令集仿真器也在設(shè)計中，其軟件自身可能存在問題，因此無法用來對微處理器的設(shè)計進行仿真和驗證，只有應(yīng)用在成熟的多媒體處理器上進行軟件設(shè)計時仿真。針對多媒體處理器仿真要求高速、精確等特點，出現(xiàn)了一種新的仿真方法，即方法三，這種方法用硬件實現(xiàn)一個微處理器的原型(通常是FPGA原型)，將軟件在這一原型上進行仿真和驗證。硬件原型仿真速度很快，但是調(diào)試較軟件仿真困難，并且對于一個媒體處理器必須設(shè)計一個FPGA原型樣機，增加了設(shè)計的工作量。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中存在的技術(shù)問題，本發(fā)明提供一種具有仿真高效率的，可重配置的通用媒體處理器軟硬件協(xié)同仿真驗證平臺。
本發(fā)明為達到以上目的，是通過這樣的技術(shù)方案來實現(xiàn)的提供一種多媒體處理器協(xié)同仿真驗證平臺，包括基于FPGA的硬件仿真平臺、運行于PC上的軟件仿真平臺，硬件仿真平臺和軟件仿真平臺通過通信接口進行通信。
軟件仿真平臺包括分層的通信層、仿真控制層、應(yīng)用層，相鄰的層與層之間采用分層軟件接口；仿真控制層和應(yīng)用層上均設(shè)有C/C+和/或HDL開發(fā)接口。軟件仿真平臺分別連接媒體處理器的編譯器匯編器和指令集仿真器。
硬件仿真平臺包括與外部通信的對外接口、和內(nèi)部媒體處理器連接的對內(nèi)接口。對外接口包括音頻模數(shù)/數(shù)模轉(zhuǎn)換接口、視頻編碼/解碼/模數(shù)/數(shù)模轉(zhuǎn)換接口、網(wǎng)絡(luò)接口、并口、USB接口、FPGA配置接口；對內(nèi)接口包括存儲器SRAM接口、存儲器SDRAM接口、Flash接口。硬件仿真平臺包括與總線仲裁器相連的統(tǒng)一IP總線，此統(tǒng)一IP總線與IP模塊之間信息能相互傳遞。IP模塊包括媒體處理器總線轉(zhuǎn)換模塊、仿真控制模塊、存儲器接口模塊、輸入輸出接口模塊、通訊接口模塊。
采用此種結(jié)構(gòu)的仿真驗證平臺，在利用FPGA硬件仿真高效率的同時，通過軟件仿真平臺增加其可控制性和可觀察性。硬件仿真平臺同時具有包含外部通信的接口，和與媒體處理器連接的接口，這樣既可以用于媒體處理器的仿真，也可以用于媒體處理器芯片的測試。硬件仿真平臺的設(shè)計采用基于IP模塊的設(shè)計，統(tǒng)一IP總線與IP模塊之間信息能相互傳遞，使得所有的IP模塊即插即用，加快了硬件仿真環(huán)境的配置。本發(fā)明的軟件仿真平臺運行于PC機上，通過通信接口和硬件平臺進行通信。由于采用了分層的軟件接口，當?shù)讓油ㄐ沤涌诎l(fā)生變化時，對軟件只需要對通信層進行配置即可使用，對其他兩層不需要進行任何修改。軟件仿真平臺在仿真控制層和應(yīng)用層上提供了豐富的C/C+和硬件描述語言開發(fā)接口對于C/C++開發(fā)，提供了大量應(yīng)用程序接口函數(shù)供用戶調(diào)用；對Verilog硬件描述語言開發(fā)，提供了大量PLI(應(yīng)用程序接口)函數(shù)，可以作為系統(tǒng)任務(wù)在Verilog程序中調(diào)用?；谶@些開發(fā)接口，用戶能夠進行自定義的仿真功能開發(fā)，如讀取硬件仿真的結(jié)果存為特定的格式等等功能。本發(fā)明的軟硬件協(xié)同仿真驗證平臺，其硬件仿真平臺和軟件仿真平臺通過通信接口互相通信，仿真結(jié)果既能在硬件上實時顯示，也能夠讀回調(diào)試主機進行結(jié)果的自動校驗和數(shù)據(jù)顯示。同時，軟件仿真平臺還可以和媒體處理器的編譯器匯編器和指令集仿真器連接使用，能夠支持硬件仿真結(jié)果和指令集仿真器仿真結(jié)果的自動校驗。


圖1是本發(fā)明的協(xié)同仿真驗證平臺的結(jié)構(gòu)框圖；圖2是圖1中的硬件仿真平臺的結(jié)構(gòu)框圖；圖3是圖1中的軟件仿真平臺的結(jié)構(gòu)框圖；圖4是本發(fā)明的FPGA內(nèi)部結(jié)構(gòu)框圖；圖5是應(yīng)用本發(fā)明設(shè)計媒體處理器仿真環(huán)境的流程圖。
具體實施例方式下面結(jié)合附圖對本發(fā)明的多媒體處理器協(xié)同仿真驗證平臺進一步詳細描述。
圖1給出了一種多媒體處理器協(xié)同仿真驗證平臺，包括基于FPGA的硬件仿真平臺、運行于PC上的軟件仿真平臺，硬件仿真平臺和軟件仿真平臺通過通信接口進行通信。硬件仿真平臺實現(xiàn)一個媒體處理器原型，將媒體處理器在FPGA上進行仿真。
硬件仿真平臺結(jié)構(gòu)框圖如圖2所示。硬件仿真平臺以FPGA為核心，針對多媒體應(yīng)用仿真要求設(shè)計外圍電路，構(gòu)建一個媒體處理器的仿真原型。為了減少重復(fù)設(shè)計，加快設(shè)計過程，硬件仿真電路板設(shè)計為通用仿真平臺以適應(yīng)不同的仿真要求。因此，針對媒體處理器的特點我們設(shè)計了媒體處理器仿真板，在FPGA外圍連接了SRAM、SDRAM、Flash等作為存儲器，可以滿足各種多媒體處理器對存儲器的要求。其中，SRAM可以作為媒體處理器的程序存儲器，也可以作為片外CACHE；SDRAM容量大，速度快，可以用于存儲大量的視頻數(shù)據(jù)；Flash則可以用于媒體處理器的啟動所需ROM。除了存儲器外，板上還在FPGA外圍連接了音頻AD/DA芯片和視頻的TV編碼解碼芯片，負責多媒體數(shù)據(jù)流的采集和回放。為了與軟件相通訊實現(xiàn)軟硬件協(xié)同仿真并增強FPGA的可調(diào)試性，在FPGA外圍還連接了并口、USB接口和網(wǎng)絡(luò)接口等通訊接口以支持不同通信帶寬和資源約束要求。電源管理單元負責產(chǎn)生各芯片所需的不同的電源，頻率管理單元則負責產(chǎn)生仿真所需的各頻率時鐘信號。除了用于在設(shè)計的早期用于進行FPGA仿真驗證之外，F(xiàn)PGA驗證板還可以在流片回來之后作為芯片的驗證板。因此，媒體處理器核即可以實現(xiàn)在FPGA內(nèi)部，也可以作為獨立的芯片和FPGA連接。為此，在FPGA板上還可以設(shè)計接插件接口以進行擴展。
FPGA內(nèi)部結(jié)構(gòu)框圖如圖4所示。FPGA的設(shè)計基于HDL硬件描述語言，采用基于IP庫的設(shè)計方法，通過采用可重用的IP模塊加快了系統(tǒng)的設(shè)計。模塊復(fù)用對IP模塊的設(shè)計提出了很高的要求。為了實現(xiàn)模塊的重用，在MPSP的IP庫的設(shè)計中，采用了下列方法1)、基于統(tǒng)一片上總線的IP庫MPSP的IP庫中的模塊都基于同一個片上總線，對這一總線即插即用。由于采用了統(tǒng)一的總線，所有的IP模塊都具有統(tǒng)一的接口，都能夠直接連接到片上總線上。因此，模塊的集成被大大的簡化的。片上總線和其仲裁器被預(yù)先設(shè)計并作為IP庫中的IP模塊，可以進行重用。
2)、對媒體處理器設(shè)計總線轉(zhuǎn)換模塊由于MPSP平臺是一個通用的媒體處理器仿真平臺，因此，在硬件子平臺的設(shè)計過程中，在FPGA內(nèi)部的片上總線不能采用某個媒體處理器的總線。片上總線設(shè)計完成后，所有的IP模塊都基于這一總線設(shè)計，都直接連接到這一總線上。為了將待仿真的媒體處理器連接到這一總線上，必須為它專門設(shè)計一個媒體處理器總線轉(zhuǎn)換模塊。通過這一總線轉(zhuǎn)換模塊，將媒體處理器連接到片上總線上來。
3)、可重配置的IP模塊除了采用統(tǒng)一的總線接口以實現(xiàn)無縫的互聯(lián)外，IP庫中的IP模塊還必須具有可重配置性。根據(jù)具體的仿真規(guī)劃和系統(tǒng)約束不同，IP模塊需要能夠進行不同的配置。
針對媒體處理器的應(yīng)用，在MPSP平臺的IP庫中包含五類IP模塊第一類為片上總線和總線仲裁器；第二類為存儲器接口單元如SDRAM控制器，SRAM接口模塊等；第三類IP核為I/O接口模塊，如視頻AD/DA接口和音頻AD/DA接口模塊；第四類IP核為通信接口模塊，包括并口，USB接口，網(wǎng)絡(luò)接口等；最后一類模塊為仿真控制模塊提供一些硬件調(diào)試和跟蹤功能。除了外圍接口的設(shè)計外，對媒體處理器，為了在FPGA上進行仿真并滿足系統(tǒng)資源約束且達到一定的仿真規(guī)劃要求，還需要進行適當?shù)男薷暮湍K替換，并設(shè)計總線橋以將其連接到FPGA片上總線上。
軟件平臺結(jié)構(gòu)框圖如圖3所示。MPSP的軟件子平臺采用分層的軟件結(jié)構(gòu)，分為通信層、仿真控制層和應(yīng)用層三層，相鄰的層與層之間采用分層軟件接口。分層的軟件結(jié)構(gòu)將下層的詳細細節(jié)對上層隱藏，只提供API接口函數(shù)給上層使用。由于采用了分層的軟件結(jié)構(gòu)，上層軟件不需要在考慮底層的實現(xiàn)，大大簡化了設(shè)計。同時，分層的軟件結(jié)構(gòu)也利于MPSP平臺的重配置。例如，當通信接口從并口換成USB接口時，對軟件之平臺只需要更換通信層的API函數(shù)，而仿真控制層和應(yīng)用層軟件不需要經(jīng)過任何修改就可以使用。MPSP軟件子平臺提供了應(yīng)用層和仿真控制層API函數(shù)作為高級語言開發(fā)接口，例如C/C+和/或HDL開發(fā)接口，用戶可以使用各種高級語言如Visual C++、Visual Basic等等通過COM組件形式調(diào)用應(yīng)用層和仿真控制層API函數(shù)，實現(xiàn)用戶自定義的仿真功能如讀取SDRAM中數(shù)據(jù)顯示成圖像等等。除了高級語言開發(fā)接口外，MPSP軟件子平臺將這些API函數(shù)封裝成了PLI函數(shù)庫作為Verilog開發(fā)接口，用戶可以通過在HDL軟件仿真器如Modelsim中通過調(diào)用這些PLI函數(shù)訪問這些API函數(shù)。
通信層是MPSP軟件平臺中的最底層。這一層直接和硬件子平臺通信，完成硬件的驅(qū)動，并向上層提供通信API接口函數(shù)。由于直接和硬件交互，因此這一層軟件的設(shè)計需要和硬件設(shè)計相配合，協(xié)同工作。針對不同的硬件通信接口，需要設(shè)計不同的通信層軟件提供相同的API接口。MPSP平臺對通信層軟件設(shè)計提供了一個驅(qū)動API庫，其中包含了針對并口的驅(qū)動API以加快設(shè)計過程。
仿真控制層利用通信層提供的API函數(shù)，實現(xiàn)對仿真的控制和觀測等功能。這一層將硬件平臺的詳細控制細節(jié)向上層隱藏，向應(yīng)用層提供對仿真過程控制和觀測的API函數(shù)。這些API函數(shù)包括讀寫SDRAM、讀寫SRAM、讀寫地址數(shù)據(jù)、啟動媒體處理器運行、停止媒體處理器運行、啟動/停止視頻采集、啟動/停止視頻顯示等。這些API函數(shù)都包含在仿真控制層API函數(shù)庫中，通過重用這些函數(shù)，可以大大加快仿真控制層軟件的設(shè)計過程。
應(yīng)用層軟件主要實現(xiàn)下列功能1)、GUI圖形用戶界面，實現(xiàn)可視化的仿真調(diào)試環(huán)境。2)、與HDL軟件仿真器的PLI或FLI接口，以實現(xiàn)協(xié)同仿真。3)、與媒體處理器的編譯器匯編器和指令集仿真器的接口，實現(xiàn)媒體處理器的集成ICE環(huán)境。4)、用戶自定義的函數(shù)。
仿真控制層提供的API函數(shù)向用戶提供了高級語言開發(fā)接口，用戶可以自定義針對特定仿真的特定的仿真功能函數(shù)。例如下載視頻數(shù)據(jù)源到FPGA仿真板上的SDRAM中；讀取SDRAM中的處理結(jié)果存為圖像或視頻文件進行觀察；下載程序到板上存儲器中等。而應(yīng)用層的PLI和FLI接口函數(shù)則向用戶提供了硬件描述語言開發(fā)接口，用戶可以在硬件描述語言中調(diào)用這些接口函數(shù)，在HDL軟件仿真器上實現(xiàn)和FPGA仿真板的協(xié)同仿真。
圖5所示為采用本發(fā)明的協(xié)同仿真驗證平臺對媒體處理器進行仿真的流程圖。首先，根據(jù)仿真規(guī)劃和系統(tǒng)約束對仿真的過程進行軟硬件劃分，將仿真劃分到軟件和硬件平臺兩個部分執(zhí)行。仿真規(guī)劃包含各種仿真需求要求。這些要求包括實時仿真要求、仿真結(jié)果要求、仿真抽象級別等。除了仿真規(guī)劃外，決定仿真系統(tǒng)軟硬件劃分的另一個因素是系統(tǒng)約束。這些約束主要包括資源約束、性能約束、通信帶寬約束等等。對不同的仿真規(guī)劃和不同的系統(tǒng)資源約束需要進行不同的軟硬件劃分。例如，當仿真要求實時回放仿真結(jié)果時，硬件就必須實現(xiàn)視頻輸出接口模塊，否則，可以通過軟件將仿真結(jié)果讀回由計算機進行檢查。
軟硬件劃分完成后，就可以利用MPSP的硬件IP庫和軟件函數(shù)庫快速構(gòu)建軟硬件協(xié)同仿真環(huán)境。通過從硬件IP庫中選擇需要的IP模塊并進行適當?shù)呐渲煤筮B接到統(tǒng)一的IP總線上。對媒體處理器作適當?shù)男薷囊栽贔PGA上滿足資源和性能約束并設(shè)計總線轉(zhuǎn)換模塊也連接到這一總線上，快速構(gòu)成媒體處理器的硬件仿真原型。這一硬件仿真原型通過FPGA工具進行綜合和實現(xiàn)后配置到硬件仿真板上的FPGA內(nèi)，就完成了硬件仿真環(huán)境的設(shè)計。
軟件仿真環(huán)境的設(shè)計基于軟件函數(shù)庫。通信層和仿真控制層只需要采用需要的API接口函數(shù)構(gòu)成，在應(yīng)用層上，用戶可以根據(jù)需要開發(fā)特定的仿真功能函數(shù)，也可以采用應(yīng)用層函數(shù)庫中的函數(shù)快速構(gòu)建仿真圖形用戶界面等等。
軟硬件仿真環(huán)境設(shè)計完成后，媒體處理器就可以在這一仿真環(huán)境系進行快速的仿真和驗證。
權(quán)利要求
1.一種多媒體處理器協(xié)同仿真驗證平臺，其特征在于包括基于FPGA的硬件仿真平臺、運行于PC上的軟件仿真平臺，所述硬件仿真平臺和軟件仿真平臺通過通信接口進行通信。
2.根據(jù)權(quán)利要求1所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述軟件仿真平臺包括分層的通信層、仿真控制層、應(yīng)用層，相鄰的層與層之間采用分層軟件接口。
3.根據(jù)權(quán)利要求2所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述仿真控制層和應(yīng)用層上均設(shè)有C/C+和/或HDL開發(fā)接口。
4.根據(jù)權(quán)利要求1所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述軟件仿真平臺分別連接媒體處理器的編譯器匯編器和指令集仿真器。
5.根據(jù)權(quán)利要求1所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述硬件仿真平臺包括與外部通信的對外接口、和內(nèi)部媒體處理器連接的對內(nèi)接口。
6.根據(jù)權(quán)利要求5所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述對外接口包括音頻模數(shù)/數(shù)模轉(zhuǎn)換接口、視頻編碼/解碼/模數(shù)/數(shù)模轉(zhuǎn)換接口、網(wǎng)絡(luò)接口、并口、USB接口、FPGA配置接口；所述對內(nèi)接口包括存儲器SRAM接口、存儲器SDRAM接口、存儲器Flash接口。
7.根據(jù)權(quán)利要求1所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述硬件仿真平臺包括與總線仲裁器相連的統(tǒng)一IP總線，所述統(tǒng)一IP總線與IP模塊之間信息能相互傳遞。
8.根據(jù)權(quán)利要求7所述的多媒體處理器協(xié)同仿真驗證平臺，其特征在于所述IP模塊包括媒體處理器總線轉(zhuǎn)換模塊、仿真控制模塊、存儲器接口模塊、輸入輸出接口模塊、通訊接口模塊。
全文摘要
本發(fā)明公開了一種多媒體處理器協(xié)同仿真驗證平臺，包括基于FPGA的硬件仿真平臺、運行于PC上的軟件仿真平臺，硬件仿真平臺和軟件仿真平臺通過通信接口進行通信。采用此種結(jié)構(gòu)的仿真驗證平臺，在利用FPGA硬件仿真高效率的同時，通過軟件仿真平臺增加其可控制性和可觀察性，使得仿真結(jié)果既能在硬件上實時顯示，也能夠讀回調(diào)試主機進行結(jié)果的自動校驗和數(shù)據(jù)顯示。
文檔編號G06F11/36GK1560743SQ20041001694
公開日2005年1月5日 申請日期2004年3月11日 優(yōu)先權(quán)日2004年3月11日
發(fā)明者蔡鐘, 吳皓, 王維東, 劉鵬, 姚慶棟, 蔡 鐘 申請人:浙江大學