專利名稱：相位選擇型頻率調(diào)制器和相位選擇型頻率合成器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠減少傳送圖像數(shù)據(jù)等的電子設(shè)備中的電磁干擾(在下文中稱為“EMI”)的相位選擇型頻率調(diào)制器和相位選擇型頻率合成器。
背景技術(shù)：
由于電子設(shè)備的快速運轉(zhuǎn)，電子設(shè)備中的EMI成為一個問題，并且需要減少EMI。作為一種用于減少電子設(shè)備中的EMI的技術(shù)，人們已經(jīng)提出一種采用擴展頻譜時鐘信號的方法。更具體地說，有意地產(chǎn)生抖動以使得不會在特定的頻率上產(chǎn)生頻譜的峰值，或者頻率是隨著周期逐漸變化的，這對電路的運轉(zhuǎn)不會產(chǎn)生影響，例如，一個在幾千赫到幾百千赫范圍內(nèi)變化周期。
圖17是示出在日本專利申請公開JP-A-2001-148690中公開的時鐘信號發(fā)生器的結(jié)構(gòu)的功能方框圖。如圖17所示，上述時鐘信號發(fā)生器具有時鐘發(fā)生單元2001，用于產(chǎn)生所要求的頻率的相位m相位時鐘信號S1m，其中該信號的相位按照相鄰兩個時鐘信號間的恒定間隔躍遷；選擇單元2003，用于選擇一個m相位時鐘信號S1m；以及抖動控制單元2002，用于確定在選擇單元2003中的選擇。將在時鐘發(fā)生單元2001中產(chǎn)生的m相位時鐘信號S1m提供給選擇單元2003，并由輸出終端2005取出。從抖動控制單元2002處將控制信號SEL提供給選擇單元2003。選擇單元2003根據(jù)控制信號SEL順序地選擇一個m相位時鐘信號S1m，并從而從可以輸出終端2004中取出所獲得的時鐘信號S2。用于控制選擇單元2003的抖動控制單元2002產(chǎn)生選擇信號SEL，以使得在輸出終端2004處獲得的時鐘信號S2的頻譜可以盡可能寬地擴展。
圖18是示出抖動控制單元2002的具體結(jié)構(gòu)范例的電路方框圖。如圖18所示，抖動控制單元2002包括構(gòu)成連環(huán)的八個D-型觸發(fā)器2031至2038，以及三個OR電路2041至2043。當輸出信號S0至S4的一個信號處于高電平時，就使得其它四個信號處于低電平，并且該高電平在時鐘信號CK的每個周期內(nèi)在這些信號之間遷移。
圖19是示出選擇單元2003的具體結(jié)構(gòu)范例的方框圖。該選擇單元2003包括五個開關(guān)電路2051至2055以及一個緩沖電路2056。在上述輸出信號S0至S4的同步中，從五個ΔT間隔的相位時鐘信號DC0至DC4中選擇一個，并且由緩沖電路2056產(chǎn)生和輸出已調(diào)制的時鐘信號。
圖20示出了上述時鐘信號發(fā)生器的運行波形范例。如圖20所示，在一個時間周期A中，按DC0、DC1、DC2、SC3、DC4的順序選擇時鐘信號，并且已調(diào)制的時鐘信號S2的周期變?yōu)門+ΔT。另一方面，在一個時間周期B中，按DC4、DC3、DC2、SC1、DC0的順序選擇時鐘信號，并且已調(diào)制的時鐘信號S2的周期變?yōu)門-ΔT。這里，″T″被定義為系統(tǒng)時鐘信號的頻率fCK的倒數(shù)，并且，在下文中，″T″用于相同的意義。因為在時間周期A和B中的運行是重復(fù)的，所以取消+ΔT和-ΔT以便調(diào)制周期Tmod(未示出)變?yōu)門mod＝8×T。根據(jù)上述時鐘信號發(fā)生器，可以輸出時鐘信號，在該時鐘信號中擴展在該頻譜上的峰值，并且可以通過運行采用該時鐘信號的電氣設(shè)備而減少EMI。
然而，在使用上述時鐘信號發(fā)生器時，存在如下所述的問題。參考圖21將解釋該問題。圖21示出了在上述時鐘信號發(fā)生器在運行中的問題。如圖21所示，當m相位時鐘信號S1m的邊沿(在圖21中示出的上升沿2101和下降沿2103)以及選擇信號SEL的邊沿彼此重疊，如圖19所示，提供于選擇單元2003中的開關(guān)電路2051至2055(在“0”和“1”之間的開關(guān))的運行出現(xiàn)故障，并且調(diào)制過的時鐘信號的波形變得惡化。也就是說，在如圖21所示的相應(yīng)于系統(tǒng)時鐘信號的一個周期的360度時鐘相位之中(用箭頭示出的范圍)，系統(tǒng)時鐘信號的時鐘相位的范圍被限制在通過從180度減去考慮預(yù)定間隔的范圍而獲得的范圍內(nèi)，那就是小于180度，其中系統(tǒng)時鐘信號實際上是可以變化的。
這里，參考圖22A至22C，將說明在調(diào)制周期和時鐘信號的譜烈度之間的關(guān)系。圖22A示出了當該時鐘信號未被調(diào)制時在譜烈度和頻率之間的關(guān)系。圖22B示出了當調(diào)制周期很短，也就是1/Tmod很大時，在譜烈度和頻率之間的關(guān)系。圖22C示出了當調(diào)制周期很長，也就是1/Tmod很小時，在譜烈度和頻率之間的關(guān)系。這里，″Tmod″表示調(diào)制周期并且″T″是系統(tǒng)時鐘信號的頻率fCK的倒數(shù)。
如圖22A所示，當該時鐘信號未被調(diào)制時，在f＝1/T的位置上觀察譜峰2201。如圖22A所示，在這樣的情況中，即為了頻譜擴展而調(diào)制時鐘信號以使得已調(diào)制的時鐘頻率可以變?yōu)門-ΔT和T+ΔT，期望峰值出現(xiàn)在頻率f＝1/(T+ΔT)和f＝1/(T-ΔT)處。然而，如圖22B所示，當調(diào)制周期很短，即1/Tmod＞Δf，幾乎所有在頻率f＝1/(T+ΔT)和f＝1/(T-ΔT)處的頻譜分量都集中在頻率f＝1/T的峰值2201上，并且從不發(fā)生功率分散。因為，根據(jù)傅里葉變換的特性，關(guān)于1/Tmod周期的波形變化，以1/Tmod的頻率間隔出現(xiàn)峰值。另一方面，如圖22C所示，當調(diào)制周期很長，即1/Tmod＜Δf時，頻率f＝1/(T+ΔT)和f＝1/(T-ΔT)的頻譜分量表現(xiàn)為峰值。也就是說，除頻率f＝1/T的峰值2201之外，峰值2217和峰值2215以1/Tmod的頻率間隔出現(xiàn)在頻率f＝1/(T+ΔT)和f＝1/(T-ΔT)之間。如圖22A和22B所示，由于功率分散，頻率f＝1/T的峰值的烈度與峰值2201的烈度相比變得更低，并且可以看出功率分散的發(fā)生。
考慮看到調(diào)制效果的條件，有必要讓峰值處的頻率間隔比1/T和1/(T/ΔT)之間的頻率間隔顯得更短。也就是說，要求保持以下表達式(1)。
1/Tmod＜ABS(1/T-1/(T±ΔT))≈ΔT/T2...(1)其中ABS(X)表示X的絕對值。
這里，給定多相時鐘信號的相位數(shù)目是N，通過以下表達式(2)表示調(diào)制周期Tmod。
Tmod＝2N×T...(2)由于有表達式(1)和(2)，可以引入以下的表達式(3)。
T/2＜N×ΔT...(3)這里，如圖17-19所示，如上所述需要在該電路中相應(yīng)于在相位可評價的范圍內(nèi)的N×ΔT，以及至少為180度的相位可評價范圍。

發(fā)明內(nèi)容
因此，鑒于上述論點，本發(fā)明的目的是提供能夠放松對已調(diào)制的時鐘信號的相位范圍的限制的一種相位選擇型頻率調(diào)制器和一種相位選擇型頻率合成器。
為了解決上述問題，根據(jù)本發(fā)明的一個方面的相位選擇型頻率調(diào)制器包括多相時鐘信號產(chǎn)生裝置，用于從各個信號中相互產(chǎn)生具有相位差的N相位時鐘信號；控制裝置，用于順序地激活第一組時鐘選擇信號中的一個，其中該時鐘選擇信號標明將從多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號中選擇出來的時鐘信號，第一組時鐘選擇信號相應(yīng)于N相位時鐘信號；邊沿出現(xiàn)時間調(diào)整裝置，用于調(diào)整從控制裝置輸出的第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以相應(yīng)于從多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號，輸出第二組時鐘選擇信號；以及已調(diào)制時鐘信號產(chǎn)生裝置，用于根據(jù)從邊沿出現(xiàn)時間調(diào)整裝置輸出的第二組時鐘選擇信號的激活狀態(tài)，從N相位時鐘信號中選擇一個時鐘信號，以輸出選擇時鐘信號作為已調(diào)制的時鐘信號。
進一步地，根據(jù)本發(fā)明的一個方面的相位選擇型頻率合成器包括控制裝置，用于順序地激活第一組時鐘選擇信號中的一個，其中該時鐘選擇信號標明將從多相時鐘信號產(chǎn)生裝置具有相位差的N相位時鐘信號中選擇出來的時鐘信號，第一組時鐘選擇信號相應(yīng)于N相位時鐘信號；邊沿出現(xiàn)時間調(diào)整裝置，用于調(diào)整從控制裝置輸出的第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以相應(yīng)于從多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號，輸出第二組時鐘選擇信號；以及已調(diào)制時鐘信號產(chǎn)生裝置，用于根據(jù)從邊沿出現(xiàn)時間調(diào)整裝置輸出的第二組時鐘選擇信號的激活狀態(tài)，從N相位時鐘信號中選擇一個時鐘信號，以輸出選擇時鐘信號作為已調(diào)制的時鐘信號；相位比較裝置，用于將參考時鐘信號的相位和通過已調(diào)制時鐘信號產(chǎn)生裝置選擇的時鐘信號的相位進行比較；以及多相時鐘信號產(chǎn)生裝置，用于基于相位比較裝置的比較結(jié)果產(chǎn)生N相位時鐘信號，并且輸出一個N相位時鐘信號作為已調(diào)制的時鐘信號。
根據(jù)本發(fā)明，因為可以放松對已調(diào)制時鐘信號的相位范圍的限制，所以EMI可以進一步地減少。


通過考慮以下詳細的說明以及相關(guān)附圖，本發(fā)明的優(yōu)點和特征將變得明確。在這些圖中，相同的附圖標記標明相同的組成部分。
圖1是示出根據(jù)本發(fā)明的第一實施例的相位選擇型頻率調(diào)制器的一種結(jié)構(gòu)的方框圖；圖2是示出根據(jù)本發(fā)明的第一實施例的相位選擇型頻率合成器的一種結(jié)構(gòu)的方框圖；圖3是示出如圖1所示的多相時鐘信號產(chǎn)生電路的一種結(jié)構(gòu)范例的方框圖；圖4是示出如圖2所示的多相VCO的結(jié)構(gòu)范例的方框圖；圖5示出了包括如圖1所示的已調(diào)制時鐘信號產(chǎn)生電路和邊沿出現(xiàn)時間調(diào)整電路的一種結(jié)構(gòu)范例；圖6示出了包括如圖2所示的十二相位調(diào)制的時鐘信號產(chǎn)生電路和邊沿出現(xiàn)時間調(diào)整電路的一種結(jié)構(gòu)范例；圖7A和7B示出了在圖5中的開關(guān)電路的結(jié)構(gòu)范例；圖8示出了如圖5或6所示的已調(diào)制時鐘信號產(chǎn)生電路和邊沿出現(xiàn)時間調(diào)整電路的變形范例；圖9是用于解釋已調(diào)制時鐘信號產(chǎn)生電路和邊沿出現(xiàn)實現(xiàn)調(diào)整電路的操作的流程圖；圖10是用于解釋已調(diào)制時鐘信號產(chǎn)生電路和邊沿出現(xiàn)實現(xiàn)調(diào)整電路的操作的流程圖；圖11是示出如圖1或2所示的控制電路的一種結(jié)構(gòu)范例；圖12示出了如圖11所示的上/下環(huán)形寄存器；圖13是示出如圖1或2所示的控制電路的另一個結(jié)構(gòu)范例的方框圖；圖14是示出如圖13所示的控制電路的運行的時間表；圖15是示出如圖11所示的三值的ΔX調(diào)制器的一種結(jié)構(gòu)的方框圖；圖16是示出根據(jù)本發(fā)明的第二實施例的相位選擇型頻率調(diào)制器的一種結(jié)構(gòu)的方框圖；圖17是示出傳統(tǒng)的時鐘信號發(fā)生器的一種結(jié)構(gòu)的方框圖；圖18是示出圖17中的抖動控制單元的一個結(jié)構(gòu)范例的方框圖；圖19是示出圖17中的選擇單元的一種結(jié)構(gòu)的方框圖；圖20是圖17中的時鐘信號發(fā)生器的運行波形圖；圖21是用于解釋由運行波形看來圖17中的時鐘信號發(fā)生器的問題的圖表；以及圖22是用于解釋由頻譜擴展看來圖17中的時鐘信號發(fā)生器的問題的圖表。
本發(fā)明的最佳實施方式在根據(jù)本發(fā)明的相位選擇型頻率調(diào)制器和相位選擇型頻率合成器中，為了產(chǎn)生已調(diào)制的時鐘信號，在該時鐘信號中放松對相位可評價范圍的限制以減少EMI，構(gòu)成一種電路以使得從N相位時鐘信號中選擇出來的一個時鐘信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，和用于選擇該時鐘信號的時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間可能具有時滯并且不會彼此重疊。
這里，在N相位時鐘信號的相位數(shù)″N″是等于或者大于四的整數(shù)的情況中，根據(jù)本發(fā)明的相位選擇型頻率調(diào)制器和相位選擇型頻率合成器將會產(chǎn)生效果。
更具體地說，當通過從N相位時鐘信號中選擇一個時鐘信號(稱為“第一時鐘信號”)來產(chǎn)生已調(diào)制的時鐘信號，并將該時鐘信號作為用于選擇第一時鐘信號的時鐘選擇信號時，其中N相位時鐘信號從1至N具有不同的相位，就會產(chǎn)生第二時鐘選擇信號，該信號具有基于另一個時鐘信號(稱為“第二時鐘信號邊沿”)調(diào)整的邊沿出現(xiàn)時間，其中的另一個時鐘信號具有與N相位時鐘信號中的第一時鐘信號不同的相位，并且由第一時鐘信號標明將其選擇出來。根據(jù)第二時鐘選擇信號的激活狀態(tài)(例如，高電平或低電平)，選擇N相位時鐘信號CK1至CKN之一，并將選擇的時鐘信號作為已調(diào)制的時鐘信號輸出。
借此，第一時鐘信號上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間和用于選擇第一時鐘信號的第二組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間可以任意地變換。
基于上述考慮，將參考以下圖說明根據(jù)本發(fā)明的實施例的相位選擇型頻率調(diào)制器。
圖1是示出根據(jù)本發(fā)明的第一實施例的相位選擇型頻率調(diào)制器的結(jié)構(gòu)的方框圖。如圖1所示，根據(jù)本發(fā)明第一實施例的相位選擇型頻率調(diào)制器100包括多相時鐘信號產(chǎn)生電路101，用于產(chǎn)生多相時鐘信號，已調(diào)制時鐘信號產(chǎn)生電路102，用于通過從多相時鐘信號中選擇一個時鐘信號來執(zhí)行調(diào)制操作，邊沿出現(xiàn)時間調(diào)整電路103，以及具有時鐘選擇信號產(chǎn)生電路105和用于控制的控制邏輯電路106的控制電路104。多相時鐘信號的相位數(shù)″N″是，例如，6、12等等。已調(diào)制時鐘信號產(chǎn)生電路102輸出選擇的時鐘信號SELCLK作為已調(diào)制的時鐘信號MCK。
圖2示出了采用圖1中的相位選擇型頻率調(diào)制器的相位選擇型頻率合成器的一種結(jié)構(gòu)。相位選擇型頻率合成器110調(diào)制輸入的參考時鐘信號(REFCLX)111，并將其作為已調(diào)制的時鐘信號120輸出。相位選擇型頻率合成器包括具有鑒相器(PD)112、電荷泵113，以及諸如低通濾波器(LPF)的環(huán)路濾波器114的相位比較電路115，以及多相(N相位)壓控振蕩器(VCO)116。此外，類似于圖1所示的，相位選擇型頻率合成器包括已調(diào)制時鐘信號產(chǎn)生電路102、邊沿出現(xiàn)時間調(diào)整電路103，以及具有時鐘選擇信號產(chǎn)生電路105以及控制邏輯電路106的控制電路104。由相位比較電路115控制已調(diào)制時鐘信號產(chǎn)生電路102的輸出，其中相位比較電路115將對由分頻器117反饋的時鐘信號的相位與參考時鐘信號(REFCLK)111的相位進行比較。時鐘信號CK1作為多相VCO116的一個輸出，被分頻器118分割，并且將已調(diào)制的時鐘信號120輸出，該已調(diào)制的時鐘信號120將頻率調(diào)制成期望值。
已調(diào)制時鐘信號產(chǎn)生電路102從多相VCO116輸出的N相位時鐘信號中選擇一個，并將其輸出作為選擇的時鐘信號SELCLK。在相位比較電路115中，通過對反饋信號和參考時鐘信號(REFCLK)111的相位進行比較和控制已調(diào)制時鐘信號產(chǎn)生電路102的輸出，基于作為多相VCO 116的一個輸出的時鐘信號CK1，產(chǎn)生已調(diào)制的時鐘信號120，該信號將頻率調(diào)制為期望值。
在上述結(jié)構(gòu)中，當在已調(diào)制時鐘信號產(chǎn)生電路102的選擇器中進行的選擇不變時，通過以下表達式表示該已調(diào)制的時鐘信號的頻率。
f0＝fREFCLK·M/N當在選擇器中的選擇發(fā)生改變時，例如，一次倒退一個，已調(diào)制的時鐘信號的頻率被控制為fmax＝f0·13/12。當在選擇器中的選擇向前發(fā)生改變時，例如，一次前進一個，已調(diào)制的時鐘信號的頻率被控制為fmin＝f0·11/12。通過將在選擇器中的選擇變換的方式進行混合，已調(diào)制的時鐘信號的頻率可以被控制為fmax和fmin之間的一個任意值。
通過根據(jù)頻率使用增量總和調(diào)制，控制在選擇器中的選擇變換的方式，就可能致使已調(diào)制的時鐘信號的頻率為由頻率數(shù)據(jù)設(shè)置的值。增量總和調(diào)制的順序可以為第一位、第二位或更高位。然而，在第二位比第一位的準確度高，并且同樣的情況出現(xiàn)在第三位或更高位中，雖然效果不那么與第二位的情況不同，但是電路按比例增大。因此，大約位于第二位是合乎需要的。
圖3示出了如圖1所示的多相時鐘信號產(chǎn)生電路101的結(jié)構(gòu)范例。如圖3所示的多相時鐘信號產(chǎn)生電路101具有三個差動放大器201至203和六個比較器211至216。三個差動放大器201至203構(gòu)成環(huán)形振蕩器。六個比較器211至216將差動放大器201至203的非反相輸出和反相輸出進行比較，其中的非反相輸出和反相輸出具有延遲，在比較器211至216中將它們轉(zhuǎn)換為六相的時鐘信號CK1至CK6。通過將差動放大器201至203的全部延遲時間設(shè)置為相等，六相時鐘信號CK1至CK6可以變成等相間隔。
圖4示出了如圖2所示的多相VCO的結(jié)構(gòu)范例。如圖4所示的多相VCO 116具有由六個差動放大器221至226和十二個比較器231至242構(gòu)成的環(huán)形振蕩器。通過差動放大器221至226的控制電壓，可以改變在各個差動放大器上的延遲時間，并且可以控制該頻率。進一步地，通過憑借使用用于正常和反相情況的兩個比較器，在每個差動放大器的輸出上執(zhí)行電平轉(zhuǎn)換，可以產(chǎn)生十二相位時鐘信號CLK1至CLK12。
圖5示出了包括如圖1所示的已調(diào)制時鐘信號產(chǎn)生電路102和邊沿出現(xiàn)時間調(diào)整電路103的結(jié)構(gòu)范例。如圖5所示，邊沿出現(xiàn)時間調(diào)整電路103包括觸發(fā)電路801至806，并且已調(diào)制時鐘信號產(chǎn)生電路102包括相應(yīng)于觸發(fā)電路801至806的開關(guān)電路811至816，和通常為其輸出而設(shè)的緩沖電路821。
對于觸發(fā)電路801至806的各個輸入終端，輸入相應(yīng)的第一組時鐘選擇信號SEL1至SEL6，并且，對于其時鐘信號終端，存在輸入的各個時鐘信號CK1至CK6，這些時鐘信號與根據(jù)第一組時鐘選擇信號SEL1至SEL6選擇的時鐘信號之間具有預(yù)定范圍內(nèi)的相位差。例如，將時鐘選擇信號SEL1輸入到觸發(fā)電路801的輸入終端，并且將時鐘信號CK5輸入到其時鐘信號終端。同樣地，將時鐘選擇信號SEL2輸入到觸發(fā)電路802的輸入終端，并且將時鐘信號CK6輸入到其時鐘信號終端。
借此，將輸入到觸發(fā)電路801至806的第一組時鐘選擇信號SEL1至SEL6鎖存，該鎖存與分別比分別由第一組時鐘選擇信號SEL1至SEL6選擇的時鐘信號CK1至CK6的各個相位超前T/3(120度)的時鐘信號同步，并且，為了控制相應(yīng)第一到第六開關(guān)電路811至816的ON/OFF，將鎖存的信號作為第二組時鐘選擇信號(開關(guān)控制信號)SSEL1至SSEL6輸出。
為了防止在第二組時鐘選擇信號SSEL1至SSEL6和借此選擇的各個時鐘信號的邊沿出現(xiàn)時間之間出現(xiàn)重疊，在這樣的情況中獲得最寬裕度，即在選擇的時鐘信號和用于將第一組時鐘選擇信號鎖存在觸發(fā)電路中的時鐘信號之間的相位差被設(shè)置為大約90度。圖5示出了例如相位差為120度的情況。
對于開關(guān)電路811至816的輸入端，輸入相應(yīng)的時鐘信號CK1至CK6，根據(jù)第二組時鐘選擇信號SSEL1至SSEL6執(zhí)行ON/OFF控制，并且將選擇的一個時鐘信號傳輸?shù)捷敵龆恕ｉ_關(guān)電路811至816的輸出端通常是相聯(lián)的，并且通過緩沖電路821將選擇的時鐘信號作為選擇的時鐘信號SELCLK輸出。
圖6示出了包括十二相位調(diào)制的時鐘信號產(chǎn)生電路102和邊沿出現(xiàn)時間調(diào)整電路103的一種結(jié)構(gòu)范例。因為邊沿出現(xiàn)時間調(diào)整電路103調(diào)整第二組時鐘選擇信號SSEL1至SSEL12的激活時間，在第二組時鐘選擇信號和選擇的各個時鐘信號之間，邊沿出現(xiàn)時間始終間隔固定，并且兩者的邊沿從不重疊。
在邊沿出現(xiàn)時間調(diào)整電路103中，第一組時鐘選擇信號SEL1至SEL12被鎖存，使其與各個與相應(yīng)的時鐘信號CK1至CK12之間具有預(yù)定相位差的時鐘信號同步，并且將其輸出作為邊沿已被調(diào)整的第二組時鐘選擇信號SSEL1至SSEL12。已調(diào)制時鐘信號產(chǎn)生電路102根據(jù)第二組時鐘選擇信號SSEL1至SSEL12選擇時鐘信號CK1至CK12中的一個，并將其作為選擇的時鐘信號SELCLK輸出。
圖7A和7B示出了在圖5中的已調(diào)制時鐘信號產(chǎn)生電路102之中的開關(guān)電路811的結(jié)構(gòu)范例。如圖7A所示的開關(guān)電路是一種CMOS電路的模擬開關(guān)，并且具有N溝道MOS晶體管903、P溝道MOS晶體管902和反相器901。對于N溝道MOS晶體管903的控制終端(柵極端子)，輸入一個第二組中的時鐘選擇信號(開關(guān)控制信號)，例如，圖5所示的時鐘選擇信號SSEL1。對于P溝道MOS晶體管902的柵極端子，輸入由反相器901反轉(zhuǎn)的時鐘選擇信號SSEL1。當時鐘選擇信號SSEL1設(shè)置為高電平時，模擬開關(guān)變得有傳導(dǎo)性，并且將輸入到模擬開關(guān)的時鐘信號CK1傳輸?shù)侥M開關(guān)的輸出終端OUT。
如圖7B所示的開關(guān)電路采用N溝道MOS晶體管904，并且將時鐘選擇信號SSEL1輸入到N溝道MOS晶體管的柵極端子。當?shù)诙r鐘選擇信號SSEL1處于高電平時，將輸入到開關(guān)電路的時鐘信號CK1傳輸?shù)介_關(guān)電路的輸出終端OUT。
順便提一下，可以與圖7A或7B示出的同樣的方式構(gòu)成開關(guān)電路812至816以及圖6中的開關(guān)電路。
圖8示出了如圖5或6所示的已調(diào)制時鐘信號產(chǎn)生電路和邊沿出現(xiàn)時間調(diào)整電路的變形范例。圖8所示結(jié)構(gòu)與圖5或6的差異在于，相應(yīng)于該開關(guān)電路1011的觸發(fā)電路的時鐘信號輸入終端，輸入與輸入到該相應(yīng)開關(guān)電路1011的時鐘信號一樣的時鐘信號CK1，以及差異在于，這里提供用于延遲該輸入到開關(guān)電路1011的時鐘信號CK1的延遲電路1002。事實上，提供如上所述的N電路。
在采用如圖8所示的結(jié)構(gòu)的情況下，同樣地將相對于時鐘信號CK1而由延遲電路1002延遲的時鐘信號輸入到開關(guān)電路1011，因此，時鐘信號可以被輸入到該開關(guān)電路1011中，其中的時鐘信號在邊沿出現(xiàn)時間方面與輸入到觸發(fā)電路1001的時鐘信號CK1不同。
參考圖9和10，將在圖9和10中說明上述已調(diào)制時鐘信號產(chǎn)生電路和邊沿出現(xiàn)時間調(diào)整電路的操作。在圖9和10中，示出了作為用于選擇圖5中的時鐘信號CK1至CK6中的一個作為真實的選擇信號的第一組時鐘選擇信號SEL1至SEL6、第二組時鐘選擇信號SSEL1至SSEL6的波形，例如，時鐘信號CK1至CK6和選擇的時鐘信號SELCLK。
在圖9中，在相位滯后方向上躍遷時鐘信號CK1至CK6。根據(jù)第二組時鐘選擇信號SSEL1至SSEL6，順序地選擇時鐘信號CK1至CK6中的一個。從而產(chǎn)生的選擇的時鐘信號SELCLK的周期變?yōu)門+ΔT。
第一組時鐘選擇信號SEL1至SEL6是與選擇的時鐘信號SELCLK同步的信號。因此，通過將第一組時鐘選擇信號SEL1至SEL6分別與其它預(yù)定時鐘信號同步進行鎖存，從而產(chǎn)生第二組時鐘選擇信號SSEL1至SSEL6。在如圖9所示的范例中，關(guān)于時鐘信號CK1，通過將第一時鐘選擇信號SEL1與時鐘信號CK5的上升沿同步進行鎖存，從而將第二時鐘選擇信號SSEL1改變?yōu)榈碗娖交蚋唠娖健＿M一步地，關(guān)于時鐘信號CK2，通過將第一選擇信號SEL2與時鐘信號CK6的上升沿同步進行鎖存，從而將第二時鐘選擇信號SSEL2改變?yōu)榈碗娖交蚋唠娖?。同樣地，即可產(chǎn)生第二組時鐘選擇信號SSEL3至SSEL6的其它信號。
這里，如在圖9中清楚地看到的那樣，時鐘信號的邊沿出現(xiàn)位置CK1和與時鐘信號CK5同步產(chǎn)生的第二時鐘選擇信號SSEL1始終處于固定間隔，并且邊沿出現(xiàn)時間從不重疊，其中時鐘信號CK5具有與時鐘信號CK1不同的相位(相位超前T/3，即，120度)。因此，對于通過時鐘信號CK1至CK6順序產(chǎn)生的選擇的時鐘信號SELCLK，該選擇的時鐘信號的波形從不惡化，因為即使周期T+ΔT延續(xù)非常長的時間，第二組時鐘選擇信號SSEL1至SSEL6的邊沿出現(xiàn)時間和分別選擇的時鐘信號CK1至CK6的邊沿出現(xiàn)時間也從不重疊。從而，存在這樣一種優(yōu)勢，即可以連續(xù)地產(chǎn)生相應(yīng)于CK1→C2→CK3→CK4→CK5→CK6→CK1...的選擇的時鐘信號。在圖9中，有這樣一個周期，在該周期中所有第二組時鐘選擇信號SSEL1至SSEL6都處于低電平，然而，在該周期內(nèi)，通過元件和電線的寄生電容，開關(guān)電路的輸出得以保持。
在圖10中，以及在圖9中，順序地從時鐘信號CK1至CK6中選擇出來一個時鐘信號。然而，問題在于在哪里產(chǎn)生的選擇的時鐘信號SELCLK的周期為T-ΔT方面是不同的。也就是說，在相位超前方向上躍遷時鐘信號CK1至CK6。例如，如在圖10中清楚地看到的那樣，時鐘信號CK1的邊沿出現(xiàn)時間和基于時鐘信號CK5產(chǎn)生的時鐘選擇信號SSEL1始終間隔固定，且邊沿出現(xiàn)時間從不重疊，其中時鐘信號CK5具有與時鐘信號CK1不同的相位(相位超前T/3，即120度)。
因此，關(guān)于基于時鐘信號CK1至CK6順序產(chǎn)生的選擇的時鐘信號SELCLK，盡管周期T-ΔT延續(xù)也不會有問題產(chǎn)生。從而，有這樣一種優(yōu)勢，即可以連續(xù)地產(chǎn)生分別相應(yīng)于CK1→C2→CK3→CK4→CK5→CK6→CK1...的選擇的時鐘信號SELCLK。雖然上述說明中說明的是六相的情況，但是它們同樣地運行在十二相位情況中。
圖11示出了用于給邊沿出現(xiàn)時間調(diào)整電路103提供時鐘選擇信號的控制電路104的一種結(jié)構(gòu)范例。如圖11所示，控制電路104包括具有頻率數(shù)據(jù)發(fā)生器601和三值的Δ∑調(diào)制器602的控制邏輯電路106，以及具有上/下環(huán)形寄存器603的時鐘選擇信號產(chǎn)生電路105。環(huán)形寄存器603使得狀態(tài)轉(zhuǎn)換與選擇的時鐘信號SECLK同步，以產(chǎn)生第一組時鐘選擇信號SEL1至SEL12。從頻率數(shù)據(jù)發(fā)生器601輸出的頻率數(shù)據(jù)FData被輸入到三值的Δ∑調(diào)制器602中，并被轉(zhuǎn)換為三值的控制信號CSG。上/下環(huán)形寄存器603使得選擇變換向前或向后，或者根據(jù)控制信號CSG保持它。請注意，在如圖1所示的相位選擇型頻率調(diào)制器中，周期數(shù)據(jù)發(fā)生器取代了頻率數(shù)據(jù)發(fā)生器。
圖12示出了如圖11所示的上/下環(huán)形寄存器603。該上/下環(huán)形寄存器603具有D-型觸發(fā)電路(D-FF)501至512和相應(yīng)于這些觸發(fā)電路501至512的選擇電路521至532。將觸發(fā)電路501至512的輸出端子分別連接至邊沿出現(xiàn)時間調(diào)整電路103中的第一組時鐘選擇信號SEL1至SEL12的輸入終端(見圖6)。
選擇電路521至532由三個輸入一個輸出的選擇器電路構(gòu)成，并由作為控制邏輯電路106的輸出的控制信號(選擇器信號)CSG控制(見圖11)。更具體地說，選擇電路521至532是用于根據(jù)控制信號CSG的三態(tài)輸出三個輸入端的一個的電路。另一方面，將觸發(fā)電路501至512與選擇的時鐘信號SECLK同步來鎖存選擇電路521至532的輸出，其中選擇的時鐘信號SECLK是從已調(diào)制時鐘信號產(chǎn)生電路輸出的，并將選擇電路521至532的輸出作為第一組時鐘選擇信號SEL1至SEL12。借此，處于高電平的信號在第一組時鐘選擇信號SEL1至SEL12之間躍遷。
圖13示出了控制電路104的另一個結(jié)構(gòu)范例。控制電路104包括具有上/下計數(shù)器401和解碼器402的時鐘選擇信號產(chǎn)生電路105，以及用于控制該時鐘選擇信號產(chǎn)生電路105的控制邏輯電路106。時鐘選擇信號產(chǎn)生電路105根據(jù)從控制邏輯電路106處提供的控制信號的值而輸出第一組時鐘選擇信號SEL1至SEL12。同時，時鐘選擇信號產(chǎn)生電路105根據(jù)從控制邏輯電路106處提供的控制信號的值將欲激活的時鐘選擇信號向前遷移一個或向后遷移一個，或者保持而不變化。
控制邏輯電路106輸出控制信號CSG，用于控制上/下計數(shù)器401。該上/下計數(shù)器401是一種當接收脈沖時，能夠一次增加或者減少一個計數(shù)器的值的計數(shù)器。該上/下計數(shù)器401與已調(diào)制的時鐘信號(脈沖信號)SELCLK同步操作，并且每當接收控制信號CSG時改變輸出計數(shù)器值CTV，從而使得1→2→3→4→…→11→12→1→2→…(向上)，或12→11→…→4→3→2→1→12→11→…(向下)。
上/下計數(shù)器401將相應(yīng)于“向上”、“向下”和“保持”三種操作中的一個的值，作為計數(shù)值CTV輸出到解碼器402。與計數(shù)值CTV一致，解碼器402激活第一組時鐘選擇信號SEL1至SEL12中處于高電平的一個。
圖14示出了如圖13所示的控制電路104的操作?？刂齐娐?04的操作在控制信號CSG的值表示“向上”的情況中和在控制信號CSG的值表示″向下″的情況中是不同的。在控制信號CSG的值表示″向上″的情況中，在第一組時鐘選擇信號SEL1至SEL12之中處于高電平的信號發(fā)生改變，以使得如由箭頭符號AR1所示的SE1→SEL2→SEL3→…。另一方面，在控制信號CSG的值表示″向下″的情況中，在第一組時鐘選擇信號SEL1至SEL12之中處于高電平的信號發(fā)生改變，以使得如由箭頭符號AR2所示的SEL4→SEL3→SEL2→…。
圖15示出了如圖11所示的三值的Δ∑調(diào)制器602的結(jié)構(gòu)。如圖15所示，該Δ∑調(diào)制電路具有二次結(jié)構(gòu)，并且具有第一至第四加法器701、702、704和705，延遲電路703和706以及三值的數(shù)字轉(zhuǎn)換器707。該三值的數(shù)字轉(zhuǎn)換器707輸出+Δ、0、-Δ中的一個作為響應(yīng)該輸入的控制信號CS。關(guān)于時鐘信號的選擇，當三值與“向后變換”、“保持”和“向前變換”相關(guān)時，已調(diào)制的時鐘信號的頻率分別被控制為f＝f0·13/12，f＝f0和f＝f0·11/12。
根據(jù)如圖15所示的結(jié)構(gòu)，通過將由以下表達式表示的值作為頻率數(shù)據(jù)FData輸入，可以將已調(diào)制的時鐘信號MCK的頻率控制為一個任意的頻率f1。
頻率數(shù)據(jù)＝Δ×(f1-f0)/(f0/12) ...(5)請注意，可以使用一比特Δ∑調(diào)制器代替如圖15所示的三值Δ∑調(diào)制器。在這種情況下，一比特與“向上躍遷”、“保持”和“向下躍遷”中的兩個有關(guān)。
從而，可以通過一種簡單的結(jié)構(gòu)實現(xiàn)頻率調(diào)制。進一步地，當電荷泵的脈沖寬度很大時，通常PLL輸出的抖動傾向于變得更大。另一方面，在已調(diào)制時鐘信號產(chǎn)生電路中，根據(jù)實施例1，可以通過使用選擇器精細地控制用于反饋的時鐘信號的相位，因此，存在減少抖動的優(yōu)勢。
根據(jù)上述本發(fā)明第一個實施例中的已調(diào)制的時鐘信號發(fā)生器，可以產(chǎn)生對相位可評價范圍不進行限制的已調(diào)制的時鐘信號，并且可以減少電子設(shè)備的EMI。
其次，請參考圖16了解根據(jù)發(fā)明的第二實施例的相位選擇型頻率調(diào)制器。如圖16所示，根據(jù)第二實施例的相位選擇型頻率調(diào)制器具有多相時鐘信號產(chǎn)生電路101、已調(diào)制時鐘信號產(chǎn)生電路102、邊沿出現(xiàn)時間調(diào)整電路103和控制電路104以及根據(jù)圖1所示的第一個實施例的相位選擇型頻率調(diào)制器。不同于如圖1所示的電路的地方在于PLL1205另外連接到已調(diào)制時鐘信號產(chǎn)生電路102的輸出。在該實施例中，已調(diào)制時鐘信號MCK由PLL 1205輸出。根據(jù)該實施例，從已調(diào)制的時鐘信號產(chǎn)生電路102輸出的選擇的時鐘信號SELCLK中發(fā)生的離散周期變化通過PLL 1205的環(huán)路濾波器進行濾波，因此，可以獲得頻率變化適度的已調(diào)制的時鐘信號。
工業(yè)實用性本發(fā)明可以被使用在將被用于執(zhí)行圖像數(shù)據(jù)的傳輸?shù)鹊鹊碾娮釉O(shè)備中的相位選擇型頻率調(diào)制器和相位選擇型頻率合成器。
權(quán)利要求
1.一種相位選擇型頻率調(diào)制器包括多相時鐘信號產(chǎn)生裝置，用于從各個信號中相互產(chǎn)生具有相位差的N相位時鐘信號；控制裝置，用于順序地激活第一組時鐘選擇信號中的一個，其中該時鐘選擇信號標明將從所述多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號中選擇出來的時鐘信號，所述第一組時鐘選擇信號相應(yīng)于N相位時鐘信號；邊沿出現(xiàn)時間調(diào)整裝置，用于調(diào)整從所述控制裝置輸出的第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以相應(yīng)于從所述多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號，輸出第二組時鐘選擇信號；以及已調(diào)制時鐘信號產(chǎn)生裝置，用于根據(jù)從所述邊沿出現(xiàn)時間調(diào)整裝置輸出的所述第二組時鐘選擇信號的激活狀態(tài)，從所述N相位時鐘信號中選擇一個時鐘信號，以輸出選擇時鐘信號作為已調(diào)制的時鐘信號。
2.一種相位選擇型頻率調(diào)制器包括多相時鐘信號產(chǎn)生裝置，用于從各個信號中相互產(chǎn)生具有相位差的N相位時鐘信號；控制裝置，用于順序地激活第一組時鐘選擇信號中的一個，其中該時鐘選擇信號標明將從所述多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號中選擇出來的時鐘信號，所述第一組時鐘選擇信號相應(yīng)于N相位時鐘信號；邊沿出現(xiàn)時間調(diào)整裝置，用于調(diào)整從所述控制裝置輸出的第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以相應(yīng)于從所述多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號，輸出第二組時鐘選擇信號；已調(diào)制時鐘信號產(chǎn)生裝置，用于根據(jù)從所述邊沿出現(xiàn)時間調(diào)整裝置輸出的所述第二組時鐘選擇信號的激活狀態(tài)，從所述N相位時鐘信號中選擇一個時鐘信號，以輸出選擇時鐘信號；以及PLL(鎖相環(huán))裝置，用于接收由所述已調(diào)制時鐘信號產(chǎn)生裝置選擇的時鐘信號和對在選擇的時鐘信號中的抖動進行濾波，以輸出已調(diào)制的時鐘信號。
3.根據(jù)權(quán)利要求1的相位選擇型頻率調(diào)制器，其中所述邊沿出現(xiàn)時間調(diào)整裝置調(diào)整第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以使得根據(jù)由所述選擇裝置激活的第一時鐘選擇信號選擇的時鐘信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間與所述第二組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間不會發(fā)生重疊。
4.根據(jù)權(quán)利要求2的相位選擇型頻率調(diào)制器，其中所述邊沿出現(xiàn)時間調(diào)整裝置調(diào)整第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以使得根據(jù)由所述選擇裝置激活的第一時鐘選擇信號選擇的時鐘信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間與所述第二組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間不會發(fā)生重疊。
5.一種相位選擇型頻率合成器包括控制裝置，用于順序地激活所述第一組時鐘選擇信號中的一個，其中該時鐘選擇信號標明將從多相時鐘信號產(chǎn)生裝置具有相位差的所述N相位時鐘信號中選擇出來的時鐘信號，第一組時鐘選擇信號相應(yīng)于N相位時鐘信號；邊沿出現(xiàn)時間調(diào)整裝置，用于調(diào)整從所述控制裝置輸出的第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以相應(yīng)于從多相時鐘信號產(chǎn)生裝置輸出的所述N相位時鐘信號，輸出第二組時鐘選擇信號；以及已調(diào)制時鐘信號產(chǎn)生裝置，用于根據(jù)從所述邊沿出現(xiàn)時間調(diào)整裝置輸出的所述第二組時鐘選擇信號的激活狀態(tài)，從所述N相位時鐘信號中選擇一個時鐘信號，以輸出選擇時鐘信號作為已調(diào)制的時鐘信號；相位比較裝置，用于將參考時鐘信號的相位和通過所述已調(diào)制時鐘信號產(chǎn)生裝置選擇的時鐘信號的相位進行比較；以及多相時鐘信號產(chǎn)生裝置，用于基于所述相位比較裝置的比較結(jié)果產(chǎn)生所述N相位時鐘信號，并且輸出一個所述N相位時鐘信號作為已調(diào)制的時鐘信號。
6.根據(jù)權(quán)利要求5的相位選擇型頻率合成器，還包括分割裝置，用于對由已調(diào)制時鐘信號產(chǎn)生裝置選擇的時鐘信號進行頻率分割，并且輸出經(jīng)過頻率分割的時鐘信號到所述相位比較裝置。
全文摘要
一種能夠放松對已調(diào)制的時鐘信號的相位范圍的限制的相位選擇型頻率調(diào)制器。該相位選擇型頻率調(diào)制器包括多相時鐘信號產(chǎn)生裝置101，用于從各個信號中相互產(chǎn)生具有相位差的N相位時鐘信號；控制裝置104，用于順序地激活第一組時鐘選擇信號中的一個，其中該時鐘選擇信號標明將從所述多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號中選擇出來的時鐘信號，所述第一組時鐘選擇信號相應(yīng)于N相位時鐘信號；邊沿出現(xiàn)時間調(diào)整裝置103，用于調(diào)整從所述控制裝置104輸出的第一組時鐘選擇信號的上升沿出現(xiàn)時間和/或下降沿出現(xiàn)時間，以相應(yīng)于從所述多相時鐘信號產(chǎn)生裝置輸出的N相位時鐘信號，輸出第二組時鐘選擇信號；以及已調(diào)制時鐘信號產(chǎn)生裝置102，用于根據(jù)從所述邊沿出現(xiàn)時間調(diào)整裝置103輸出的所述第二組時鐘選擇信號的激活狀態(tài)，從所述N相位時鐘信號中選擇一個時鐘信號，以輸出選擇時鐘信號作為已調(diào)制的時鐘信號MCK。
文檔編號G06F1/04GK1720493SQ20038010502
公開日2006年1月11日 申請日期2003年12月8日 優(yōu)先權(quán)日2002年12月6日
發(fā)明者小沢誠一, 岡村淳一 申請人:哉英電子股份有限公司