專利名稱：一種改進(jìn)bios執(zhí)行的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種執(zhí)行基本輸入輸出系統(tǒng)(BIOS)的方法，其主要是一種將基本輸入輸出系統(tǒng)(BIOS)直接加載中央處理器(CPU)后，再透過中央處理器(CPU)執(zhí)行，通過中央處理器(CPU)的特性，使自我檢測的速度能比現(xiàn)有的執(zhí)行BIOS系統(tǒng)的方法更為快速，具體的講是一種改進(jìn)BIOS執(zhí)行的方法。
背景技術(shù)：
如圖1、圖2所示，一般計算機(jī)系統(tǒng)在開機(jī)時，主要先將電源開啟，而在電源啟動時，儲存于只讀存儲器(ROM)的系統(tǒng)BIOS程序會被加載中，在個人計算機(jī)系統(tǒng)中，BIOS程序在只讀存儲器中地址是固定的，通常系統(tǒng)中最基本的1兆M Bytes的最后64KB的區(qū)域(由F0000h到FFFFFh)便是用來放置BIOS程序，再通過中央處理器(CPU)到系統(tǒng)只讀存儲器(ROM)特定地址中找尋系統(tǒng)的BIOS程序，并將特定地址上的指令，依序加載其中的高速緩存(Cache Memory)中，再執(zhí)行指定地址上的程序，以進(jìn)行自我測試的工作，而對中央處理器(CPU)、北橋芯片、南橋芯片以及主機(jī)板上的輸入/輸出埠....等硬件裝置，或執(zhí)行其它設(shè)備的BIOS程序(例如內(nèi)存、顯示卡...等等)依序作檢查，如有任一硬件裝置有嚴(yán)重的錯誤發(fā)生，即會發(fā)出錯誤的訊息，使維護(hù)人員得知有錯誤發(fā)生，而由所發(fā)出的錯誤訊息，得知何處需要進(jìn)行維修，當(dāng)系統(tǒng)BIOS程序完成硬件的檢查及完成初步的設(shè)定后，系統(tǒng)BIOS程序會啟動操作系統(tǒng)(Operate System)，使操作系統(tǒng)開始執(zhí)行應(yīng)用程序(A.P)。
一般使用奇偶校驗(Parity check)的方式偵錯時，由于僅使用了額外的1個位(bit)來紀(jì)錄目前資料的奇偶(parity)狀態(tài)(簡單的說，資料中包含了偶數(shù)個1時，則此bit為0，而包含奇數(shù)個1時，則將bit設(shè)為1)，這種方式只能偵測到資料中發(fā)生了一個bit的錯誤，但是對于兩個以上的錯誤，利用此方法則無法正確地偵測。因此為了偵測2個bit以上的錯誤，必須在parity check外提出另一套偵測(Detect)與校正資料錯誤的方式。糾錯電路(ECCerror correcting circuit)的設(shè)計概念便以此為準(zhǔn)，用以偵測資料中的多個錯誤，而且可用于校正單一個位(bit)的錯誤。而ECC偵測所采用的算法，可以利用一組資料中特定的位，加以解釋出所需的偵錯信息，并且利用這些偵錯信息來發(fā)現(xiàn)與解決資料中的錯誤，就像parity check中，我們也同樣需要1個位來維持資料的奇偶parity特性。ECC所需要的偵測資料量較大，通常32位需要7個位來偵錯，而64位的資料則需要8位偵錯資料。
因此，當(dāng)以ECC方式進(jìn)行偵錯時，會因內(nèi)存的空間有限，而使在傳輸上的速度變慢，造成BIOS程序的執(zhí)行上，也隨之無法加快，造成開機(jī)的速度非常緩慢。

發(fā)明內(nèi)容
鑒于上述傳統(tǒng)的方式所存在的一些缺陷，以及中央處理器及其高速緩存的容量愈來愈大、愈來愈快，本發(fā)明提供一種改進(jìn)BIOS執(zhí)行的方法。
本發(fā)明的目的，在于提供一種改進(jìn)BIOS執(zhí)行的方法，該方法主要將基本輸入輸出系統(tǒng)(BIOS)直接加載中央處理器(CPU)的高速緩存(Cache)后，中央處理器(CPU)會直接到其中的高速緩存(Cache)執(zhí)行指定的地址的指令，進(jìn)行自我測試的工作，而對相關(guān)的硬件裝置作檢查，如此一來，即可通過中央處理器及其高速緩存的特性，令BIOS程序執(zhí)行速度可比現(xiàn)有的通過只讀存儲器進(jìn)行更快。
為達(dá)到上述目的，本發(fā)明的技術(shù)方案為一種改進(jìn)BIOS執(zhí)行的方法，其包括有一只讀存儲器，其是用來儲存基本輸入輸出系統(tǒng)程序；一中央處理器(CPU)，其包括有執(zhí)行單元、運(yùn)算單元及高速緩存，且該中央處理器并指定一區(qū)域，以供基本輸入輸出系統(tǒng)程序放置。
當(dāng)電源啟動時，中央處理器(CPU)可到只讀存儲器中讀取基本輸入輸出系統(tǒng)程序，再儲存至指定的區(qū)域中，并將該區(qū)域各地址上的指令，依序加載其中的高速緩存中，并經(jīng)運(yùn)算單元加以運(yùn)算處理后，通過執(zhí)行單元依序執(zhí)行所讀取的指令，進(jìn)行自我測試的工作。
為能使對本發(fā)明作更進(jìn)一步的認(rèn)識與了解，特配合附圖，對本發(fā)明舉例詳細(xì)說明如下


圖1為現(xiàn)有方法的裝置方塊圖；圖2為現(xiàn)有方法的流程示意圖；圖3為本發(fā)明的裝置方塊圖；圖4為本發(fā)明的流程示意圖；圖5為本發(fā)明中央處理器(CPU)指定地址表。
主要組件的圖號說明內(nèi)存(ROM) 10中央處理器(CPU)20
控制單元 21運(yùn)算單元 22中央處理器的高速緩存(CPU Cache) 2具體實施方式
本發(fā)明是一種執(zhí)行BIOS系統(tǒng)的方法，如圖3、圖4所示，該系統(tǒng)中包括有一儲存BIOS程序的內(nèi)存(ROM)，于本實施例為只讀存儲器(ROM)10及中央處理器(CPU)20，該中央處理器(CPU)20是由控制單元21、運(yùn)算單元22及高速緩存23三大單元組成，而且因為目前的中央處理器(CPU)不但運(yùn)算能力愈來愈快，且其高速緩存23儲存的能力也愈來愈大，因此，本發(fā)明在中央處理器的高速緩存(CPU Cache)23中指定一特定區(qū)域，以供BIOS程序放置(如圖5所示)。
令電源啟動時，中央處理器(CPU)20可透過總線到只讀存儲器(ROM)10中找尋系統(tǒng)的BIOS程序，并讀取該BIOS程序，再儲存于上述指定的區(qū)域中，并將該區(qū)域各地址上的指令，依序加載其中的高速緩存23中，并經(jīng)運(yùn)算單元22加以運(yùn)算處理后，透過控制單元21依序執(zhí)行所讀取的指令，進(jìn)行自我測試的工作，而對中央處理器(CPU)、北橋芯片、南橋芯片以及主機(jī)板上的輸入/輸出埠(Input/Output Port)...等硬件裝置，或執(zhí)行其它設(shè)備的BIOS程序(例如內(nèi)存、顯示卡...等等)依序作檢查，如有任一硬件裝置有嚴(yán)重的錯誤發(fā)生，即會發(fā)出錯誤的訊息，使維護(hù)人員得知有錯誤發(fā)生，而由所發(fā)出的錯誤訊息，得知何處需要進(jìn)行維修，當(dāng)系統(tǒng)BIOS完成硬件的檢查及完成初步的設(shè)定后，系統(tǒng)BIOS會啟動操作系統(tǒng)，使操作系統(tǒng)開始執(zhí)行工作，如此一來，即可通過中央處理器(CPU)20的特性，令BIOS程序進(jìn)行偵錯時，速度不會減慢。
綜上所述，本發(fā)明的系統(tǒng)，不但可改良現(xiàn)有技術(shù)的各種缺點，且在使用上能增進(jìn)功效，適用于實際操作。
以上雖以實施例說明本發(fā)明，但不因此限定本發(fā)明的范圍。
權(quán)利要求
1.一種改進(jìn)基本輸入輸出系統(tǒng)執(zhí)行的方法，其包括有一只讀存儲器，其是用來儲存基本輸入輸出系統(tǒng)程序；一中央處理器，其包括有執(zhí)行單元、運(yùn)算單元及高速緩存，且該中央處理器并指定一區(qū)域，以供基本輸入輸出系統(tǒng)程序放置；當(dāng)電源啟動時，中央處理器可到只讀存儲器中讀取基本輸入輸出系統(tǒng)程序，再儲存至指定的區(qū)域中，并將該區(qū)域各地址上的指令，依序加載其中的高速緩存中，并經(jīng)運(yùn)算單元加以運(yùn)算處理后，通過執(zhí)行單元依序執(zhí)行所讀取的指令，進(jìn)行自我測試的工作。
全文摘要
一種執(zhí)行基本輸入輸出系統(tǒng)(BIOS)的方法，該方法主要是將基本輸入輸出系統(tǒng)(BIOS)程序直接加載中央處理器及其高速緩存(CPU Cache)指定的地址中，令中央處理器(CPU)在執(zhí)行時，不需透過至只讀存儲器(ROM)接受執(zhí)行的指令，直接由其中讀取相關(guān)指令，進(jìn)行自我測試的工作，如此一來，即可通過中央處理器及中央處理器中的高速緩存的特性，令BIOS程序的執(zhí)行速度可比現(xiàn)有技術(shù)中通過只讀存儲器(ROM)來進(jìn)行存取的方法更為快速。
文檔編號G06F11/34GK1595372SQ0315690
公開日2005年3月16日 申請日期2003年9月12日 優(yōu)先權(quán)日2003年9月12日
發(fā)明者翁嘉聯(lián) 申請人:翁嘉聯(lián)