專(zhuān)利名稱(chēng)：半導(dǎo)體電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)裝具有動(dòng)作頻率切換功能的集成電路單元的半導(dǎo)體電路裝置。
背景技術(shù)：
在定時(shí)器、噪聲消除器、SIO及UART等半導(dǎo)體電路裝置中，具有切換動(dòng)作處理頻率(分辨率)的功能。用圖13說(shuō)明具有切換動(dòng)作處理頻率功能的半導(dǎo)體電路裝置。
將利用分頻器131分頻的信號(hào)DVCK、以及對(duì)從半導(dǎo)體芯片外部輸入的事件信號(hào)EXCK等用數(shù)字噪聲消除器132進(jìn)行了噪聲消除的信號(hào)用多路選通器133進(jìn)行選擇，用作為需要進(jìn)行動(dòng)作頻率切換的集成電路單元135的源時(shí)鐘MCK。
如圖14所示的例子，是選擇源時(shí)鐘SCK的1/4作為集成電路單元135的動(dòng)作頻率時(shí)的動(dòng)作時(shí)序圖。用分頻器131分頻成為源時(shí)鐘SCK的1/4的信號(hào)，利用多路選通器133被選擇作為集成電路單元135的源時(shí)鐘MCK。集成電路單元135每隔時(shí)鐘MCK的1個(gè)周期進(jìn)行1次動(dòng)作(ACT)。
以往技術(shù)的問(wèn)題是，需要同步仲裁單元，包括對(duì)與分頻器131及多路選通器133等的源時(shí)鐘SCK同頻的單元和與源時(shí)鐘MCK同步的集成電路單元135的接口進(jìn)行同步仲裁的單元134、以及對(duì)與相對(duì)于源時(shí)鐘SCK不同步的時(shí)鐘ACK同步的單元和集成電路單元135的接口進(jìn)行同步仲裁的單元136。
即存在的問(wèn)題是，相對(duì)于信號(hào)SCK及信號(hào)ACK的響應(yīng)時(shí)間取決于信號(hào)MCK的頻率。另外，由于對(duì)信號(hào)MCK有可能載有毛刺，因此還有一個(gè)問(wèn)題是，在集成電路單元135的處理動(dòng)作中不能切換動(dòng)作頻率(集成電路單元135的源時(shí)鐘MCK)，使用上有限制。
如上所述，存在的問(wèn)題的，為了對(duì)輸入分頻器的時(shí)鐘信號(hào)與輸入集成電路單元的時(shí)鐘信號(hào)進(jìn)行同步仲裁，必須有同步仲裁單元。
本發(fā)明的目的在于提供不需要對(duì)與分頻器131及多路選通器133等的源時(shí)鐘SCK同步的單元和以不同于源時(shí)鐘SCK的頻率動(dòng)作的集成電路單元的接口進(jìn)行同步仲裁的半導(dǎo)體電路裝置。

發(fā)明內(nèi)容
本發(fā)明為達(dá)到上述目的，采用如下的構(gòu)成。
(1)本發(fā)明一個(gè)例子的半導(dǎo)體電路裝置，包括對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)并輸出計(jì)數(shù)值的同步分頻器，將該同步分頻器輸出的計(jì)數(shù)值的各位信號(hào)輸入、并根據(jù)選擇器信號(hào)輸出某1位的先行進(jìn)位讀信號(hào)作為動(dòng)作處理有效狀態(tài)信號(hào)的選擇器電路，以及將輸入到所述同步分頻的時(shí)鐘信號(hào)用作源時(shí)鐘、利用所述動(dòng)作處理有效狀態(tài)信號(hào)切換動(dòng)作頻率的集成電路單元。
(2)本發(fā)明一個(gè)例子的半導(dǎo)體電路裝置，包括對(duì)輸入的時(shí)鐘進(jìn)行計(jì)數(shù)并輸出計(jì)數(shù)值的同步分頻器，將用該分頻器的計(jì)數(shù)值與設(shè)定的值進(jìn)行比較、并根據(jù)選擇器信號(hào)輸出比較結(jié)果作為動(dòng)作處理有效狀態(tài)信號(hào)輸出的選擇器電路，以及將輸入到所述同步分頻器的時(shí)鐘信號(hào)用作源時(shí)鐘、利用所述動(dòng)作處理有效狀態(tài)信號(hào)切換動(dòng)作頻率的集成電路單元。


圖1表示第1實(shí)施形態(tài)有關(guān)的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。
圖2表示選擇源時(shí)鐘SCK的1/4作為集成電路部分30的動(dòng)作頻率時(shí)的動(dòng)作時(shí)序圖。
圖3表示第1實(shí)施形態(tài)有關(guān)的噪聲消除器的簡(jiǎn)單構(gòu)成方框圖。
圖4表示圖3所示的噪聲消除器的動(dòng)作時(shí)序圖。
圖5表示以往的噪聲消除器的簡(jiǎn)要構(gòu)成方框圖。
圖6表示圖5所示的噪聲消除器的動(dòng)作時(shí)序圖。
圖7表示第2實(shí)施形態(tài)有關(guān)的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。
圖8表示第3實(shí)施形態(tài)有關(guān)的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。
圖9表示第4實(shí)施形態(tài)有關(guān)的定時(shí)器的簡(jiǎn)要構(gòu)成方框圖。
圖10表示圖9所示的定時(shí)器的動(dòng)作時(shí)序圖。
圖11表示以往的定時(shí)器的簡(jiǎn)要構(gòu)成方框圖。
圖12表示圖11所示的定時(shí)器的動(dòng)作時(shí)序圖。
圖13表示以往的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。
圖14表示選擇源時(shí)鐘SCK的1/4作為集成電路電路部分135的動(dòng)作頻率時(shí)的動(dòng)作時(shí)序圖。
標(biāo)號(hào)說(shuō)明11…同步分頻器20…選擇器電路20.70…動(dòng)作頻率選擇器21…第1與門(mén)電路22…第2與門(mén)電路23…多路選通器30…集成電路部分31…接口同步仲裁單元40…4位移位寄存器41…寄存器42…動(dòng)作頻率選擇電路43…觸發(fā)器50…采樣電路具體實(shí)施方式
下面參照

本發(fā)明的實(shí)施形態(tài)。
(第1實(shí)施形態(tài))圖1表示本發(fā)明第1實(shí)施形態(tài)有關(guān)的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。
輸入的源時(shí)鐘信號(hào)SCK輸入到同步分頻器11、集成電路單元30及接口同步仲裁單元31。
同步分頻器11對(duì)輸入的源時(shí)鐘SCK的上升沿進(jìn)行計(jì)數(shù)。計(jì)數(shù)值形成3位數(shù)字?jǐn)?shù)值，其各位信號(hào)并行輸出。若同步分頻器11對(duì)8個(gè)上升沿進(jìn)行計(jì)數(shù)，則計(jì)數(shù)值復(fù)位。
計(jì)數(shù)值的各位信號(hào)輸入到選擇器電路20。計(jì)數(shù)值的第1位信號(hào)DVCK
輸入到選擇器電路20內(nèi)的多路選通器23、第1與門(mén)電路21及第2與門(mén)電路22。計(jì)數(shù)值的第2位信號(hào)輸入到第1與門(mén)電路21及22的輸出信號(hào)&DVCK[1:0]及&DVCK[2:0]輸入到多路選通器23。另外，對(duì)選擇器電路20始終輸入有效的信號(hào)“1”。
信號(hào)DVCK
、&DVCK[1:0]及&DVCK[2:0]是計(jì)數(shù)值各位在進(jìn)位前為有效的先行進(jìn)位讀信號(hào)。
輸入到多路選通器的計(jì)數(shù)值第1位的先行進(jìn)位讀信號(hào)DVCK
，是每隔源時(shí)鐘SCK的2個(gè)周期，其源時(shí)鐘SCK的1個(gè)周期部分為有效。計(jì)數(shù)值第2位的先行進(jìn)位讀信號(hào)&DVCK[1:0]，是每隔源時(shí)鐘的4個(gè)周期，其源時(shí)鐘SCK的1個(gè)周期部分為有效。計(jì)數(shù)值第3位的先行進(jìn)位讀信號(hào)&DVCK[2:0]，是每隔時(shí)鐘SCK的8個(gè)周期，其源時(shí)鐘SCK的1個(gè)周期部分為有效。
對(duì)多路選通器23輸入頻率選擇編碼信號(hào)RSNSEL。多路選通器23根據(jù)頻率選擇編碼信號(hào)RSNSEL，將信號(hào)DVCK
、&DVCK[1:0]及&DVCK[2:0]的某1個(gè)作為動(dòng)作處理有效狀態(tài)信號(hào)RSN輸出。
下面說(shuō)明的是輸入選擇源時(shí)鐘的1/4頻率的選擇信號(hào)RSNSEL[1:0]的情況。圖2表示將源時(shí)鐘SCK的1個(gè)周期作為1個(gè)狀態(tài)、選擇源時(shí)鐘SCK的1/4作為集成電路單元30的動(dòng)作頻率時(shí)的動(dòng)作時(shí)序圖。從選擇器電路20輸出的動(dòng)作處理有效狀態(tài)信號(hào)RSN在源時(shí)鐘的4個(gè)周期中僅有1個(gè)周期為有效。
多路選通器23利用選擇信號(hào)RSNSEL[1:0]，將來(lái)自第1與門(mén)電路21的信號(hào)&DVCK[1:0]作為動(dòng)作處理有效狀態(tài)信號(hào)RSN(Resolution)供給需要切換動(dòng)作頻率的集成電路單元30。
集成電路單元30雖然基本上以源時(shí)鐘SCK的周期進(jìn)行動(dòng)作處理，但必須以源時(shí)鐘SCK的頻率的1/4動(dòng)作的單元?jiǎng)t根據(jù)信號(hào)RSN為有效的狀態(tài)信號(hào)進(jìn)行動(dòng)作處理。
對(duì)ACK-SCK接口同步仲裁單元31輸入相對(duì)于源時(shí)鐘信號(hào)SCK為非同步的時(shí)鐘信號(hào)ACK及源時(shí)鐘信號(hào)SCK。接口同步仲裁單元31對(duì)時(shí)鐘信號(hào)ACK與源時(shí)鐘信號(hào)SCK進(jìn)行同步仲裁。
下面用集成電路單元的具體例子，說(shuō)明利用信號(hào)RSN進(jìn)行的動(dòng)作。圖3表示集成電路單元30的例子。圖3所示的集成電路單元是將采樣次數(shù)取為4次并利用信號(hào)RSN切換采樣周期的噪聲消除器。另外，圖4表示該噪聲消除器的動(dòng)作時(shí)序圖。
對(duì)噪聲消除器輸入外部信號(hào)NCIN、源時(shí)鐘SCK及動(dòng)作處理有效狀態(tài)信號(hào)RSN。
帶動(dòng)作頻率選擇的4位移位寄存器40是由4個(gè)寄存器41(41a、41b、41c、41d)進(jìn)行位串行連接而構(gòu)成。各寄存器41由動(dòng)作頻率選擇電路42及D觸發(fā)器(F/F)43構(gòu)成。4位移位寄存器40在動(dòng)作處理有效狀態(tài)信號(hào)RSN為“High”的有效狀態(tài)時(shí)，使外部信號(hào)NCIN的信號(hào)逐位進(jìn)行移位。
具體來(lái)說(shuō)，在動(dòng)作處理有效狀態(tài)信號(hào)RSN為有效時(shí)，寄存器41內(nèi)的動(dòng)作頻率選擇電路42將外部輸入信號(hào)NCIN或前級(jí)寄存器41的觸發(fā)器43輸出的信號(hào)傳送至同一寄存器41內(nèi)的觸發(fā)器43。另外，在動(dòng)作處理有效狀態(tài)信號(hào)RSN為無(wú)效時(shí)，動(dòng)作頻率選擇電路42將同一寄存器41內(nèi)的觸發(fā)器43輸出的信號(hào)照原樣輸出給同一觸發(fā)器43。即，動(dòng)作頻率選擇電路42根據(jù)動(dòng)作處理有效狀態(tài)信號(hào)RSN，將輸出給觸發(fā)器43的信號(hào)進(jìn)行切換。
觸發(fā)器43根據(jù)源時(shí)鐘SCK動(dòng)作。但是，能夠輸入外部輸入信號(hào)NCIN或來(lái)自前級(jí)寄存器的信號(hào)，這僅僅在動(dòng)作處理有效狀態(tài)信號(hào)RSN為有效時(shí)才可能實(shí)現(xiàn)。因而，4位移位寄存器40與根據(jù)動(dòng)作處理有效狀態(tài)信號(hào)RSN的輸入周期動(dòng)作是相同的。
該4位移位寄存器40與以往的噪聲消除器的電路構(gòu)成是不相同的，而這以后的采樣電路50的構(gòu)成與以往的噪聲消除器相同。采樣電路50由門(mén)電路51、52、53及D觸發(fā)器構(gòu)成。
僅在輸入到4位移位寄存器40的各寄存器41的信號(hào)全為“0”時(shí)，由采樣電路50輸出的噪聲消除后的信號(hào)NCOUT為“0”。結(jié)果，檢測(cè)出外部輸入信號(hào)NCIN的低電平。
另外，僅在4位移位寄存器40的各寄存器41寄存的值全為“1”時(shí)，由采樣電路50輸出的的噪聲消除后的信號(hào)NCOUT為“1”。結(jié)果，檢測(cè)出外部輸入信號(hào)NCIN為高電平。
在4位移位寄存器40的各寄存器41寄存的值為全是“0”或全是“1”以外的狀態(tài)下，保持在這之前的噪聲消除后的信號(hào)NCOUT的值輸出。
通過(guò)這樣，由于集成電路單元30與源時(shí)鐘SCK同步，因此不需要對(duì)與源時(shí)鐘SCK同步的集成電路單元和集成電路單元30的接口進(jìn)行同步仲裁的電路部分。還能夠在集成電路部分30的處理動(dòng)作執(zhí)行中切換動(dòng)作頻率。
另外，在對(duì)與相對(duì)于源時(shí)鐘SCK為非同步時(shí)鐘ACK同步的集成電路單元和集成電路單元31的接口進(jìn)行同步仲裁時(shí)，由于在單元51取得相對(duì)于源時(shí)鐘SCK的同步。因此響應(yīng)時(shí)間僅取決于源時(shí)鐘SCK的頻率，為一定值，不受所選擇的動(dòng)作頻率的影響，特別是與來(lái)自處理器的指令的響應(yīng)為一定，這是很大的優(yōu)點(diǎn)。
圖5表示以往的噪聲消除器的方框圖。另外，圖6表示該噪聲消除器的動(dòng)作時(shí)序圖。如圖5所示，4位移位寄存器60是由D觸發(fā)器61進(jìn)行4位串行連接而構(gòu)成。
如圖6所示，由于源時(shí)鐘SCK與將源時(shí)鐘SCK分頻的時(shí)鐘MCK產(chǎn)生時(shí)間上的偏移，因此必須進(jìn)行同步仲裁，噪聲消除的結(jié)果即信號(hào)NCOUT的響應(yīng)取決于時(shí)鐘信號(hào)MCK。
(第2實(shí)施形態(tài))在本實(shí)施形態(tài)中所示的是選擇器電路的例子。由于選擇器電路以外的構(gòu)成與第1實(shí)施形態(tài)說(shuō)明的單片微機(jī)相同，因此僅圖示了選擇器電路及同步分頻器進(jìn)行說(shuō)明。
圖7表示本發(fā)明第2實(shí)施形態(tài)有關(guān)的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。
同步分頻器11的計(jì)數(shù)值輸入到選擇器電路70內(nèi)的第1、第2及第3計(jì)數(shù)值檢測(cè)電路71、72及73。從第1計(jì)數(shù)值檢測(cè)電路71輸出的信號(hào)在計(jì)數(shù)值為3(DVCK[2:0]＝2)時(shí)為有效。因而，從第1計(jì)數(shù)值檢測(cè)電路71輸出的信號(hào)為有效的頻率是源時(shí)鐘SCK的1/3頻率。另外，從第2計(jì)數(shù)值檢測(cè)電路72輸出的信號(hào)在計(jì)數(shù)值為5(DVCK[2:0]＝4)時(shí)為有效。因而，從第2計(jì)數(shù)值檢測(cè)電路72輸出的信號(hào)為有效的頻率是源時(shí)鐘SCK的1/5頻率。再有，從第3計(jì)數(shù)值檢測(cè)電路73輸出的信號(hào)在計(jì)數(shù)值為7(DVCK[2:0]＝6)時(shí)為有效。因而，從第3計(jì)數(shù)值檢測(cè)電路73輸出的信號(hào)為有效的頻率是源時(shí)鐘SCK的1/7頻率。
各計(jì)數(shù)值檢測(cè)電路71、72及73的信號(hào)輸入到多路選通器23。多路選通器23根據(jù)選擇信號(hào)RSNSEL，將計(jì)數(shù)值檢測(cè)電路71、72及73的輸出信號(hào)的某一個(gè)信號(hào)作為動(dòng)作處理有效狀態(tài)信號(hào)RSN輸出。
動(dòng)作處理有效狀態(tài)信號(hào)RSN(Resolution)供給需要切換動(dòng)作頻率的集成電路單元30及同步分頻器11。同步分頻器11一旦輸入動(dòng)作處理有效狀態(tài)信號(hào)RSN，則將計(jì)數(shù)值清零。
在本實(shí)施形態(tài)中，作為動(dòng)作頻率還能夠選擇源時(shí)鐘的1/5等2的階乘以外的整數(shù)分頻作為動(dòng)作頻率。
(第3實(shí)施形態(tài))在本實(shí)施形態(tài)中，說(shuō)明的是再對(duì)第1及第2實(shí)施形態(tài)所示的動(dòng)作頻率選擇器電路20及70供給信號(hào)的例子。力8表示本發(fā)明第3實(shí)施形態(tài)有關(guān)的單片微機(jī)的簡(jiǎn)要構(gòu)成方框圖。另外，本實(shí)施形態(tài)的單片微機(jī)的構(gòu)成由于與圖2所示的單片微機(jī)的構(gòu)成相同，因此所示僅為主要部分。
如圖8所示，包括輸入了事件信號(hào)EXIN及源時(shí)鐘SCK的噪聲消除器81、以及將來(lái)自噪聲消除器81的信號(hào)EXCK及源時(shí)鐘SCK輸入的邊緣檢測(cè)器82。
事件信號(hào)EXIN是外部端子輸入等的來(lái)自集成電路單元外部的信號(hào)。噪聲消除器81與源時(shí)鐘SCK同步，消除事件信號(hào)EXIN的噪聲。利用噪聲消除器81消除了噪聲的信號(hào)EXCK，利用邊緣檢測(cè)器82檢測(cè)其邊緣。邊緣檢測(cè)器82若檢測(cè)出信號(hào)EXCK的邊緣，則將源時(shí)鐘SCK的1個(gè)周期部分有效的邊緣檢測(cè)狀態(tài)信號(hào)EXTRG輸出給動(dòng)作頻率選擇器電路20及70。動(dòng)作頻率選擇器電路20及70根據(jù)輸入的選擇信號(hào)RSNSEL，輸出動(dòng)作處理有效狀態(tài)信號(hào)RSN。
(第4實(shí)施形態(tài))作為包括動(dòng)作頻率選擇功能的集成電路部分30的例子，圖9表示定時(shí)器的應(yīng)用實(shí)施例。
源時(shí)鐘SCK從定時(shí)器90的外部輸入到觸發(fā)器構(gòu)成的計(jì)數(shù)器寄存器91。計(jì)數(shù)器寄存器91利用源時(shí)鐘SCK動(dòng)作。從計(jì)數(shù)器寄存器91輸出的信號(hào)COUNT輸入到一致比較電路92、加1電路93及信號(hào)動(dòng)作頻率選擇電路94的“0”端。
加1電路93對(duì)輸入的值加1后輸出。加1電路的輸出信號(hào)輸入到信號(hào)動(dòng)作頻率選擇電路94的“1”端。動(dòng)作處理有效狀態(tài)信號(hào)RSN輸入到信號(hào)動(dòng)作頻率選擇電路94。在動(dòng)作處理有效狀態(tài)信號(hào)RSN為有效時(shí)，信號(hào)動(dòng)作頻率選擇電路94將輸入到“1”端的信號(hào)輸出。在動(dòng)作處理有效狀態(tài)信號(hào)RSN為無(wú)效時(shí)，信號(hào)動(dòng)作頻率選擇電路94將輸入到“0”端的信號(hào)輸出。從信號(hào)動(dòng)作頻率選擇電路94輸出的信號(hào)通過(guò)清零電路95，輸入到計(jì)數(shù)器寄存器91。因而，僅僅在動(dòng)作處理有效狀態(tài)信號(hào)RSN為有效時(shí)，對(duì)計(jì)數(shù)器寄存器91利用加1電路93輸入加法計(jì)數(shù)的信號(hào)。
一致比較電路92將計(jì)數(shù)器寄存器91輸入的信號(hào)與比較數(shù)據(jù)信號(hào)CMPD進(jìn)行比較，在兩個(gè)信號(hào)一致時(shí)，從一致比較電路92輸出的信號(hào)EQU為有效。
對(duì)與門(mén)電路96輸入信號(hào)EQU及動(dòng)作處理有效狀態(tài)信號(hào)RSN。在信號(hào)EQU及動(dòng)作處理有效狀態(tài)信號(hào)RSN都為有效時(shí)，從與門(mén)電路輸出的信號(hào)EQURSN為有效。
對(duì)清零電路95輸入信號(hào)EQURSN。在信號(hào)EQURSN為有效時(shí)，清零電路95將信號(hào)動(dòng)作頻率選擇電路94輸入的信號(hào)進(jìn)行清零，輸出給計(jì)數(shù)器寄存器91。
如上所述，僅在動(dòng)作處理有效狀態(tài)信號(hào)RSN為有效狀態(tài)時(shí)，進(jìn)行加法地?cái)?shù)，以計(jì)數(shù)一致信號(hào)EQU與動(dòng)作處理有效狀態(tài)信號(hào)RSN的邏輯與信號(hào)，對(duì)計(jì)數(shù)值進(jìn)行同步清零，通過(guò)這樣能夠?qū)⒂?jì)數(shù)動(dòng)作周期作為被選擇的RSN周期。
在以往的定時(shí)器中，在進(jìn)行定時(shí)器控制及動(dòng)作結(jié)果讀出等情況下，由于源時(shí)鐘SCK與分頻時(shí)鐘MCK之間的信號(hào)存在偏移，因此必須進(jìn)行同步仲裁，響應(yīng)將變慢。與上述不同的是，在圖9所示的定時(shí)器中，由于全部根據(jù)源時(shí)鐘SCK動(dòng)作，因此不需要同步仲裁部分，即使在進(jìn)行定時(shí)器的控制信號(hào)及動(dòng)作結(jié)果的讀出等情況下，響應(yīng)也不變慢。
圖10表示該定時(shí)節(jié)器的動(dòng)作時(shí)序圖。另外，圖11表示以往的定時(shí)器的方框圖。圖12表示以往的定時(shí)器的動(dòng)作時(shí)序圖。圖10及圖12所示的定時(shí)器的動(dòng)作時(shí)序圖是比較數(shù)據(jù)信號(hào)CMPD為“9’hcc”的情況。另外，在圖11中，與圖10相同的部位附加相同的標(biāo)號(hào)，并省略詳細(xì)說(shuō)明。另外，在圖11中，標(biāo)號(hào)100為定時(shí)器，標(biāo)號(hào)101為SCK-MCK之間的接口同步仲裁部分。
在本實(shí)施形態(tài)所示的定時(shí)器的情況下，若開(kāi)始控制信號(hào)為有效，則與動(dòng)作處理有效狀態(tài)信號(hào)RSN無(wú)關(guān)，立即動(dòng)作。因此，相對(duì)于開(kāi)始控制信號(hào)的響應(yīng)不變慢。
在以往的定時(shí)器的情況下，要取決于MCK動(dòng)作。因而，如圖12所示，從開(kāi)始控制信號(hào)變?yōu)橛行鸬絼?dòng)作為止，存在時(shí)間滯后，響應(yīng)變慢。
另外，本發(fā)明不限定于上述實(shí)施形態(tài)，在不超出其要點(diǎn)的范圍內(nèi)，可以進(jìn)行各種變形后加以實(shí)施。
如上所述，根據(jù)本發(fā)明，能夠以某1個(gè)源時(shí)鐘使包括動(dòng)作頻率選擇功能的集成電路部分與選擇該動(dòng)作頻率的功能單元同步。即，不需要包括動(dòng)作頻率選擇功能的集成電路單元與選擇該動(dòng)作頻率的功能單元的接口信號(hào)同步仲裁電路，還能夠在集成電路單元的處理動(dòng)作執(zhí)行中切換動(dòng)作頻率。
另外，與相對(duì)于前述源時(shí)鐘為非同步的集成電路單元的接口中的響應(yīng)時(shí)間僅取決于前面的源時(shí)鐘的頻率，為一定值，不受所選擇的動(dòng)作頻率的影響。
權(quán)利要求
1.一種半導(dǎo)體電路裝置，其特征在于，包括對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)并輸出計(jì)數(shù)值的同步分頻器，將該同步分頻器輸出的計(jì)數(shù)值的各位信號(hào)輸入、并根據(jù)選擇器信號(hào)輸出某1位的先行進(jìn)位讀信號(hào)作為動(dòng)作處理有效狀態(tài)信號(hào)的選擇器電路，以及將輸入在所述同步分頻器的時(shí)鐘信號(hào)用作源時(shí)鐘、利用所述動(dòng)作處理有效狀態(tài)信號(hào)切換動(dòng)作頻率的集成電路單元。
2.一種半導(dǎo)體電路裝置，其特征在于，包括對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)并輸出計(jì)數(shù)值的同步分頻器，根據(jù)選擇器信號(hào)、輸出用所述分頻器的計(jì)數(shù)值與設(shè)定的值的比較結(jié)果作為動(dòng)作處理有效狀態(tài)信號(hào)的選擇電路，以及將輸入到所述同步分頻的時(shí)鐘信號(hào)用作源時(shí)鐘、利用所述動(dòng)作處理有效狀態(tài)信號(hào)切換動(dòng)作頻率的集成電路單元。
3.如權(quán)利要求1或2所述的半導(dǎo)體電路裝置，其特征在于，還包括檢測(cè)用輸入到所述同步分頻器的時(shí)鐘信號(hào)將外部信號(hào)進(jìn)行噪聲消除的信號(hào)的邊緣、并輸出所述源時(shí)鐘的一個(gè)周期部分為有效的信號(hào)作為檢測(cè)信號(hào)的邊緣檢測(cè)電路，所述選擇器電路根據(jù)所述選擇器信號(hào)、輸出所述邊緣檢測(cè)電路的輸出信號(hào)作為動(dòng)作處理有效狀態(tài)信號(hào)。
4.如權(quán)利要求1或2所述的半導(dǎo)體電路裝置，其特征在于，所述集成電路單元是在所述動(dòng)作處理執(zhí)行狀態(tài)信號(hào)為有效狀態(tài)下、進(jìn)行采樣的數(shù)字噪聲消除器。
5.如權(quán)利要求1或2所述的半導(dǎo)體電路裝置，其特征在于，所述集成電路單元是在所述動(dòng)作處理執(zhí)行狀態(tài)信號(hào)為有效狀態(tài)下、進(jìn)行計(jì)數(shù)動(dòng)作的同步計(jì)數(shù)器。
6.如權(quán)利要求1或2所述的半導(dǎo)體電路裝置，其特征在于，所述集成電路單元包括在所述動(dòng)作處理執(zhí)行狀態(tài)信號(hào)為有效狀態(tài)下、進(jìn)行規(guī)定信號(hào)傳送動(dòng)作的動(dòng)作頻率選擇電路。
全文摘要
本發(fā)明提供不需要對(duì)與源時(shí)鐘SCK同步的單元和以不同于源時(shí)鐘SCK的頻率動(dòng)作的集成電路單元的接口進(jìn)行同步仲裁的半導(dǎo)體電路裝置，包括對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行計(jì)數(shù)并輸出計(jì)數(shù)值的同步分頻器10，將該同步分頻器10輸出的計(jì)數(shù)值的各位信號(hào)輸入、并根據(jù)選擇器信號(hào)RSNSEL輸出某1位的先行進(jìn)位讀信號(hào)作為動(dòng)作處理有效狀態(tài)信號(hào)RSN的選擇器電路20，以及將輸入到所述同步分頻器的時(shí)鐘信號(hào)用作源時(shí)鐘、利用所述動(dòng)作處理有效狀態(tài)信號(hào)切換動(dòng)作頻率的集成電路單元30。
文檔編號(hào)G06F1/06GK1472614SQ0314579
公開(kāi)日2004年2月4日 申請(qǐng)日期2003年7月2日 優(yōu)先權(quán)日2002年7月2日
發(fā)明者富田成一 申請(qǐng)人:株式會(huì)社東芝