專利名稱：信息處理設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種諸如步伐一致容錯計算機(jī)(lockstep fault tolerantcomputer)之類的信息處理設(shè)備，此設(shè)備在多個時鐘同步的計算機(jī)模塊中同時處理相同的指令，以及更具體地涉及一種信息處理設(shè)備，此信息處理設(shè)備迅速同步已經(jīng)與其他計算機(jī)模塊不同步并被隔離在操作之外的計算機(jī)模塊與其他計算機(jī)模塊。
背景技術(shù)：
傳統(tǒng)的步伐一致容錯計算機(jī)具有同時執(zhí)行相同指令的多個計算機(jī)模塊。在容錯計算機(jī)中，由于故障或一些其他原因，這些計算機(jī)模塊之一可能與其他計算機(jī)模塊有差別地進(jìn)行操作。當(dāng)檢測到與其他計算機(jī)模塊有差別地進(jìn)行操作的計算機(jī)模塊時，換句話說，在找到失去一致同步的計算機(jī)模塊時，步伐一致容錯計算機(jī)就使檢測到的計算機(jī)模塊停止操作。
使計算機(jī)模塊失去一致同步的原因多種多樣。失去一致同步的計算機(jī)模塊所采取的反應(yīng)過程依賴于原因。使計算機(jī)拾取一致同步的原因之一可以是計算機(jī)模塊內(nèi)發(fā)生的永久性故障。永久性故障并不是計算機(jī)自身能恢復(fù)的暫時干擾或故障，而是需要修理的故障。通常將其中發(fā)生了永久性故障的計算機(jī)模塊從步伐一致容錯計算機(jī)中取出，代替此模塊，安裝另一正常的計算機(jī)模塊。
使計算機(jī)模塊失去一致同步的另一潛在原因可能是由于計算機(jī)模塊制造的多樣性，操作定時暫時與其他計算機(jī)模塊不同步的同步的缺失。另一潛在原因可能是由于如α射線等影響，引起計算機(jī)模塊中的存儲器的暫時性錯誤動作。在這些并不引起永久性故障的如同步的缺失或暫時性錯誤動作等原因中，并不需要更換計算機(jī)模塊。
如果發(fā)生了永久性故障，更換有故障的計算機(jī)模塊，而將更換了的計算機(jī)模塊加入到其他計算機(jī)模塊中，并與其他計算機(jī)模塊同步。如果不存在永久性故障，此計算機(jī)模塊重新加入其他計算機(jī)模塊中，并與其他計算機(jī)模塊重新同步。使斷開的計算機(jī)模塊重新加入其他計算機(jī)模塊的操作是重新同步。當(dāng)傳統(tǒng)的步伐一致容錯計算機(jī)重新同步失去一致同步的計算機(jī)模塊時，傳統(tǒng)的步伐一致容錯計算機(jī)將處于一致同步的另一計算機(jī)模塊的存儲器復(fù)制到要重新加入的計算機(jī)的存儲器。之后，重新加入的計算機(jī)模塊執(zhí)行與其他計算機(jī)模塊相同的操作。
在加入或重新加入計算模塊時，傳統(tǒng)的步伐一致容錯計算機(jī)強(qiáng)制全部計算模塊停止，并從處于一致同步的另一計算機(jī)模塊復(fù)制加入或重新加入的計算機(jī)模塊的存儲器的全部內(nèi)容。這使全部計算模塊能夠具有完全相同的內(nèi)部狀態(tài)。傳統(tǒng)的步伐一致容錯計算機(jī)被強(qiáng)制停止很長時間來加入或重新加入計算機(jī)模塊。這是因?yàn)閺?fù)制計算機(jī)模塊中的存儲器的全部內(nèi)容需要很長時間。特別地，隨著計算機(jī)模塊中存儲器大小的增加，復(fù)制計算機(jī)模塊中的存儲器的全部內(nèi)容的時間也增加。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種改進(jìn)了可用性的信息處理設(shè)備。
本發(fā)明的另一目的是提供一種在檢測到故障之后快速重新開始操作的信息處理設(shè)備。
按照本發(fā)明的一個方面，提供了一種信息處理設(shè)備，它包括第一和第二計算機(jī)單元，實(shí)質(zhì)上同時執(zhí)行相同的指令，而且實(shí)質(zhì)上相互同步；第一存儲器單元，設(shè)置在第一計算機(jī)單元中，而且在第一狀態(tài)期間，由第一計算機(jī)單元進(jìn)行讀和寫；第二存儲器單元，設(shè)置在第一計算機(jī)單元中，而且在第一狀態(tài)期間，由第二計算機(jī)單元進(jìn)行寫操作；以及控制單元，在第二狀態(tài)期間，使第一計算機(jī)單元從第二存儲器單元進(jìn)行讀取。
按照本發(fā)明的另一方面，提供了一種信息處理設(shè)備，它包括第一和第二計算機(jī)單元，實(shí)質(zhì)上同時執(zhí)行相同的指令，而且實(shí)質(zhì)上相互同步；第一存儲器區(qū)域，設(shè)置在第一計算機(jī)單元中，而且在第一狀態(tài)期間，由第一計算機(jī)單元進(jìn)行讀和寫；第二存儲器區(qū)域，設(shè)置在第一計算機(jī)單元中，而且在第一狀態(tài)期間，由第二計算機(jī)單元進(jìn)行寫操作；以及控制單元，在第二狀態(tài)期間，使第一計算機(jī)單元從第二存儲器區(qū)域進(jìn)行讀取。


通過下面詳細(xì)描述和附圖，將使本發(fā)明的其他特征和優(yōu)點(diǎn)將變得更加清楚，其中圖1是本發(fā)明實(shí)施例的方框圖；圖2是本發(fā)明實(shí)施例中的存儲器控制器的方框圖；圖3是示出了在正常處理期間，響應(yīng)讀訪問請求的計算機(jī)模塊操作的示意圖；圖4是示出了在正常處理期間，響應(yīng)寫訪問請求的計算機(jī)模塊操作的示意圖；圖5是示出了在重新加入處理期間，響應(yīng)讀訪問請求的計算機(jī)模塊操作的示意圖；圖6是示出了在重新加入處理期間，響應(yīng)寫訪問請求的計算機(jī)模塊操作的示意圖；以及圖7是示出了在重新加入處理期間，計算機(jī)模塊的存儲器復(fù)制操作的示意圖。
在附圖中，相同的參考數(shù)字代表相同的結(jié)構(gòu)性單元。
具體實(shí)施例方式
如在背景技術(shù)中所描述的那樣，使計算機(jī)模塊失去一致同步的原因是永久性故障或非永久性故障。在容錯計算機(jī)中，必須更換其中發(fā)生了永久性故障的計算機(jī)模塊。另一方面，如果由于非永久性故障使計算機(jī)模塊失去一致同步，通常不進(jìn)行更換，而是沒有任何改變地重新加入。即，在相當(dāng)多的情況下，失去一致同步的計算機(jī)模塊重新加入容錯計算機(jī)。
本發(fā)明的目的是減少在將失去一致同步的計算機(jī)模塊不進(jìn)行更換地重新加入時，步伐一致容錯計算機(jī)不能工作的時間。
下面將詳細(xì)描述本發(fā)明的實(shí)施例。
參照圖1，信息處理設(shè)備包括計算機(jī)模塊300和301。在本實(shí)施例中，信息處理設(shè)備是步伐一致容錯計算機(jī)。計算機(jī)模塊300和301具有相同或等價的配置或結(jié)構(gòu)。計算機(jī)模塊300包括處理器101和102、存儲器111和112及存儲器控制器121。處理器101和102具有相同的配置并共享總線200。存儲器控制器121與處理器101和102的總線200相連。存儲器111和存儲器112具有相同的配置。存儲器111通過信號線201與存儲器控制121相連。存儲器112通過信號線203與存儲器控制器121相連。
與計算機(jī)模塊300一樣，計算機(jī)模塊301包括處理器103和104、存儲器113和114及存儲器控制器122。處理器103和104與計算機(jī)模塊300的處理器101和102相同。存儲器控制器122與計算機(jī)模塊300的存儲器控制器121相同。存儲器113和114與計算機(jī)模塊300的存儲器111和112相同。
計算機(jī)模塊300的存儲器控制器121和計算機(jī)模塊301的存儲器控制器122通過信號線202和205相連。
接下來，下面將以計算機(jī)模塊300作為示例，詳細(xì)描述本發(fā)明的第一處理器101和102執(zhí)行由步伐一致容錯計算機(jī)指示的指令。由處理器101和102進(jìn)行的指令執(zhí)行過程實(shí)質(zhì)上與由基于相同或?qū)嵸|(zhì)上相同的時鐘信號的計算機(jī)模塊301的處理器103和104所進(jìn)行的指令執(zhí)行過程同步，而且處理器101和102與計算機(jī)模塊301的處理器103和104實(shí)質(zhì)上同時執(zhí)行相同或?qū)嵸|(zhì)上相同的指令。為所有計算機(jī)模塊100、200和300共同提供時鐘信號源，或者分別為計算機(jī)模塊100、200和300提供同步的時鐘信號源。即，計算機(jī)模塊300和301“一致”同步地執(zhí)行指令，其中每個計算機(jī)模塊300和301實(shí)質(zhì)上同步地執(zhí)行實(shí)質(zhì)上相同的指令流。在指令執(zhí)行期間，處理器101和102將數(shù)據(jù)寫入存儲器或從存儲器讀取數(shù)據(jù)。
存儲器控制器121在來自處理器101的存儲器訪問請求、來自處理器102的存儲器訪問請求和通過信號線205接收到的來自計算機(jī)模塊301的存儲器訪問請求之間切換，并向適當(dāng)?shù)拇鎯ζ?11和112發(fā)送這些請求。此外，存儲器控制器121從存儲器111或112接收對存儲器訪問請求的響應(yīng)，并向處理器101和102發(fā)送此響應(yīng)。當(dāng)請求是寫訪問請求或讀訪問請求時，從處理器101或102向存儲器111和112之一或全部發(fā)送請求。寫訪問請求包括寫數(shù)據(jù)。當(dāng)請求是讀訪問請求時，從存儲器向處理器發(fā)送響應(yīng)。該響應(yīng)包括讀數(shù)據(jù)。
參照圖2，存儲器控制器121包括開關(guān)電路400、401、402和403及直接存儲器存取(DMA)電路404。開關(guān)電路400將信號線207連接到信號線206，并在從存儲器111和112之一接收到響應(yīng)時，向信號線206發(fā)送響應(yīng)。信號線206是總線200之一或等同于總線200，而且向處理器101和102發(fā)送此響應(yīng)。當(dāng)從處理器101和102向存儲器之一或全部發(fā)送請求時，開關(guān)電路400將信號線206連接到信號線202。開關(guān)電路400從信號線202和207中選擇一條信號線，并將其連接到信號線206。
當(dāng)在重新加入處理期間，從存儲器112接收到響應(yīng)時，開關(guān)電路401將信號線203連接到信號線207，以選擇從存儲器112接收到的響應(yīng)。當(dāng)在正常處理期間，從存儲器111接收到響應(yīng)時，開關(guān)電路401將信號線201連接到信號線207，以選擇從存儲器111接收到的響應(yīng)。術(shù)語“正常處理”是其中計算機(jī)模塊300與另一計算機(jī)模塊301同步操作的狀態(tài)。術(shù)語“在重新加入處理期間”是其中仍未完成由計算機(jī)模塊300開始的重新加入處理的狀態(tài)。
開關(guān)電路402從信號線202和203中選擇一條信號線，并將其連接到信號線201。無論何時通過信號線202從處理器101和102接收請求，開關(guān)電路402都將信號線202連接到信號線201，以向存儲器111發(fā)送請求。當(dāng)在重新加入處理期間，通過信號線203、在DMA傳送(復(fù)制)模式下接收寫訪問請求時，開關(guān)電路402將信號線203連接到信號線201，以向存儲器111發(fā)送請求。
開關(guān)電路403選擇信號線202、205和208之一，并將其連接到信號線203。當(dāng)在重新加入處理期間，通過信號線202接收請求時，開關(guān)電路403將信號線202連接到信號線203，以向存儲器112發(fā)送請求。當(dāng)在正常處理期間，通過信號線205從計算機(jī)模塊301接收請求時，開關(guān)電路403將信號線205連接到信號線203，以向存儲器112發(fā)送請求。當(dāng)正在執(zhí)行重新加入處理，而且從信號線202未收到任何請求時，開關(guān)電路403將信號線208連接到信號線203，以在DMA傳送(復(fù)制)中，從DMA電路404向存儲器112發(fā)送讀訪問請求。
當(dāng)正在執(zhí)行重新加入處理，而且從信號線202未收到任何請求時，DMA電路404在DMA傳送(復(fù)制)中通過信號線208從存儲器112向存儲器111傳送數(shù)據(jù)。在DMA傳送期間，DMA電路404從存儲器112中的全部存儲器區(qū)域順序讀取數(shù)據(jù)，并將數(shù)據(jù)寫入存儲器111中。如果在DMA傳送期間，通過信號線202從處理器101和102向存儲器111和112發(fā)送請求，DMA電路404掛起DMA傳送。
接下來，將詳細(xì)描述在正常處理期間，本實(shí)施例中步伐一致容錯計算機(jī)的操作。在正常操作期間，所有計算機(jī)模塊300和301執(zhí)行相同或?qū)嵸|(zhì)上相同的操作。
首先，將描述在正常處理期間，響應(yīng)讀訪問請求的操作。
參照圖3，通過信號線206，即總線200向開關(guān)電路400發(fā)送來自處理器101和102的讀訪問請求。通過開關(guān)電路400的路由，向信號線202發(fā)送來自信號線206的請求。通過信號線202向計算機(jī)模塊301發(fā)送此請求。此請求到達(dá)存儲器114，但計算機(jī)模塊301中的開關(guān)電路停止來自存儲器114的響應(yīng)。通過信號線202也向開關(guān)電路403發(fā)送此請求，但就停止于此而不到達(dá)存儲器112，因?yàn)殚_關(guān)電路403未連接信號線202和信號線203。同樣，通過信號線202向開關(guān)電路402發(fā)送此請求。通過開關(guān)電路402的路由，向信號線201發(fā)送此請求，并到達(dá)存儲器111。此請求也通過信號線201到達(dá)開關(guān)電路401，但就停止于此，因?yàn)殚_關(guān)電路401未連接信號線201和信號線207。
通過信號線201向開關(guān)電路401發(fā)送包括響應(yīng)來自處理器101和102的請求、從存儲器111讀取的數(shù)據(jù)的響應(yīng)。通過開關(guān)電路401的路由，向信號線207發(fā)送來自存儲器111的響應(yīng)，并到達(dá)開關(guān)電路400。通過開關(guān)電路400的路由，向信號線206發(fā)送包括讀取的數(shù)據(jù)的響應(yīng)，并到達(dá)處理器101和102。如圖3所示，以這種方式，在正常處理期間，從存儲器111讀取數(shù)據(jù)。
接下來，將描述在正常處理期間，響應(yīng)寫訪問請求的操作。
在圖4中，通過信號線206，即總線200向開關(guān)電路400發(fā)送來自處理器101和102的寫訪問請求。通過開關(guān)電路400的路由，向信號線202發(fā)送來自信號線206的請求。通過信號線202向計算機(jī)模塊301發(fā)送此請求。此請求到達(dá)計算機(jī)模塊301的存儲器114。然后，將數(shù)據(jù)寫入存儲器114中。通過信號線202也向開關(guān)電路403發(fā)送此請求，但就停止于此而不到達(dá)存儲器112，因?yàn)殚_關(guān)電路403未連接信號線202和信號線203。同樣，通過信號線202向開關(guān)電路402發(fā)送此請求。通過開關(guān)電路402的路由，向信號線201發(fā)送此請求，并到達(dá)存儲器111。然后，將數(shù)據(jù)寫入存儲器111中。
如圖4所示，以這種方式，在正常處理期間，將數(shù)據(jù)寫入存儲器111中。盡管未示出，處理器101和102通過信號線206、開關(guān)電路400和信號線202將相同的數(shù)據(jù)寫入計算機(jī)模塊301的存儲器114中。此外，因?yàn)橛嬎銠C(jī)模塊301的處理器103和104執(zhí)行與處理器101和102相同的操作，如圖4所示，通過信號線205、開關(guān)電路403和信號線203，也將相同的數(shù)據(jù)寫入存儲器112中。
接下來，將描述從發(fā)現(xiàn)計算機(jī)模塊失去一致同步時到完成重新加入處理時，包括重新加入處理期間，本實(shí)施例中的步伐一致容錯計算機(jī)的操作。
當(dāng)發(fā)現(xiàn)計算機(jī)模塊失去一致同步時，步伐一致容錯計算機(jī)就停止全部計算機(jī)模塊300和301。然后，步伐一致容錯計算機(jī)將此時正在處理器101、102、103和104中執(zhí)行的處理的內(nèi)容存儲到存儲器中。
隨后，步伐一致容錯計算機(jī)將存儲在存儲器中的處理的內(nèi)容加載到所有計算機(jī)模塊的處理器上。然后，未失去一致同步的計算機(jī)模塊重新開始正常處理。失去一致同步的計算機(jī)模塊開始重新加入處理。
接下來，將描述在重新加入處理期間，計算機(jī)模塊的操作。假設(shè)計算機(jī)模塊300是失去一致同步的計算機(jī)模塊。
首先，下面將描述在重新加入處理期間，響應(yīng)讀訪問請求的計算機(jī)模塊的操作。
參照圖5，通過信號線206，即總線200向開關(guān)電路400發(fā)送來自處理器101和102的讀訪問請求。通過開關(guān)電路400的路由，向信號線202發(fā)送來自信號線206的請求。通過信號線202向計算機(jī)模塊301發(fā)送此請求。此請求到達(dá)存儲器114，但計算機(jī)模塊301中的開關(guān)電路停止來自存儲器114的響應(yīng)。同樣，通過信號線202向開關(guān)電路402發(fā)送此請求。開關(guān)電路402將信號線202連接到信號線201。以及，此請求到達(dá)存儲器111，但開關(guān)電路401停止來自存儲器111的響應(yīng)。通過信號線202也向開關(guān)電路403發(fā)送此請求。通過開關(guān)電路403的路由，向信號線203發(fā)送此請求，并到達(dá)存儲器112。包括通過處理器101和102發(fā)出的請求從存儲器112讀取的數(shù)據(jù)的響應(yīng)通過信號線203到達(dá)開關(guān)電路401。此響應(yīng)也到達(dá)開關(guān)電路402，但就停止于此，因?yàn)殚_關(guān)電路402未將信號線203連接到信號線201。通過開關(guān)電路401的路由，向信號線207發(fā)送此響應(yīng)，并到達(dá)開關(guān)電路400。通過開關(guān)電路400的路由，向信號線206發(fā)送包括從存儲器112讀取的數(shù)據(jù)的響應(yīng)，并到達(dá)處理器101和102。如圖5所示，以這種方式，在重新加入處理期間，從存儲器112讀取數(shù)據(jù)。
其次，下面將描述在重新加入處理期間，響應(yīng)寫訪問請求的計算機(jī)模塊的操作。
在圖6中，通過信號線206，即總線200向開關(guān)電路400發(fā)送來自處理器101和102的寫訪問請求。通過開關(guān)電路400的路由，向信號線202發(fā)送來自信號線206的請求。通過信號線202向計算機(jī)模塊301發(fā)送此請求。此請求到達(dá)計算機(jī)模塊301的存儲器114。然后，將數(shù)據(jù)寫入存儲器114中。同樣，通過信號線202向開關(guān)電路402發(fā)送此請求。通過開關(guān)電路402的路由，向信號線201發(fā)送此請求，并到達(dá)存儲器111。然后，將數(shù)據(jù)寫入存儲器111中。通過信號線202也向開關(guān)電路403發(fā)送此請求。通過開關(guān)電路403的路由，向信號線203發(fā)送此請求并到達(dá)存儲器112。然后，將數(shù)據(jù)寫入存儲器112中。
如圖6所示，以這種方式，在重新加入處理期間，將數(shù)據(jù)寫入存儲器111和112中。盡管在圖中未示出，處理器101和102也將相同的數(shù)據(jù)寫入計算機(jī)模塊301的存儲器114中。
再次，在重新加入處理期間，計算機(jī)模塊利用DMA電路404，并行于上述從處理器101和102接收到的讀訪問請求或?qū)懺L問請求的處理，復(fù)制存儲器的內(nèi)容。
圖7是示出了在重新加入處理期間，由計算機(jī)模塊執(zhí)行的存儲器復(fù)制操作的示意圖。
當(dāng)在重新加入處理期間，檢測到從信號線202向存儲器112未作出任何訪問時，DMA電路404通過信號線208從存儲器112的所有存儲器區(qū)域向開關(guān)電路403順序發(fā)送讀請求。通過開關(guān)電路403的路由，向信號線203發(fā)送這些請求，并到達(dá)存儲器112。然后從存儲器112順序讀取數(shù)據(jù)。包括從存儲器112讀取的數(shù)據(jù)的響應(yīng)到達(dá)開關(guān)電路401，但就停止于此，因?yàn)殚_關(guān)電路401未將信號線203連接到信號線207。同樣，此請求作為存儲器111的寫訪問請求到達(dá)開關(guān)電路402。通過開關(guān)電路402的路由，向信號線201發(fā)送這些請求，并到達(dá)存儲器111。這樣，將從存儲器112讀取的數(shù)據(jù)順序?qū)懭氪鎯ζ?11中。以這種方式復(fù)制存儲器的內(nèi)容。
如果在上述存儲器復(fù)制操作期間，從處理器101和102向存儲器111和/或102發(fā)送請求，步伐一致容錯計算機(jī)掛起存儲器復(fù)制操作，并執(zhí)行從處理器101和/或102接收到的請求。如果此請求是寫訪問請求，則將相同的數(shù)據(jù)寫入存儲器111和存儲器112中。這樣，不僅在執(zhí)行存儲器復(fù)制操作時，而且在從處理器101和102接收執(zhí)行結(jié)果時，將相同的數(shù)據(jù)寫入存儲器111和112中。
當(dāng)對于存儲器，本實(shí)施例中，存儲器12的全部存儲器區(qū)域完成存儲器復(fù)制操作時，步伐一致容錯計算機(jī)將計算機(jī)模塊300的狀態(tài)改為正常狀態(tài)。這樣，由存儲器復(fù)制操作和對于來自處理器101和102的執(zhí)行操作分時共享存儲器112，直到存儲器復(fù)制操作完成。
如果不更換，則由因?yàn)榉怯谰眯怨收隙ヒ恢峦降挠嬎銠C(jī)模塊保持存儲器111和112的內(nèi)容。已經(jīng)由未失去一致同步的計算機(jī)模塊寫入了存儲器112的內(nèi)容。因此，與未失去一致同步的計算機(jī)模塊的存儲器的內(nèi)容一樣，即使在已經(jīng)失去一致同步的計算機(jī)模塊300中，存儲器112的內(nèi)容一定是正常而有效的。
在本實(shí)施例中，當(dāng)直接使失去一致同步的計算機(jī)模塊回到操作中時，在重新加入處理期間的重新加入的計算機(jī)模塊可以利用其中由另一計算機(jī)模塊在正常處理期間寫入數(shù)據(jù)的存儲器112，立即開始執(zhí)行指令。這使得重新加入的計算機(jī)模塊能夠立即開始與未失去一致同步的另一計算機(jī)模塊相同的操作。此外，在重新加入處理期間的計算機(jī)模塊并行于指令的執(zhí)行，復(fù)制存儲器。這消除了在存儲器復(fù)制操作期間，停止步伐一致容錯計算機(jī)的必要，而這種停止對于傳統(tǒng)的計算機(jī)是必不可少的。因此，本發(fā)明的步伐一致容錯計算機(jī)可以在短暫的停止時間之后，重新開始操作。
盡管本實(shí)施例中的步伐一致容錯計算機(jī)具有其中提供了兩個計算機(jī)模塊300和301的結(jié)構(gòu)，本發(fā)明并不局限于此結(jié)構(gòu)。本發(fā)明可以應(yīng)用于其中提供了多個計算機(jī)模塊的結(jié)構(gòu)。針對三個或更多的計算機(jī)模塊，可以作為環(huán)來連接計算機(jī)模塊的存儲器控制器。如果計算機(jī)模塊的數(shù)目是偶數(shù)，每兩個模塊可以形成一對，從而與本實(shí)施例的示例中一樣，將成對的計算機(jī)模塊的存儲器控制器相互連接。
盡管上述實(shí)施例的計算機(jī)模塊300具有兩個存儲器111和112，計算機(jī)模塊可以具有這樣的存儲器，此存儲器具有例如與存儲器111相對應(yīng)的第一存儲器區(qū)域和例如與存儲器112相對應(yīng)的第二存儲器區(qū)域。
在本實(shí)施例中，將步伐一致容錯計算機(jī)用作示例。但是，本發(fā)明并不限制于步伐一致容錯計算機(jī)。本發(fā)明可以應(yīng)用于其中每個電路包含必須具有一致的內(nèi)部狀態(tài)的處理器和存儲器的包括多個電路的裝置。
盡管已經(jīng)結(jié)合上述優(yōu)選實(shí)施例描述了本發(fā)明，現(xiàn)在本領(lǐng)域的技術(shù)人員仍然能夠以多種其他方式來實(shí)現(xiàn)本發(fā)明。
權(quán)利要求
1.一種信息處理設(shè)備，包括第一和第二計算機(jī)單元，實(shí)質(zhì)上同時執(zhí)行相同的指令，而且實(shí)質(zhì)上相互同步；第一存儲器單元，設(shè)置在所述第一計算機(jī)單元中，而且在第一狀態(tài)期間，由所述第一計算機(jī)單元進(jìn)行讀和寫；第二存儲器單元，設(shè)置在所述第一計算機(jī)單元中，而且在第一狀態(tài)期間，由所述第二計算機(jī)單元進(jìn)行寫操作；以及控制單元，在第二狀態(tài)期間，使所述第一計算機(jī)單元從所述第二存儲器單元進(jìn)行讀取。
2.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于在第二狀態(tài)期間，所述控制單元使所述第一計算機(jī)單元對所述第一和第二存儲器單元進(jìn)行寫操作。
3.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于在第二狀態(tài)期間，所述控制單元將所述第二存儲器單元的內(nèi)容復(fù)制到所述第一存儲器單元。
4.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于在第二狀態(tài)期間，所述控制單元并行于對所述第二存儲器單元的讀或?qū)懺L問處理，將所述第二存儲器單元的內(nèi)容復(fù)制到所述第一存儲器單元。
5.按照權(quán)利要求4所述的信息處理設(shè)備，其特征在于如果不出現(xiàn)訪問，所述控制單元將所述第二存儲器單元的內(nèi)容復(fù)制到所述第一存儲器單元。
6.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于所述第二狀態(tài)是所述第一存儲器單元具有不確定性的時候。
7.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于所述第二狀態(tài)是對所述第一存儲器單元進(jìn)行更新的時候。
8.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于所述第二狀態(tài)是將所述第一計算機(jī)單元重新加入所述第二計算機(jī)單元的時候。
9.按照權(quán)利要求1所述的信息處理設(shè)備，其特征在于所述第一計算機(jī)單元還包括至少一個處理器；以及其中，在所述第二狀態(tài)期間，響應(yīng)讀訪問請求，所述控制單元創(chuàng)建從所述第二存儲器單元到所述處理器的第一路由；響應(yīng)寫訪問請求，所述控制單元創(chuàng)建從所述處理器到所述第二存儲器單元的第二路由；以及如果不出現(xiàn)所述讀訪問請求和所述寫訪問請求，所述控制單元創(chuàng)建從所述第二存儲器單元到所述第一存儲器單元的第三路由。
10.一種信息處理設(shè)備，包括第一和第二計算機(jī)單元，實(shí)質(zhì)上同時執(zhí)行相同的指令，而且實(shí)質(zhì)上相互同步；第一存儲器區(qū)域，設(shè)置在所述第一計算機(jī)單元中，而且在第一狀態(tài)期間，由所述第一計算機(jī)單元進(jìn)行讀和寫；第二存儲器區(qū)域，設(shè)置在所述第一計算機(jī)單元中，而且在第一狀態(tài)期間，由所述第二計算機(jī)單元進(jìn)行寫操作；以及控制單元，在第二狀態(tài)期間，使所述第一計算機(jī)單元從所述第二存儲器區(qū)域進(jìn)行讀取。
11.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于在第二狀態(tài)期間，所述控制單元使所述第一計算機(jī)單元對所述第一和第二存儲器區(qū)域進(jìn)行寫操作。
12.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于在第二狀態(tài)期間，所述控制單元將所述第二存儲器區(qū)域的內(nèi)容復(fù)制到所述第一存儲器區(qū)域。
13.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于在第二狀態(tài)期間，所述控制單元并行于對所述第二存儲器區(qū)域的讀或?qū)懺L問處理，將所述第二存儲器區(qū)域的內(nèi)容復(fù)制到所述第一存儲器區(qū)域。
14.按照權(quán)利要求13所述的信息處理設(shè)備，其特征在于如果不出現(xiàn)訪問，所述控制單元將所述第二存儲器區(qū)域的內(nèi)容復(fù)制到所述第一存儲器區(qū)域。
15.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于所述第二狀態(tài)是所述第一存儲器區(qū)域具有不確定性的時候。
16.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于所述第二狀態(tài)是對所述第一存儲器區(qū)域進(jìn)行更新的時候。
17.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于所述第二狀態(tài)是將所述第一計算機(jī)單元重新加入所述第二計算機(jī)單元的時候。
18.按照權(quán)利要求10所述的信息處理設(shè)備，其特征在于所述第一計算機(jī)單元還包括至少一個處理器；以及其中，在所述第二狀態(tài)期間，響應(yīng)讀訪問請求，所述控制單元創(chuàng)建從所述第二存儲器區(qū)域到所述處理器的第一路由；響應(yīng)寫訪問請求，所述控制單元創(chuàng)建從所述處理器到所述第二存儲器區(qū)域的第二路由；以及如果不出現(xiàn)所述讀訪問請求和所述寫訪問請求，所述控制單元創(chuàng)建從所述第二存儲器區(qū)域到所述第一存儲器區(qū)域的第三路由。
全文摘要
本發(fā)明的信息處理設(shè)備包括第一和第二計算機(jī)單元，實(shí)質(zhì)上同時執(zhí)行相同的指令，而且實(shí)質(zhì)上相互同步。第一計算機(jī)單元包括第一和第二存儲器單元，在第一狀態(tài)期間，分別由第一和第二計算機(jī)單元對第一和第二存儲器單元進(jìn)行寫操作。所述信息處理設(shè)備具有控制單元，在第二狀態(tài)期間，使第一計算機(jī)單元從第二存儲器單元進(jìn)行讀取。另一信息處理設(shè)備具有第一和第二計算機(jī)單元及設(shè)置在第一計算機(jī)單元中的第一和第二存儲器區(qū)域。在第一狀態(tài)期間，分別由第一和第二計算機(jī)單元對第一和第二存儲器區(qū)域進(jìn)行寫操作。在第二狀態(tài)期間，控制單元使第一計算機(jī)單元從第二存儲器區(qū)域進(jìn)行讀取。
文檔編號G06F11/00GK1472649SQ0314536
公開日2004年2月4日 申請日期2003年7月8日 優(yōu)先權(quán)日2002年7月11日
發(fā)明者愛野茂幸, 山崎茂雄, 雄 申請人:日本電氣株式會社