專利名稱：在存儲器總線接口中的功率降低的制作方法
背景本發(fā)明總體上涉及在存儲器總線接口上的降低功率。
計算機系統(tǒng)采用存儲器設(shè)備來存儲與系統(tǒng)的各種操作相關(guān)聯(lián)的數(shù)據(jù)。總體來說，這些設(shè)備可形成用于計算機系統(tǒng)的系統(tǒng)存儲器。為將數(shù)據(jù)存入系統(tǒng)存儲器并從所述系統(tǒng)存儲器檢索數(shù)據(jù)，計算機系統(tǒng)典型地包括經(jīng)由存儲器總線與系統(tǒng)存儲器耦合的存儲器控制器。經(jīng)由存儲器總線傳播的信號依賴于形成系統(tǒng)存儲器的存儲設(shè)備的類型。
例如，一種類型存儲器設(shè)備是同步動態(tài)隨機存取存儲器(SDRAM)，在其中數(shù)據(jù)信號經(jīng)由存儲器總線與SDRAM設(shè)備進行來回傳送的設(shè)備與(例如)時鐘信號的正傾斜邊沿或上升邊沿同步。所述基本類型的SDRAM被稱為單數(shù)據(jù)速率(SDR)SDRAM，因為所述數(shù)據(jù)每個時鐘信號周期都被同步一次。與單數(shù)據(jù)速率SDRAM相對照，在操作雙數(shù)據(jù)速率(DDR)SDRAM時，數(shù)據(jù)在時鐘信號(被稱為數(shù)據(jù)選通信號)的上升邊沿和下降邊沿被同步，從而產(chǎn)生短語“雙數(shù)據(jù)速率”。
所述數(shù)據(jù)選通信號，被稱為“DQS數(shù)據(jù)選通信號”，是由系統(tǒng)存儲器或存儲器控制器提供的，取決于存儲器總線上正在發(fā)生的是讀還是寫操作。SDR SDRAM設(shè)備不使用DQS數(shù)據(jù)選通信號。在對DDR SDRAM設(shè)備進行寫操作的過程中，存儲器控制器通過控制存儲器總線的數(shù)據(jù)位線(被稱為“DQ數(shù)據(jù)位線”)的邏輯電平向存儲器總線提供多位數(shù)據(jù)。在所述寫操作中，存儲器控制器提供DQS數(shù)據(jù)選通信號，這使得DQS選通信號的每個邊沿與一時刻同步，在所述時刻(由存儲器控制器經(jīng)由DQ數(shù)據(jù)位線提供的)一組特定數(shù)據(jù)位在所述存儲器總線上是有效的。照此，所述存儲器控制器可相對于數(shù)據(jù)位信號偏移DQS數(shù)據(jù)選通信號的相位，以使得當(dāng)特定組數(shù)據(jù)位有效時，發(fā)生DQS數(shù)據(jù)選通信號的邊沿。例如，DQS信號可與DQ數(shù)據(jù)位線上的信號相位偏離90。因此，例如，存儲器控制器向存儲器總線提供第一組位。當(dāng)這些位是有效的，DQS數(shù)據(jù)選通信號具有一上升邊沿。存儲器控制器向存儲器總線提供下一組位。當(dāng)這些位是有效的，DQS數(shù)據(jù)選通信號具有一下降邊沿，等等。
對于讀操作，上面描述的作用在DDR SDRAM設(shè)備和存儲器控制器之間被逆轉(zhuǎn)。照此，對于讀操作，DDR SDRAM設(shè)備既提供DQS數(shù)據(jù)選通又控制出現(xiàn)在DQ數(shù)據(jù)位線上的信號。
當(dāng)存儲器總線上既沒有發(fā)生寫操作也沒有發(fā)生讀操作時，DQ數(shù)據(jù)位線和DQS數(shù)據(jù)選通線保持在終止電平，例如，是在邏輯0和邏輯1的電壓電平之間的一個電平。因此，使用這種安排所具有潛在困難是(例如)存儲器控制器的輸入讀出放大器可使用接近終止電平的基準電壓，所述輸入讀出放大器從DQ數(shù)據(jù)位線之一接收信號并將其放大。正是這一基準電壓由讀出放大器使用來來區(qū)分邏輯1電壓(即，大于基準電壓的電壓)和邏輯0信號(即，小于基準電壓的電壓)。因此，當(dāng)存儲器總線上實際上既沒有發(fā)生寫也沒有發(fā)生讀操作時，在特定DQ數(shù)據(jù)信號線上的噪音對于相關(guān)聯(lián)的讀出放大器可能就會隨意地表現(xiàn)為邏輯1或邏輯0電壓。這種情況會使得讀出放大器進行隨意的操作，存儲器控制器的放大器以及可能的其他電路會由于這一操作而浪費掉過多的功率。
因此，還繼續(xù)地需要一種配置和技術(shù)來解決上述一或多個問題。


圖1是依據(jù)本發(fā)明一實施例的計算機系統(tǒng)的示意圖；圖2是依據(jù)本發(fā)明一實施例的存儲器控制器集線器的示意圖；圖3是依據(jù)本發(fā)明一實施例的存儲器控制器的示意圖；圖4、5、6、7、8、9和10是依據(jù)本發(fā)明一實施例描述計算機系統(tǒng)信號的波形；圖11是依據(jù)本發(fā)明一實施例的用于讀出放大器的控制電路的示意圖；圖12是依據(jù)本發(fā)明一實施例的存儲器設(shè)備的示意圖。
詳細描述如圖1，依據(jù)本發(fā)明的一個計算機系統(tǒng)的實施例10包括一個用于存儲與計算機系統(tǒng)10操作相關(guān)聯(lián)的各種數(shù)據(jù)的系統(tǒng)存儲器22。系統(tǒng)存儲器22由許多半導(dǎo)體存儲器設(shè)備形成。例如，系統(tǒng)存儲器22可包括多個雙數(shù)據(jù)速率(DDR)同步動態(tài)隨機存取存儲器(SDRAM)設(shè)備。
系統(tǒng)存儲器22的設(shè)備經(jīng)由存儲器總線20與北橋或存儲器控制器集線器16通信。這樣，存儲器總線20包括與在存儲器控制器集線器16和系統(tǒng)存儲器22之間傳送數(shù)據(jù)位相關(guān)聯(lián)的備種地址、控制和數(shù)據(jù)信號線。存儲器控制器集線器16依次用作計算機系統(tǒng)10其他部分與系統(tǒng)存儲器22之間的接口，用作向存儲器總線20提供信號來控制向系統(tǒng)存儲器22來回讀寫數(shù)據(jù)的接口。為實現(xiàn)此，存儲器控制器集線器16包括一存儲器控制器18，所述存儲器控制器為存儲器控制器集線器16形成與系統(tǒng)存儲器22通信的接口。
為了降低在存儲器控制器18和系統(tǒng)存儲器22之間沒有發(fā)生任何讀操作期間存儲器控制器18另外所消耗的功率，在此期間存儲器控制器18禁止其輸入數(shù)據(jù)讀出放大器(圖1中未示出)。這些讀出放大器在讀操作期間檢測存儲器總線20的數(shù)據(jù)線(被稱為“DQ數(shù)據(jù)位線”)上的數(shù)據(jù)并提供由存儲器控制器18的讀出緩沖器(圖1中未示出)采樣的信號(指示這一數(shù)據(jù))。
當(dāng)在讀或?qū)懖僮髌陂g未被使用時，每個DQ數(shù)據(jù)位線的電壓被設(shè)置為在邏輯1和邏輯0電平之間的一個終止電平。然而，存儲器控制器的每個輸入讀出放大器可采用接近所述終止電平的基準電壓。正是這一基準電壓由每個讀出放大器使用來區(qū)分邏輯1電壓(即，大于所述基準電壓的電壓)和邏輯0信號(即，小于所述基準電壓的電壓)。因此，當(dāng)在存儲器總線上實際上既沒有發(fā)生寫操作也沒有發(fā)生讀操作時，在特定DQ數(shù)據(jù)信號線上的噪音對于相關(guān)聯(lián)的讀出放大器可能會隨意地表現(xiàn)為邏輯1或邏輯0電壓。如果不將這些讀出放大器禁止，則上述情況使得讀出放大器隨意操作，如下所述。
作為一個更具體的例子，在本發(fā)明的一些實施例中，邏輯1電壓可能會大約為2.5伏，邏輯0電壓可能會大約為0伏；而且終止和基準電壓可能大約為1.25伏。其他電壓電平可用于本發(fā)明的其他實施例中。
通過在存儲器總線20上既然沒有發(fā)生寫操作也沒有發(fā)生讀操作時禁止存儲器控制器的讀出放大器，讀出放大器就不不響應(yīng)也存在于存儲器總線20的DQ數(shù)據(jù)位線上的噪音。因此，當(dāng)讀出放大器相關(guān)聯(lián)的DQ數(shù)據(jù)位線從終端電平被驅(qū)動到邏輯1或邏輯0電平時，讀出放大器在特定讀操作期間只響應(yīng)DQ數(shù)據(jù)位線。
尤其，圖4和5表示在突發(fā)讀操作期間數(shù)據(jù)位線(圖4)和DQS數(shù)據(jù)選通線(圖5)上的信號，在所述突發(fā)讀操作中經(jīng)由每個DQ數(shù)據(jù)位線依次接收預(yù)定數(shù)目(例如，2、4或8)的位數(shù)據(jù)。存儲器控制器可配置成在每個突發(fā)中轉(zhuǎn)移的位的數(shù)目。在此描述的例子中，每個DQ數(shù)據(jù)位線在突發(fā)讀操作中依次傳送四位的數(shù)據(jù)。
在此例中，由系統(tǒng)存儲器22提供的數(shù)據(jù)的第一位(位D0)在T0時刻出現(xiàn)，在此時刻系統(tǒng)存儲器22也把DQS數(shù)據(jù)選通置為有效，如圖5所示。在時刻T2，系統(tǒng)存儲器22開始向指示數(shù)據(jù)的D1位的DQ位線提供信號，并同時把DQS數(shù)據(jù)選通信號置為無效。對于剩余的兩位，這一過程繼續(xù)。例如，在時刻T4，系統(tǒng)存儲器22把DQS選通信號置為有效，并開始向指示數(shù)據(jù)的D2位的DQ數(shù)據(jù)位信號線提供信號。因此，從圖4和5可看出，產(chǎn)生D0、D1、D2和D3數(shù)據(jù)位與DQS數(shù)據(jù)選通信號的交替邊沿同步地進行。
為了從DQ數(shù)據(jù)位線采樣每個數(shù)據(jù)位，存儲器控制器18移位、或延遲DQS數(shù)據(jù)選通信號從而將DQS數(shù)據(jù)選通信號的每個邊沿與相關(guān)聯(lián)的數(shù)據(jù)信號的數(shù)據(jù)眼(data eye)對準。術(shù)語“數(shù)據(jù)眼”是指所述數(shù)據(jù)信號的部分，在其中，所述數(shù)據(jù)信號指示數(shù)據(jù)的特定位。因此，“數(shù)據(jù)眼”往往不包括數(shù)據(jù)信號的所述部分，在其中，所述數(shù)據(jù)信號在邏輯狀態(tài)之間轉(zhuǎn)變。
DQS數(shù)據(jù)選通信號與數(shù)據(jù)信號的數(shù)據(jù)眼對準所產(chǎn)生的凈效果是存儲器控制器18延遲DQS選通信號來產(chǎn)生一個內(nèi)部的且延遲的DQS數(shù)據(jù)選通信號，如圖7所示的例子。因此，正如從圖7可看出的，延遲的DQS數(shù)據(jù)選通信號的第一上升邊沿(出現(xiàn)在時刻T2)幾乎在指示D0數(shù)據(jù)位的DQ信號部分的數(shù)據(jù)眼的中心對準，延遲的DQS數(shù)據(jù)選通信號的隨后的下降邊沿在指示D1數(shù)據(jù)位的數(shù)據(jù)眼的中心對準，等等。在理想情況下，延遲以數(shù)據(jù)眼的選通邊沿為中心，但是由于系統(tǒng)和存儲器控制器的定時效應(yīng)所述延遲可能偏離這一理想的關(guān)系。然而，在DQS數(shù)據(jù)選通信號和延遲的DQS數(shù)據(jù)選通信號之間仍然存在延遲。
存儲器控制器18響應(yīng)讀操作的開始使能其輸入讀取讀出放大器。所述存儲器控制器18，響應(yīng)讀操作的結(jié)束，禁止其讀出放大器，從而避免了不必要的功率消耗。
因此，對于上述讀操作，存儲器控制器18可以以下方式工作。在此例中的時刻T0之前，沒有發(fā)生讀操作，因此，存儲器控制器18禁止其讀出放大器。然而，隨著在DQ和DQS線上數(shù)據(jù)信號(諸如圖4所示的DQ信號)和DQS數(shù)據(jù)選通信號(圖5)出現(xiàn)在存儲器控制器，在時刻T0，讀操作開始。這些信號由此系統(tǒng)存儲器20產(chǎn)生。比時刻T0稍微早一點或在時刻T0時，存儲器控制器18的邏輯識別出讀操作的開始并把被稱為EOB的字節(jié)結(jié)束的信號置為無效。(圖9)。如下所述，存儲器控制器18在本發(fā)明的一些實施例中，響應(yīng)EOB信號的置無效，將被稱為EN#的反相讀出放大器使能信號(圖10)置為有效，從而使能輸入讀出放大器。讀出放大器的使能發(fā)生在延遲的DQS數(shù)據(jù)選通信號的前上升邊沿之前，如圖6和7所示。因此，當(dāng)存儲器控制器18的讀出緩沖器響應(yīng)延遲的DQS數(shù)據(jù)選通信號的邊沿從而開始采樣數(shù)據(jù)位時，讀出放大器已經(jīng)被使能，由此允許讀出放大器在相關(guān)聯(lián)的數(shù)據(jù)位線向數(shù)據(jù)緩沖器提供信號的指示。
圖8描述了在存儲器控制器18的讀取緩沖器內(nèi)部的采樣數(shù)據(jù)。照此，在時刻T2，響應(yīng)延遲的DQS數(shù)據(jù)選通信號的上升邊沿，讀取緩沖器采樣D0位，并且因此，所采樣的D0位在時刻T2開始出現(xiàn)在讀取緩沖器中。D2、D3和D4位以同樣的方式依次被采樣。
參照圖2，在本發(fā)明的一些實施例中，存儲器控制器集線器16可包括與存儲器總線20通信的存儲器控制器18；與計算機系統(tǒng)10的系統(tǒng)總線14通信的系統(tǒng)總線接口70；與計算機系統(tǒng)的AGP總線26(圖1)通信的加速圖形端口(AGP)總線接口74；以及與計算機系統(tǒng)的南橋或I/O集線器40通信的集線器接口72。在加利福尼亞圣克拉拉的Intel公司于1996年7月31日出版的《Accelerated Graphics PortInterface Specification(加速圖形端口接口規(guī)范)》修訂版1.0中對AGP有詳細描述。存儲器控制器18、系統(tǒng)總線接口70、AGP總線接口74和集線器接口72都耦合在一起以便把數(shù)據(jù)通信到計算機系統(tǒng)10的各部分。
如圖3，在本發(fā)明的一些實施例中，存儲器控制器18包括數(shù)據(jù)接口100、地址接口130和控制信號接口134。所述地址接口130包括用于驅(qū)動地址信號到存儲器總線20上以便啟動一次特定的讀或?qū)懖僮鞯耐ㄐ啪€133。所述控制信號接口134包括用于驅(qū)動存儲器總線20上的適當(dāng)?shù)尿?qū)動控制信號以便啟動一次特定讀或?qū)懖僮鞯男盘柾ㄐ啪€140。地址接口130、控制信號接口134和數(shù)據(jù)接口100都與控制電路142耦合，所述控制電路控制并調(diào)整存儲器控制器18的一般操作。
數(shù)據(jù)接口100包括用于將數(shù)據(jù)寫到系統(tǒng)存儲器22中的寫路徑電路120。照此，寫路徑電路120經(jīng)由通信線113與存儲器控制器集線器16的其他電路耦合，并經(jīng)由通信線124與存儲器總線20相通信。
所述數(shù)據(jù)接口100也包括與數(shù)據(jù)接口100的讀路徑相關(guān)聯(lián)的電路。照此，數(shù)據(jù)接口100包括讀出放大器102，所述放大器被耦合用于從存儲器總線20的各個數(shù)據(jù)位線104接收數(shù)據(jù)位線信號(被稱為DQ
，其代表例如為64條DQ數(shù)據(jù)位線)。讀出放大器控制電路114控制讀出放大器102的使能/禁止。照此，如以下進一步的描述，響應(yīng)讀操作的開始，讀出放大器控制電路114使能讀出放大器102，并且響應(yīng)一個特定的讀操作的結(jié)束(而且之后沒有讀操作)，讀出放大器控制電路114禁止讀出放大器102。
為檢測一個特定的讀操作的開始和結(jié)束，在本發(fā)明的一些實施例中，讀出放大器控制電路114從控制電路142中接收EOB信號。所述EOB信號被置為有效(例如，被驅(qū)動到高)以便指示讀操作的結(jié)束，例如讀突發(fā)操作的結(jié)束；并且EOB信號被置為無效(例如，被驅(qū)動到低)以便指示讀操作的開始。響應(yīng)使EOB信號的置有效，讀出放大器控制電路114禁止讀出放大器102。
在數(shù)據(jù)接口100的其他電路之中，數(shù)據(jù)接口100，在本發(fā)明的一些實施例中，包括耦合到DQS數(shù)據(jù)選通線106以接收DQS數(shù)據(jù)選通信號的延遲電路108。該延遲電路108延遲DQS數(shù)據(jù)選通信號以產(chǎn)生延遲的數(shù)據(jù)選通信號(例如圖8中描述的信號)，所述延遲的數(shù)據(jù)選通信號出現(xiàn)在同步數(shù)據(jù)緩沖器112的操作的時鐘信號線103上，如以下進一步的描述。在本發(fā)明的一些實施例中，延遲電路108把DQS數(shù)據(jù)選通信號延遲一個系統(tǒng)時鐘信號(被稱為SCLK)的四分之一周期。SCLK系統(tǒng)時鐘信號依次可用于例如在讀取數(shù)據(jù)緩沖器112的輸出端上從讀取數(shù)據(jù)緩沖器112讀取采樣數(shù)據(jù)。而且，SCLK信號的頻率可以近似與被驅(qū)動時的DQS選通信號的頻率相同。
所述讀取數(shù)據(jù)緩沖器112包括與讀出放大器102的輸出端耦合的輸入線105。響應(yīng)延遲的DQS數(shù)據(jù)選通信號的特定邊沿(上升邊沿或下降邊沿)，讀取數(shù)據(jù)緩沖器112采樣出現(xiàn)在讀出放大器102輸出端上的信號，鎖存所述采樣并將其存儲以供從讀取數(shù)據(jù)緩沖器112檢索。為便于描述，可以假設(shè)所存儲的數(shù)據(jù)是可以與SCLK系統(tǒng)時鐘信號同步地從讀取數(shù)據(jù)緩沖器112中檢索。然而，也可有其他變化。
圖11描述了依據(jù)本發(fā)明的一實施例與每個數(shù)據(jù)位線104相關(guān)聯(lián)的電路200。在本發(fā)明的備種實施例中，對于每條數(shù)據(jù)位線104，均可以重復(fù)電路200。在所述電路200中，讀出放大器控制電路114包括一個(在其非反相輸出端)提供一個信號的D型觸發(fā)器154，所述信號被用于響應(yīng)特定讀操作的結(jié)束而禁止讀出放大器102之一。
更特別的是，當(dāng)特定讀操作快要結(jié)束時，觸發(fā)器154驅(qū)動其非反相輸出端為高。這一事件依次使得讀出放大器102的反相使能端接收到的信號(被稱為EN#，如圖10的例子所述)被置為無效(例如，被驅(qū)動到高)，以便禁止所述讀出放大器102。
如圖9所述，觸發(fā)器154在其輸入信號端接收EOB信號，而且觸發(fā)器154的時鐘端被連接到反相器152的輸出端，所述反相器152接收內(nèi)部讀出延遲DQS數(shù)據(jù)選通信號，即反相器152的輸出端與通信線103耦合。觸發(fā)器154在其時鐘終端上出現(xiàn)的時鐘信號的上升邊沿得到同步。因此，觸發(fā)器154在延遲的DQS信號的下降邊沿得到同步。觸發(fā)器154的非反相輸出終端被耦合到與門器07的一個輸入端，而且所述與門107的輸出端提供EN#信號。
存儲器控制器衡8按以下方式使用電路200。在DQS數(shù)據(jù)選通信號的上一下降邊沿之前的一特定讀操作(例如，突發(fā)讀操作)中，控制電路量42把EOB信號置為有效(例如，驅(qū)動為高)。例如圖9所述的例子，控制電路142大約在時刻T5把EOB信號置為有效。觸發(fā)器154通過將其非反相輸出端的電壓驅(qū)動為高，來響應(yīng)延遲的DQS數(shù)據(jù)選通信號的上升邊沿。這使得與門107把EN#信號置為無效(例如，驅(qū)動為高)。對于如圖10所述的例子，EN#信號的置為無效在時刻T6發(fā)生。因此，響應(yīng)延遲的DQS數(shù)據(jù)選通信號的上一下降邊沿，觸發(fā)器154禁止讀出放大器102。
為在開始讀操作時使能讀出放大器102，與門107接收EOB信號。因此，由于這一安排，響應(yīng)EOB信號的置為無效，把EN#信號置為有效(例如，被驅(qū)動為低)。如圖9和10所述的例子中，在數(shù)據(jù)位是有效的之前的時刻T0之時或之前，完全把EN#置為有效并完全把EOB信號置為無效。
到把EOB信號已被置為有效(例如，被驅(qū)動為高)以指示讀突發(fā)的結(jié)束為止，觸發(fā)器154已經(jīng)把其非反相輸出終端置為有效，由此在與門107的輸入端之一產(chǎn)生邏輯1信號。因此，正是延遲的DQS選通信號的上一下降邊沿在與門107的另一輸入端產(chǎn)生附加的邏輯1信號，從而導(dǎo)致EN#信號的置為無效和讀出放大器102的禁止。
如圖11所示的電路200也包括鎖存器150和151，讀取數(shù)據(jù)緩沖器112的電路。照此，讀取數(shù)據(jù)緩沖器112包括用于存儲器總線20的每個數(shù)據(jù)位線的鎖存器150和151。鎖存器150與延遲的DQS數(shù)據(jù)選通信號的下降邊沿相同步地，從讀出放大器102的輸出終端捕獲其輸入，并且因此，其鎖存的觸發(fā)器輸入終端與緩沖器152的輸出終端103耦合。鎖存器151與延遲的DQS數(shù)據(jù)選通信號的上升邊沿相同步地，從讀出放大器102輸出終端捕獲其輸入，并且因此，其鎖存的觸發(fā)器輸入終端與緩沖器152的輸入終端103耦合。鎖存器的非反相輸出終端向各條通信線113提供指示所捕獲的數(shù)據(jù)位的信號。
其他實施例在隨后的權(quán)利要求范圍之內(nèi)。例如，存儲器控制器18的電路可以以類似方式用于系統(tǒng)存儲器22的特定存儲設(shè)備中。照此，參考圖12，在本發(fā)明的一些實施例中，特定系統(tǒng)存儲器設(shè)備220可包括例如上述集結(jié)合存儲器控制器18所描述的數(shù)據(jù)接口100。因此，對于這些實施例，接口100取代響應(yīng)沒有發(fā)生讀操作時禁止存儲器設(shè)備的讀出放大器，而是在沒有發(fā)生寫操作時，即在其中從存儲器控制器18接收數(shù)據(jù)的一個操作時，禁止存儲器設(shè)備220。其他變化都在以下權(quán)利要求的范圍內(nèi)。
再參照圖1，在計算機系統(tǒng)10的其他特征之中，在本發(fā)明的一些實施例中，計算機系統(tǒng)包括與系統(tǒng)總線14耦合的處理器12(例如，一或多個微處理器)。所述處理器12例如可以執(zhí)行用于啟動對系統(tǒng)存儲器22進行讀和寫操作的指令。計算機系統(tǒng)10也可以包括與AGP總線26耦合的顯示器驅(qū)動器30以及響應(yīng)AGP總線26上的通信由來自所述顯示器驅(qū)動器的信號驅(qū)動的顯示器32。
存儲器控制器集線器16可經(jīng)由集線器鏈路34與I/O集線器40通信，I/O集線器40依次又提供一個到I/O擴展總線42和外設(shè)部件互聯(lián)(PCI)總線60的接口。采用俄勒岡州波特蘭市97214的PCI專業(yè)組的PCI規(guī)范。一I/O控制器44可與I/O擴展總線42耦合，并可以接收來自鼠標(biāo)46和鍵盤48的輸入。I/O控制器44也可控制軟盤驅(qū)動器50的操作。I/O集線器40可控制CD-ROM驅(qū)動器52的操作，也可控制硬盤驅(qū)動器54的操作。PCI總線60可與連接到網(wǎng)絡(luò)從而在計算機系統(tǒng)10和網(wǎng)絡(luò)之間建立通信的網(wǎng)絡(luò)接口卡(NIC)耦合。計算機系統(tǒng)10也可能有其他變化。
盡管已相對于有限個實施例描述了本發(fā)明，但是本領(lǐng)域普通技術(shù)人員應(yīng)該可以理解對其所做的多種修改和從其產(chǎn)生的變化。所附權(quán)利要求旨在涵蓋落在本發(fā)明的精神和范圍內(nèi)的所有修改和變化。
權(quán)利要求
1.一種方法，包括放大來自存儲器總線的數(shù)據(jù)信號；采樣所放大的數(shù)據(jù)信號；并且響應(yīng)在所述存儲器總線上沒有發(fā)生預(yù)定操作，有選擇地禁止所述放大。
2.如權(quán)利要求1所述的方法，其中，有選擇地禁止包括有選擇地禁止讀出放大器。
3.如權(quán)利要求1所述的方法，其中，有選擇地禁止包括響應(yīng)一特定的預(yù)定操作的結(jié)束，有選擇地禁止所述放大。
4.如權(quán)利要求1所述的方法，還包括從所述總線讀取數(shù)據(jù)選通信號；延遲所述數(shù)據(jù)選通信號；并且把對所述放大的禁止與已延遲的數(shù)據(jù)選通信號的邊沿相同步。
5.如權(quán)利要求1所述的方法，還包括經(jīng)由所述存儲器總線傳送與雙數(shù)據(jù)速率存儲器設(shè)備相關(guān)聯(lián)的信號。
6.如權(quán)利要求1所述的方法，其中，所述預(yù)定操作包括讀操作。
7.如權(quán)利要求1所述的方法，其中，所述預(yù)定操作包括寫操作。
8.一種方法，包括放大來自存儲器總線的數(shù)據(jù)信號；采樣所放大的數(shù)據(jù)信號；并且響應(yīng)在所述存儲器總線上發(fā)生預(yù)定操作，有選擇地使能所述放大。
9.如權(quán)利要求8所述的方法，其中，有選擇地使能包括有選擇地使能讀出放大器。
10.如權(quán)利要求8所述的方法，其中，有選擇地使能包括響應(yīng)所述預(yù)定操作的開始，有選擇地使能所述放大。
11.如權(quán)利要求8所述的方法，還包括結(jié)合所述預(yù)定操作，把所述使能與在存儲器總線上出現(xiàn)的數(shù)據(jù)選通信號的邊沿相同步。
12.如權(quán)利要求8所述的方法，還包括經(jīng)由所述存儲器總線傳送與雙數(shù)據(jù)速率存儲設(shè)備相關(guān)聯(lián)的信號。
13.如權(quán)利要求8所述的方法，其中，所述預(yù)定操作包括讀操作。
14.如權(quán)利要求8所述的方法，其中，所述預(yù)定操作包括寫操作。
15.一種裝置，包括放大器，用于放大從存儲器總線接收到的數(shù)據(jù)信號；耦合到所述放大器的第一電路，用于采樣所放大的數(shù)據(jù)信號；以及第二電路，用于響應(yīng)在存儲器總線上沒有發(fā)生預(yù)定操作而有選擇地禁止所述放大器。
16.如權(quán)利要求15所述的裝置，其中，所述第二電路響應(yīng)一個特定讀操作的結(jié)束，有選擇地禁止所述放大器。
17.如權(quán)利要求15所述的裝置，其中，所述預(yù)定操作包括讀操作。
18.如權(quán)利要求15所述的裝置，其中，所述預(yù)定操作包括寫操作。
19.如權(quán)利要求15所述的裝置，其中，所述裝置包括存儲器控制器。
20.如權(quán)利要求15所述的裝置，其中，所述裝置包括存儲器設(shè)備。
21.一種裝置，包括放大器，用于放大從存儲器總線接收到的數(shù)據(jù)信號；耦合到所述放大器的第一電路，用于采樣所放大的數(shù)據(jù)信號；以及第二電路，用于響應(yīng)在存儲器總線上發(fā)生預(yù)定操作而有選擇地使能所述放大器。
22.如權(quán)利要求21所述的裝置，其中，所述第二電路響應(yīng)一個特定讀操作的結(jié)束，有選擇地禁止所述放大器。
23.如權(quán)利要求21所述的裝置，其中，所述預(yù)定操作包括讀操作。
24.如權(quán)利要求21所述的裝置，其中，所述預(yù)定操作包括寫操作。
25.如權(quán)利要求21所述的裝置，其中，所述裝置包括存儲器控制器。
26.如權(quán)利要求21所述的裝置，其中，所述裝置包括存儲器設(shè)備。
全文摘要
一種技術(shù)包括放大來自存儲器總線接口(16)的數(shù)據(jù)信號。所放大的數(shù)據(jù)信號被采樣，且響應(yīng)存儲器總線(20)上沒有發(fā)生預(yù)定操作而有選擇地禁止所述放大器。在本發(fā)明的一些實施例中，響應(yīng)存儲器總線上所述預(yù)定操作的開始而有選擇地使能所述放大。
文檔編號G06F13/16GK1613065SQ02826664
公開日2005年5月4日 申請日期2002年12月31日 優(yōu)先權(quán)日2002年1月2日
發(fā)明者J·維爾科克斯, N·多瑟夫 申請人:英特爾公司