專利名稱：設置外圍ic中的操作參數(shù)的方法和用于執(zhí)行該方法的設備的制作方法
技術領域：
本發(fā)明涉及一種設置外圍IC中的操作參數(shù)的方法，其中，通過總線連接將操作參數(shù)從中央IC傳送到外圍IC。本發(fā)明還涉及一種用于執(zhí)行所述方法的設備。
背景技術：
存在增加在家庭中和消費電子領域中增加電子設備的數(shù)字化的連續(xù)和平穩(wěn)增長的趨勢。作為此發(fā)展的一部分，還正在對家庭中不同數(shù)字設備的聯(lián)網進行努力，從而進一步增加其功能性。已經規(guī)定了諸如IEEE1394總線、電源線總線、USB總線、因特網等基于有線的總線系統(tǒng)，并且已經得到了非常多的應用。
然而，還正在對家庭中的設備的無線聯(lián)網標準進行集中的工作。將所謂的HIPERLAN類型2引用為允許設備的無線聯(lián)網的系統(tǒng)的實例。事實上，在ETSI/BRAN標準中已經規(guī)定了該系統(tǒng)。該ETSI標準的準確標題是Broadband Radio Access Network(BRAN)；High Performance RadioLocal Area Network(HIPERLAN)Type 2。該完整的標準包括多個部分，每一個部分能夠以其最新的版本從ETSI定購。按照該系統(tǒng)的數(shù)據(jù)傳輸發(fā)生在5GHz的范圍內。HIPERLAN2設備包括相應的HIPERLAN2接口，用于同時提供發(fā)送和接收功能。在單個信道上的數(shù)據(jù)傳輸?shù)淖畲笏俣仁?2兆比特每秒。利用功能強大的正交頻分復用(OFDM)傳輸方法來實現(xiàn)該傳輸速度。以下的數(shù)字調制方法可以用于各種子載波BPSK、QPSK、16QAM和可選的64QAM。利用這些數(shù)字調制方法，當接收時至關重要的是，按照所定義的方式來設置在解調器輸入端的信號幅度。由于必須利用兩個集成電路來構造HIPERLAN2接口，其中一個集成電路(所謂的前端IC)是模擬IC，具有調諧器和混頻器電路，而另一個集成電路(基帶處理器)是數(shù)字IC，因此，在數(shù)字IC中確定實際信號幅度，但是，必須在模擬IC中設置接收增益。出于這個目的，因此，必須能夠將數(shù)據(jù)從數(shù)字IC傳送到模擬IC。無論何時，還應該盡可能地避免作為施加表現(xiàn)出不可靠的設置值的結果而產生的增益設置中的波動。還需要在數(shù)字IC和模擬IC之間的簡單的總線連接，利用盡可能少的導線或線路。由于優(yōu)選的是，使增益設置變得有效而不存在非常長的延遲，數(shù)據(jù)傳輸還必須非?？?。

發(fā)明內容
本發(fā)明滿足如權利要求1和4所述的措施的前述要求。除了針對接收增益設置的工作寄存器之外，通過在模擬IC(之后還被稱為外圍IC)中包括預寄存器，可靠地避免了前述的設置波動。所述的預寄存器可以緩存在模擬IC和數(shù)字IC之間通過總線連接傳輸?shù)脑O置值。僅當通過總線連接從數(shù)字IC(此后還被稱為中央IC)中發(fā)送了相應的傳輸信號(有效信號)時，將該設置值傳送到工作的寄存器。如果在傳輸設置值期間，在基帶處理器中以下情況變得明顯已經發(fā)送的設置值實際上是不穩(wěn)定的，或者確定了另一設置值，基帶處理器可以確定不傳輸針對預先設置值的傳送信號，而將新的設置值直接傳送到模擬IC。然后，該值用于重寫預寄存器的內容，因此，不使用預先寫入值。將在預寄存器中所包括的設置值傳送到工作寄存器，并且僅當通過總線連接發(fā)送傳送信號時，所改變的增益設置可以變?yōu)橛行?。一個設置值可以被多次連續(xù)地寫入到預寄存器，而無需發(fā)生向工作寄存器的傳送。結果，在模擬IC中總是包含電流設置值，從而能夠快速地響應改變的接收條件，而如果以下情況變得明顯最好是保持在工作寄存器中預先存在的值，則仍然可以快速地抑制已經傳輸?shù)脑O置值。因此，如由數(shù)字調制方法所要求的那樣，用于設置接收增益的過程是非常靈活的。
從屬權利要求包括對根據(jù)本發(fā)明的方法和設備的有利發(fā)展和改進。有利地，將外圍IC和中央IC之間的總線連接實現(xiàn)為利用數(shù)據(jù)線、控制線和時鐘線的串行總線連接，其中，通過控制線來傳輸傳送信號。該串行總線連接僅需要三條線路，從而確保了較低的電路復雜性，并減少了正在引入的干擾信號的可能性。有利地，該串行總線連接的控制線還用于傳送針對從中央IC到外圍IC的數(shù)據(jù)傳輸?shù)膯有盘?。因此，控制線具有雙重功能。


在附圖中示出并且在以下描述中詳細解釋了本發(fā)明的典型實施例。
在附圖中圖1示出了根據(jù)本發(fā)明的設備的方框圖；圖2示出了用于中央IC和外圍IC之間的數(shù)據(jù)傳輸?shù)目偩€接口、以及在外圍IC中與其相連的控制寄存器的方框圖；圖3示出了從中央IC到外圍IC的數(shù)據(jù)傳輸?shù)男盘枅D；圖4示出了從外圍IC到中央IC的數(shù)據(jù)傳輸?shù)男盘枅D。
具體實施例方式
圖1示出了在方框圖中的HIPERLAN2接口的組件。參考符號10表示天線或天線系統(tǒng)，該系統(tǒng)具有在接收模式和發(fā)送模式之間的轉換開關。參考符號11表示離散組件，在其中對RF信號進行處理，包括發(fā)送和接收濾波器和在天線電纜(同軸電纜)和前端IC 12之間的平衡變壓器。將前端IC 12劃分為RF部分13和用于產生中頻的轉換器部分14。為了可靠地防止圖像頻率接收，優(yōu)選地，在接收電路中實現(xiàn)了向第一和第二中頻進行轉換的雙轉換超外差原理。發(fā)送和接收路徑具有分離的濾波器和放大器級。兩個分離的PLL合成調諧器用于在發(fā)送和接收路徑上進行調諧。前端IC 12的另一組件是串行總線接口，用于向/從基帶處理器15的數(shù)據(jù)傳輸。針對發(fā)送路徑的輸出放大器在圖1中由參考符號18表示，并且是對于作為外部的前端IC的離散組件?？梢杂苫鶐幚砥?5通過模擬線路來設置所述的輸出放大器。然而，接收增益的細調由前端IC的RF部分13的附加發(fā)送放大器來實現(xiàn)。針對接收路徑的放大器設置在前端IC中，并且是可調的。前端IC 12不具有專用的時鐘發(fā)生器來將設置值傳送到相關的工作寄存器中。因此，通過串行總線連接19來傳送該時鐘。
中央IC 15的主要組件是功能強大的處理器，其利用軟件來實現(xiàn)HIPERLAN2協(xié)議的上層。特別地，這涉及在網絡層(數(shù)據(jù)鏈路控制層)之上的層。相同的處理器還負責利用OFDM方法來調制和解調要發(fā)送或接收的信號。外圍IC 15的另一集成組件是AD轉換器，用于將由前端IC12所輸出的中頻信號轉換為數(shù)字信號。中央IC 15同樣包括DA轉換器，用于將數(shù)字調制后的信號轉換為相應的模擬信號。設置了外部SDRAM存儲器模塊16，用于存儲數(shù)據(jù)。將所需的軟件程序存儲在閃速存儲器17中，所述閃速存儲器17也是外部存儲器。還在中央IC上設置了針對IEEE1394總線的接口或以太網總線接口的總線連接。
圖2示出了前端IC 12的一部分，特別是總線接口20和與其相連的狀態(tài)與設置寄存器。所述總線接口20包括移位寄存器21，具有8比特的寄存器寬度；以及總線控制器22，可以利用相應的硬件作為狀態(tài)功能來實現(xiàn)。還示出了作為分立組件的總線驅動器23，并且針對從外圍IC到中央IC的發(fā)送模式而激活。如先前所提到的，總線連接自身包括三條線路。數(shù)據(jù)傳輸線路Data直接與移位寄存器21的輸入端相連?？偩€驅動器23的輸出端也與該數(shù)據(jù)線相連。相反，移位寄存器21的輸出與總線驅動器23的輸入相連?？偩€連接的控制線由圖2中的單詞Start示出。該線路與控制器22相連。由于前端IC不包括專用時鐘發(fā)生器，將時鐘線(CLK)設置為總線連接上的第三線路，以便防止對RF信號的干擾效果。該時鐘線與移位寄存器21和總線控制器22的時鐘輸入同時相連。除了具有2比特寬度的狀態(tài)寄存器29之外，前端IC包括具有8比特寬度的PLL1寄存器27和具有4比特寬度的PLL2寄存器28。PLL1寄存器27用來設置PLL，所述PLL穩(wěn)定用于在接收模式期間將RF信號轉換為第一中頻的頻率，或者穩(wěn)定用于在發(fā)送模式期間將中頻信號轉換為RF信號的頻率。
在PLL2寄存器28中的設置值用于適當?shù)卦O置PLL，所述PLL穩(wěn)定用于在第一中頻的接收信號轉換為在二中頻的接收信號的混頻器的頻率。在發(fā)送模式下，該設置值用于穩(wěn)定當將在第二中頻的發(fā)送信號轉換為在第一中頻的發(fā)送信號的混頻器的頻率。
兩個PLL寄存器27和28均為只讀寄存器。寄存器27和28的并行輸出與相應的可編程分頻器(未示出)進行硬接線。將針對兩個PLL的鎖定狀態(tài)輸入到狀態(tài)寄存器29中。
前端IC 12還包括TXGain寄存器26。該寄存器同樣具有8比特的寬度。將針對發(fā)送模式的增益設置寫入到該寄存器中。寄存器的并行輸出相應地與不同的發(fā)送放大器(未示出)進行硬接線。
此外，針對接收模式設置了RXGain寄存器25。該寄存器是用于接收增益設置的工作寄存器。該寄存器也具有8比特寬度。該寄存器25的并行輸出也與RF路徑中的相應接收放大器(未示出)進行硬接線。根據(jù)本發(fā)明，還設置了第二寄存器，用于接收增益設置，并且充當預寄存器。該寄存器在圖2中作為RXGain預載寄存器24示出。該寄存器具有8比特的寬度，類似于RXGain寄存器25。將預寄存器24的并行輸出與RXGain寄存器25的相應并行輸入相連。寄存器24、26、27和28與移位寄存器21的并行輸出相連。在該結構中，PLL2寄存器28僅與移位寄存器21的四個最高有效比特相連。移位寄存器21的三個最低有效比特也單獨與總線控制器22相連。這三個比特用于在數(shù)據(jù)傳輸期間將寄存器寫入地址從中央IC傳送到外圍IC。現(xiàn)在將更加詳細地描述寫入寄存器24、26、27和28之一的寫入操作。在圖2中還示出了寫入寄存器24、25、26、27和28的地址線，并且該地址線從總線控制器22引到相關寄存器。這些地址線同時還充當寫入使能信號，從而可以將在并行輸入端等待的數(shù)據(jù)傳送到寄存器。
在狀態(tài)寄存器29的情況下，可以省略到該寄存器的地址線和相應的讀取信號，這是由于狀態(tài)寄存器的并行輸出通過復用器與移位寄存器21的兩個最高有效比特持久相連，并且可以利用從總線控制器22端到復用器的使能信號(Load_Status)來實現(xiàn)向移位寄存器21的狀態(tài)寄存器內容的傳送。
現(xiàn)在將參考圖3所示的信號圖，更為詳細地描述從中央IC 15到外圍IC 12的操作參數(shù)的數(shù)據(jù)傳輸處理。圖3中的頂部線示出了中央IC 15工作的系統(tǒng)時鐘。該時鐘頻率是160MHz。該時鐘頻率用于獲得用于外圍和中央IC之間的數(shù)據(jù)傳輸?shù)臅r鐘CLK。出于該目的，該系統(tǒng)時鐘以因子4逐步下降，從而給出了40MHz的時鐘頻率來進行數(shù)據(jù)傳輸。通過在啟動線Start發(fā)送啟動脈沖，由中央IC 15啟動數(shù)據(jù)傳輸。如圖3所示，啟動脈沖的長度對應于40MHz處的數(shù)據(jù)傳輸時鐘的時鐘脈沖周期的一半。如果同時檢測到時鐘線上的高電位，啟動脈沖的上升沿復位總線控制器22。以在啟動脈沖的上升沿之后的總線時鐘的后沿開始，在數(shù)據(jù)線Data上傳送針對寫入操作的寄存器寫入地址。每一個比特的抽樣時刻由垂直虛線來表示。在所有情況下，該垂直虛線與總線時鐘(CLK)的上升沿一致。在總線控制器22中對啟動時鐘之后的時鐘周期進行計數(shù)。利用在啟動脈沖之后的第三時鐘周期的后沿，在總線控制器22中對由移位寄存器21的三個最低有效比特表示的寄存器寫入地址進行內部解碼，并且在總線控制器22中內部設置針對相應地址線的保留觸發(fā)器。操作參數(shù)的數(shù)據(jù)傳輸緊隨在寄存器寫入地址的數(shù)據(jù)傳輸之后。在所有情況下，將八個比特作為操作參數(shù)來傳輸。因此，將全部十一個比特移位到移位寄存器21中，其中，當完成數(shù)據(jù)傳輸時，僅最后的八個比特保留。到此時為止，與寄存器寫入地址有關的前三個比特已經移出了移位寄存器21，因而不再可用。利用八個數(shù)據(jù)比特的傳輸?shù)淖詈蟮臅r鐘周期的后沿，總線控制器22產生了寫入脈沖xxx_write。與除了引到工作寄存器25的地址線(rxg_valid)之外的所有地址線并行地對該寫入脈沖進行路由。然而，僅在當解碼地址時通過設置保留觸發(fā)器所預先選擇的地址線上，允許寫入脈沖通過。結果，寄存器寫入脈沖僅到達所選擇的寄存器，其中，該脈沖使在該寄存器的并行輸入端等待的數(shù)據(jù)被傳送到該寄存器中。如果所選擇的寄存器是預寄存器24，則在該寄存器中的設置值還未對此時的接收增益設置產生影響。在這種情況下，僅在啟動線上的另外的脈沖之后，將預寄存器24中所保存的值傳送到下一個寄存器25。該傳送脈沖與啟動線上的前述啟動脈沖沒有不同。然而，應該注意，由于以下事實，該傳送脈沖區(qū)別于啟動脈沖，所述事實為在產生該脈沖的時刻，將時鐘線(CLK)切換到低電平，而在有效啟動脈沖的情況下，在時鐘線(CLK)上存在高電位。由此，能夠通過邏輯組合時鐘線和啟動線，產生在另一線(xxx_valid)上產生拷貝脈沖，其中該拷貝脈沖僅路由到工作寄存器25的地址線上，并且出于該目的，無需預先設置保留觸發(fā)器。如果安全性或可靠性這樣要求，還按照以下的方式來實現(xiàn)該結構，所述方式為僅當已經預先設置了針對預寄存器24的保留觸發(fā)器時，允許拷貝脈沖到達工作寄存器的地址線上。在整個寫入周期內，禁用總線控制器22的控制線Output_Enable，即，該控制線處于低電位。
現(xiàn)在將參考圖4，更詳細地描述用于讀取外圍IC 12中的狀態(tài)信息的操作。該數(shù)據(jù)傳輸也從中央IC 15中發(fā)起。針對圖4中的線路，使用與圖3相同的名稱。中央IC 15利用啟動線上的啟動脈沖，再次啟動數(shù)據(jù)傳輸。然后，將狀態(tài)寄存器讀取地址傳送到外圍IC 12。由其中傳送最后的地址比特的時鐘周期的后沿來激活總線驅動器23的Output_Enable線。同時，控制線Load_Status用于針對狀態(tài)寄存器29的兩個最高有效比特來切換復用器，并且利用總線時鐘的上升沿，將狀態(tài)寄存器29的內容拷貝到移位寄存器21的兩個最高有效比特。由于已經接通了總線驅動器，在與該時鐘脈沖相同的時間，通過總線(Data)發(fā)生了最高階的比特的傳輸。下一個時鐘脈沖觸發(fā)在移位寄存器21中的移位操作，并且導致了第二狀態(tài)比特的傳輸。利用該時鐘周期的后沿，由于將控制線Output_Enable復位為低電平，并因而斷開了總線驅動器23，終止到中央IC 15的數(shù)據(jù)傳輸。在狀態(tài)信息的傳輸期間，禁用在總線控制器22中的內部控制線xxx_wirte和xxx_valid，即，這些內部控制線設置為低電平。
本發(fā)明并不局限于這里所描述的典型實施例。存在許多也被認為屬于本發(fā)明的不同的適配和發(fā)展。例如，如果需要，本發(fā)明能夠以用于附加設置寄存器的附加預寄存器為特征。相應的總線控制器22必須相應地進行適配。還可以設想使用并行總線連接來替代外圍和中央IC之間的串行總線連接。也可以實現(xiàn)沒有時鐘線的不同的串行總線連接，即，具有異步數(shù)據(jù)傳輸?shù)牟煌拇锌偩€連接。還可以針對不同的應用，對設置寄存器和移位寄存器的寄存器寬度進行修改。
權利要求
1.一種設置外圍IC(12)中的操作參數(shù)的方法，在所述方法中，將操作參數(shù)通過總線連接(19)從中央IC(15)傳送到外圍IC(12)，其特征在于在外圍IC(12)的預寄存器(24)中緩存操作參數(shù)，并且僅當已經通過總線連接(19)從中央IC(12)發(fā)送傳送信號時，將緩存的工作參數(shù)傳送到工作寄存器(25)。
2.根據(jù)權利要求1所述的方法，其特征在于在所述方法中，總線連接(19)是利用數(shù)據(jù)線(Data)、控制線(Start)和時鐘線(CLK)的串行總線連接，并且通過控制線(Start)將傳送信號傳輸?shù)酵鈬鶬C(12)。
3.根據(jù)權利要求1或2所述的方法，其特征在于在所述方法中，還通過控制線(Start)信號傳送從中央IC(15)到外圍IC的數(shù)據(jù)傳輸?shù)膯印?br> 4.一種用于執(zhí)行根據(jù)前述權利要求之一所述的方法的設備，具有中央IC(15)和外圍IC(12)，并且具有中央IC(15)和外圍IC(12)之間的總線連接(19)，其中，外圍IC(12)具有針對操作參數(shù)的工作寄存器(25)，其特征在于外圍IC(12)還具有預寄存器(24)，用于緩存通過總線連接(19)接收到的操作參數(shù)，并且具有用于將緩存值傳送到工作寄存器(25)的裝置，該裝置對通過總線連接(19)從中央IC(15)中傳輸來的傳送信號進行響應。
5.根據(jù)權利要求4所述的設備，其特征在于在所述設備中，總線連接(19)是利用數(shù)據(jù)線(Data)、控制線(Start)和時鐘線(CLK)的串行總線連接，并且控制線(Start)用于傳輸傳送信號。
6.根據(jù)權利要求5所述的設備，其特征在于在所述設備中，控制線(Start)還用于傳送用來從中央IC(15)到外圍IC(12)的數(shù)據(jù)傳輸?shù)膯有盘枴?br> 7.根據(jù)前述權利要求之一所述的設備，其特征在于在所述設備中，外圍IC(12)是指針對無線數(shù)據(jù)傳輸?shù)耐ㄐ沤Y構的前端IC，而中央IC(15)是指信號處理設備，該信號處理設備具有對混頻RF輸入信號進行調制或解調并進行在基帶中的進一步信號處理的裝置。
8.根據(jù)權利要求7所述的設備，其特征在于在所述設備中，操作參數(shù)是指針對前端IC(12)的接收增益的增益設置。
9.根據(jù)前述權利要求之一所述的設備，其特征在于將所述設備根據(jù)HIPERLAN2標準配置為用于無線數(shù)據(jù)傳輸?shù)陌l(fā)送和接收設備。
全文摘要
本發(fā)明涉及一種設置外圍IC(12)中的操作參數(shù)的方法，在所述方法中，將操作參數(shù)通過總線連接(19)從中央IC(15)傳送到外圍IC(12)。所述方法的特征在于在外圍IC(12)的預寄存器(24)中初始緩存操作參數(shù)，并且僅當已經通過總線連接(19)從中央IC(12)發(fā)送傳送信號時，將緩存的工作參數(shù)傳送到工作寄存器(25)。該方法具有的優(yōu)點在于例如，在快速改變發(fā)送/接收單元中的接收條件的情況下，調節(jié)發(fā)送或接收增益設置非常靈活，并且容易避免由于檢測到的信號波動而造成的不正確的設置。本發(fā)明還涉及一種執(zhí)行所述方法的設備。
文檔編號G06F13/42GK1610897SQ02826371
公開日2005年4月27日 申請日期2002年12月14日 優(yōu)先權日2001年12月28日
發(fā)明者弗里德里?！ず４穆? 湯姆森·施瓦內貝格, 帕特里克·洛佩斯 申請人:湯姆森許可貿易公司