專利名稱：一種能快速讀取計算機開機程序的裝置的制作方法
技術領域：
本實用新型涉及一種計算機系統(tǒng)中的裝置，尤指一種讀取計算機開機程序的裝置。


圖1所示為包括一微處理器10、一北橋芯片11、一南橋芯片12、多個存儲器及一基本輸入輸出系統(tǒng)芯片的已知結(jié)構(gòu)示意圖，從中可以很清楚地看出，基本輸入輸出系統(tǒng)芯片13被連接至該南橋芯片12，因此微處理器10必須通過北橋芯片11與南橋芯片12，方能擷取到基本輸入輸出系統(tǒng)芯片13中所存放的開機程序代碼。除了基本輸入輸出系統(tǒng)芯片13的存儲器外，計算機系統(tǒng)還包括多個電連接于北橋芯片11的其它存儲器14。這些存儲器14一般為動態(tài)隨機存取存儲器(dynamic random accessmemory；以下簡稱DRAM)模塊。然而，一種SyncFlah閃存可與DRAM使用相同的總線，并以同一個DRAM存儲控制器來執(zhí)行。因此，現(xiàn)在也可使用一SyncFlah閃存來作為該多個存儲器14之一。在此情形下，使用一SyncFlash雙面針腳定義存儲器模塊(SyncFlash Dual In-line MemoryModule，簡稱SyncFlash DIMM)作為儲存開機程序代碼的基本輸入輸出系統(tǒng)芯片13，并插置到存儲器14所用的插槽上是可行的。借由此方式，微處理器10可以很快地通過北橋芯片11擷取到開機程序代碼。
但是，由于上述SyncFlash雙面針腳定義存儲器模塊與一般DRAM的雙面針腳定義存儲器模塊具有相同規(guī)格且同樣插置于與北橋芯片11相連接的存儲器插槽上，因此北橋芯片11所看到的SyncFlash存儲器模塊與DRAM存儲器模塊，兩者皆為相同的雙面針腳定義存儲器模塊，因而無法在執(zhí)行開機動作時直接辨識出何者為載有開機程序代碼的SyncFlash存儲器模塊，需提出一種可快速辨識該SyncFlash存儲器模塊的實用的解決方法。
為解決上述技術問題，本實用新型提供一種能快速讀取計算機開機程序的裝置，應用于一計算機系統(tǒng)中，包括一具有電連接至多個存儲器模塊的多個信號接腳的核心邏輯裝置、一儲存有該計算機系統(tǒng)開機程序代碼的特定存儲器模塊及一與該核心邏輯裝置電連接的微處理器，其特征在于該特定存儲器模塊包含一計算機系統(tǒng)識別該特定存儲器模塊的辨識電路，該辨識電路與該核心邏輯裝置的多個信號接腳中的一特定信號接腳電性連接，其能輸出一辨識信號，用以提供給該計算機系統(tǒng)讀取，進而使該計算機系統(tǒng)能判斷出該開機程序代碼儲存之處。
較佳者，上述裝置中的該多個信號接腳均為一點對點信號接腳，而該點對點信號接腳為一芯片選擇接腳(Chip Select pin)或一時鐘脈沖致能接腳(Clock Enable pin)。
較佳者，上述裝置中的該核心邏輯裝置為一芯片組的一北橋芯片，該特定存儲器模塊為一非揮發(fā)性存儲器模塊，而其它存儲器模塊則為一隨機存取存儲器模塊。
較佳者，上述裝置中的該非揮發(fā)性存儲器模塊為一SyncFlash存儲器模塊，而該隨機存取存儲器模塊為一動態(tài)隨機存取存儲器模塊。
較佳者，上述裝置中的該SyncFlash存儲器模塊為一SyncFlash雙面針腳定義存儲器模塊，而該動態(tài)隨機存取存儲器模塊為一動態(tài)隨機存取雙面針腳定義存儲器模塊。
較佳者，上述裝置中的該辨識電路為一下拉電阻，而輸出一低電位的數(shù)字辨識信號，而該核心邏輯裝置除該特定信號接腳外，電連接至其它存儲器模塊的信號接腳均電連接至一上拉電阻，而輸出一高電位的數(shù)字辨識信號。
較佳者，上述裝置中的該辨識電路為一上拉電阻，而輸出一高電位的數(shù)字辨識信號，而該核心邏輯裝置除該特定信號接腳外，電連接至其它存儲器模塊的信號接腳均電連接至一下拉電阻，而輸出一低電位的數(shù)字辨識信號。
由上可知，本實用新型提供一種能快速讀取計算機開機程序的裝置，其主機可很快地擷取到開機程序代碼并完成開機過程。
現(xiàn)結(jié)合下列附圖及具體實施例對本實用新型作更深入的說明。
圖1為一已知讀取計算機開機程序的裝置的結(jié)構(gòu)示意圖。
圖2為本實用新型第一較佳實施例的功能方框圖。
圖3為本實用新型第二較佳實施例的功能方框圖。
圖4a、圖4b為金氧半晶體管(MOS transistor)所構(gòu)成電阻的示意圖。
而因下拉電阻231的電阻值遠小于上拉電阻213的電阻值，故北橋芯片21在開機程序(或是重置程序)運行期間，便可進行讀取該等芯片選擇接腳(CS)211、212上電壓電位信號的動作，而以檢測低電位信號的方式，北橋芯片21便可判斷出何者為連接至SyncFlash存儲器模塊23的芯片選擇接腳，而進一步使微處理器20能通過北橋芯片21而由SyncFlash存儲器模塊23中擷取到開機程序代碼，進而完成后續(xù)的開機程序(或是重置程序)。
圖3所示為本實用新型第二較佳實施例的功能方框圖，在本例中，由于北橋芯片31的芯片選擇接腳(CS)311、312分別連接至一下拉電阻313、314至接地點而被拉至低電位。因此，為能使儲存有開機程序代碼的SyncFlash存儲器模塊33可被北橋芯片31從其它DRAM存儲器模塊32中辨識出來，可在SyncFlash存儲器模塊33的芯片選擇接腳(CS)上連接一上拉電阻331至一電壓源Vcc，可將上拉電阻331的電阻值設定為遠小于下拉電阻313的電阻值，進而形成一強上拉而弱下拉的電位狀態(tài)。
而因上拉電阻331的電阻值遠小于下拉電阻313的電阻值，故北橋芯片31在開機程序(或是重置程序)運行期間，便可進行讀取該等芯片選擇接腳(CS)311、312上電壓電位信號的動作，而以檢測高電位信號的方式，北橋芯片31便可判斷出何者為連接至SyncFlash存儲器模塊33的芯片選擇接腳，而進一步使微處理器30能通過北橋芯片31而由SyncFlash存儲器模塊33中擷取到開機程序代碼，進而完成后續(xù)的開機程序(或是重置程序)。
綜上所述，本實用新型的技術方案可準確快速地從插置于存儲器插槽上的眾多存儲器模塊中，辨識出何者為儲存有開機程序代碼的SyncFlash存儲器模塊，確實解決本實用新型的主要技術問題。而除了上述芯片選擇接腳(CS)外，本實用新型的技術方案尚可被運用于屬于北橋芯片與存儲器模塊間的任何點對點信號接腳上，例如時鐘脈沖致能接腳(ClockEnable pin，簡稱CKE)。
為能高度整合至集成電路制程中，上述的上拉電阻與下拉電阻可用如圖4a、圖4b所示的金氧半晶體管(MOS transistor)所構(gòu)成的電阻來完成。當然，本實用新型也可被運用于任何關于核心邏輯(core logic)裝置的類似硬件環(huán)境中，熟悉此技術的人根據(jù)本實用新型而作的等效變換及修飾，均應在本專利申請的保護范圍之內(nèi)。
權利要求1.一種能快速讀取計算機開機程序的裝置，應用于一計算機系統(tǒng)中，包括一具有電連接至多個存儲器模塊的多個信號接腳的核心邏輯裝置、一儲存有該計算機系統(tǒng)開機程序代碼的特定存儲器模塊及一與該核心邏輯裝置電連接的微處理器，其特征在于該特定存儲器模塊包含一計算機系統(tǒng)識別該特定存儲器模塊的辨識電路，該辨識電路與該核心邏輯裝置的多個信號接腳中的一特定信號接腳電性連接。
2.如權利要求1所述的能快速讀取計算機開機程序的裝置，其特征在于所述的該多個信號接腳均為一點對點信號接腳，而該點對點信號接腳為一芯片選擇接腳或一時鐘脈沖致能接腳。
3.如權利要求1所述的能快速讀取計算機開機程序的裝置，其特征在于所述的辨識電路為一下拉電阻。
4.如權利要求1所述的能快速讀取計算機開機程序的裝置，其特征在于所述的辨識電路為一上拉電阻。
5.如權利要求3所述的能快速讀取計算機開機程序的裝置，其特征在于所述核心邏輯裝置除特定信號接腳外，電連接至其它存儲器模塊的信號接腳均電連接至一上拉電阻。
6.如權利要求4所述的能快速讀取計算機開機程序的裝置，其特征在于所述核心邏輯裝置除特定信號接腳外，電連接至其它存儲器模塊的信號接腳均電連接至一下拉電阻。
7.如權利要求1所述的能快速讀取計算機開機程序的裝置，其特征在于所述的核心邏輯裝置為一芯片組的一北橋芯片，該特定存儲器模塊為一非揮發(fā)性存儲器模塊，而其它存儲器模塊則為一隨機存取存儲器模塊。
8.如權利要求7所述的能快速讀取計算機開機程序的裝置，其特征在于所述的非揮發(fā)性存儲器模塊為一SyncFlash存儲器模塊，而所述的隨機存取存儲器模塊為一動態(tài)隨機存取存儲器模塊。
9.如權利要求8所述的能快速讀取計算機開機程序的裝置，其特征在于所述的SyncFlash存儲器模塊為一SyncFlash雙面針腳定義存儲器模塊，而所述的動態(tài)隨機存取存儲器模塊為一動態(tài)隨機存取雙面針腳定義存儲器模塊。
專利摘要本實用新型提供一種能快速讀取計算機開機程序的裝置，應用于一計算機系統(tǒng)中，包括一核心邏輯裝置、一儲存有該計算機系統(tǒng)開機程序代碼的特定存儲器模塊及一微處理器，所有存儲器模塊均通過各自的信號接腳與該核心邏輯裝置連接，而該特定存儲器模塊包含一與該核心邏輯裝置的一特定信號接腳電連接的辨識電路，能輸出的一區(qū)別于其它存儲器模塊的辨識信號供該核心邏輯裝置識別，因而主機可從該特定存儲器模塊中讀取開機程序代碼，該核心邏輯裝置可為一北橋芯片，而該特定存儲器模塊可為一SyncFlash快閃存儲器，借由此方式，微處理器可以很快地通過北橋芯片擷取到開機程序代碼。
文檔編號G06F12/06GK2541902SQ02206688
公開日2003年3月26日 申請日期2002年2月28日 優(yōu)先權日2002年2月28日
發(fā)明者賴瑾, 蔡日興, 黃祥毅 申請人:威盛電子股份有限公司