專(zhuān)利名稱(chēng)：可編程計(jì)數(shù)比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域中的一種可編程計(jì)數(shù)比較器，特別適用于計(jì)算機(jī)、無(wú)線通信、互聯(lián)網(wǎng)及監(jiān)控系統(tǒng)等設(shè)備中作計(jì)數(shù)、數(shù)字比較和模式識(shí)別等可編程計(jì)數(shù)比較集成器件。
背景技術(shù)：
目前在市場(chǎng)使用和計(jì)數(shù)器或比較器的半導(dǎo)體集成器件只有單一單獨(dú)的計(jì)數(shù)器和單獨(dú)的數(shù)字比較器，兩者是分立的單獨(dú)器件，而且比較器也只是有單一的兩組數(shù)據(jù)比較，因此在無(wú)線電設(shè)備中應(yīng)用時(shí)給用戶(hù)使用帶來(lái)不便，造成使用數(shù)量增加，設(shè)備體積增大，成本提高，不能滿(mǎn)足用戶(hù)使用要求。
發(fā)明目的本發(fā)明所要解決的技術(shù)問(wèn)題在于避免上述背景技術(shù)中的不足之處而提供一種把計(jì)數(shù)器和數(shù)字比較器合二為一合成一個(gè)器件、同時(shí)能完成計(jì)數(shù)和數(shù)字比較雙重功能、并可任意設(shè)定計(jì)數(shù)比較的最大值和最小值、實(shí)現(xiàn)對(duì)一個(gè)連續(xù)脈沖信號(hào)進(jìn)行計(jì)數(shù)、并和預(yù)先設(shè)定的數(shù)值范圍進(jìn)行比較的可編程計(jì)數(shù)比較器，本發(fā)明還具有集成制造工藝簡(jiǎn)單、電路結(jié)構(gòu)成熟，性能穩(wěn)定可靠，體積小，成本低，使用方便等特點(diǎn)。
本發(fā)明所要解決的技術(shù)問(wèn)題由以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明由設(shè)定值鎖存器1、數(shù)字比較器2、計(jì)數(shù)器3、計(jì)數(shù)比較控制器4組成，其中計(jì)數(shù)信號(hào)入端口A與計(jì)數(shù)器3入端口1腳、計(jì)數(shù)比較控制器4入端口1腳并接，計(jì)數(shù)器3出端口3腳通過(guò)信號(hào)總線與數(shù)字比較器2入端口1腳連接、入端口2腳與計(jì)數(shù)比較控制器4出端口5腳連接，計(jì)數(shù)比較控制器4入端口2、3腳分別與計(jì)數(shù)時(shí)鐘入端口B、計(jì)數(shù)復(fù)位入端口C連接、出端口4與數(shù)字比較器2入端口2腳連接，設(shè)定值鎖存器1入端1、2腳分別與設(shè)定值時(shí)鐘入端口D、設(shè)定值復(fù)位入端口E連接、出端口3、4腳分別通過(guò)信號(hào)總線與數(shù)字比較器2入端口3、4腳連接、入端口5、6腳分別與設(shè)定最大值入端口F、設(shè)定最小值入端口G連接，數(shù)字比較器2出端口5腳與計(jì)數(shù)比較輸出端口H連接。
本發(fā)明所要解決的技術(shù)問(wèn)題還可以通過(guò)以下技術(shù)方案實(shí)現(xiàn)
本發(fā)明設(shè)定值鎖存器1由最大值移位寄存器6、最小值移位寄存器7構(gòu)成，數(shù)字比較器2由最大值比較器8、最小值比較器9、判別器10構(gòu)成，計(jì)數(shù)器3由計(jì)數(shù)集成電路11構(gòu)成，計(jì)數(shù)比較控制器4由計(jì)數(shù)控制集成電路12構(gòu)成，其中計(jì)數(shù)集成電路11出端1至8腳通過(guò)8根信號(hào)總線分別與最大值比較器8、最小值比較器9各入端1至8腳并接、入端9腳分別與計(jì)數(shù)信號(hào)入端口A、計(jì)數(shù)控制集成電路12入端1腳并接、入端10腳與計(jì)數(shù)控制集成電路12出端5腳連接，計(jì)數(shù)控制集成電路12入端2、3腳分別與計(jì)數(shù)時(shí)鐘入端口B、計(jì)數(shù)復(fù)位入端口C連接、出端4腳與判別器10入端3腳連接，最大值移位寄存器6出端1至8腳通過(guò)8根信號(hào)總線與最大值比較器8入端9至16腳連接、入端9、10、11腳分別與設(shè)定最大值入端口F、設(shè)定值時(shí)鐘入端口D、設(shè)定值復(fù)位入端口E連接，最小值移位寄存器7出端1至8腳通過(guò)8根信號(hào)總線與最小值比較器9入端9至16腳連接、入端9、10、11分別與設(shè)定最小值入端口G、設(shè)定值時(shí)鐘入端口D、設(shè)定值復(fù)位入端口E連接，最大值比較器8、最小值比較器9各出端2腳分別與判別器10入端1、2腳連接，判別器10入端4腳與計(jì)數(shù)比較輸出端口H連接。
本發(fā)明相比背景技術(shù)具有如下優(yōu)點(diǎn)1、本發(fā)明把計(jì)數(shù)器和數(shù)字比較器合二為一，集成制作成一個(gè)計(jì)數(shù)比較器件，同時(shí)能完成計(jì)數(shù)和數(shù)字比較雙重功能，使器件體積小，成本低，使用方便。
2、本發(fā)明可任意設(shè)定計(jì)數(shù)比較的最大值和最小值，實(shí)現(xiàn)對(duì)一個(gè)連續(xù)脈沖信號(hào)進(jìn)行計(jì)數(shù)、并和預(yù)先設(shè)定的數(shù)值范圍進(jìn)行比較，達(dá)到可編程計(jì)數(shù)比較目的。
3、本發(fā)明電路采用集成電路工藝制作，因此制造工藝簡(jiǎn)單，電路結(jié)構(gòu)成熟，性能穩(wěn)定可靠，便于批量生產(chǎn)。


圖1是本發(fā)明的電原理方塊圖。
圖2是本發(fā)明設(shè)定值鎖存器1、數(shù)字比較器2、計(jì)數(shù)器3、計(jì)數(shù)比較控制器4的電原理圖。
具體實(shí)施例方式
參照?qǐng)D1、圖2，本發(fā)明由設(shè)定值鎖存器1、數(shù)字比較器2、計(jì)數(shù)器3、計(jì)數(shù)比較控制器4組成。其中設(shè)定值鎖存器1由最大值移位寄存器6、最小值移位寄存7構(gòu)成，數(shù)字比較器2由最大值比較器8、最小值比較器9、判別器10構(gòu)成，計(jì)數(shù)器3由計(jì)數(shù)集成電路11構(gòu)成，計(jì)數(shù)比較控制器4由計(jì)數(shù)控制集成電路12構(gòu)成，圖2是本發(fā)明設(shè)定值鎖存器1、數(shù)字比較器2、計(jì)數(shù)器3、計(jì)數(shù)比較控制器4實(shí)施例的電原理接線圖，并按其連接線路。計(jì)數(shù)控制集成電路12作用是當(dāng)在一個(gè)計(jì)數(shù)時(shí)鐘周期內(nèi)沒(méi)發(fā)現(xiàn)計(jì)數(shù)脈沖信號(hào)時(shí)，由出端5腳發(fā)出停止計(jì)數(shù)集成電路11指令停止計(jì)數(shù)，并觸發(fā)判別器10入端3腳開(kāi)始比較。當(dāng)重新開(kāi)始計(jì)數(shù)時(shí)，將計(jì)數(shù)集成電路11清零后，允許計(jì)數(shù)器3計(jì)數(shù)。計(jì)數(shù)集成電路11作用是對(duì)計(jì)數(shù)信號(hào)進(jìn)行計(jì)數(shù)，完成計(jì)數(shù)功能，實(shí)施例計(jì)數(shù)范圍為0至255。最大值比較器8、最小值比較器9其作用是將計(jì)數(shù)集成電路11的輸出信號(hào)與設(shè)定在最大值移位寄存器6、最小值移位寄存器7中的設(shè)定值進(jìn)行比較，若所計(jì)數(shù)值在設(shè)定范圍內(nèi)，則輸出高電平，否則輸出低電平，然后輸入判別器10進(jìn)行比較判別，完成比較功能。最大值移位寄存的6、最小值移位寄存器7作用是將設(shè)定的最大和最小值以串行方式輸入并鎖存，完成可編程最大值、最小值的鎖存器功能，實(shí)施例設(shè)定范圍為0至255。實(shí)施例最大值、最小值移位寄存器7、8、最大值、最小值比較器9、10、判別器10、計(jì)數(shù)集成電路11、計(jì)數(shù)控制集成電路12均采用相應(yīng)功能的集成電路利用大規(guī)模集成電路工藝集成制作成一個(gè)電路結(jié)構(gòu)，在電路上制作有各種信號(hào)端口的連接電極，達(dá)到計(jì)數(shù)器和數(shù)字比較器合二為一的目的。
本發(fā)明簡(jiǎn)要工作原理如下可編程計(jì)數(shù)比較器在工作前先復(fù)位設(shè)定值鎖存器1，再輸入計(jì)數(shù)比較最大值和最小值。這兩個(gè)值在設(shè)定值時(shí)鐘的控制下，以串行方式輸入到設(shè)定值鎖存器1中保存。當(dāng)計(jì)數(shù)復(fù)位信號(hào)允許計(jì)數(shù)后，計(jì)數(shù)器3開(kāi)始對(duì)計(jì)數(shù)信號(hào)的連續(xù)脈沖進(jìn)行計(jì)數(shù)，當(dāng)在一個(gè)計(jì)數(shù)時(shí)鐘周期內(nèi)沒(méi)有發(fā)現(xiàn)計(jì)數(shù)脈沖時(shí)，停止計(jì)數(shù)，并觸發(fā)數(shù)字比較器2開(kāi)始比較，數(shù)字比較器2將計(jì)數(shù)器3的輸出與設(shè)定值鎖存器1中的設(shè)定值進(jìn)行比較，若所計(jì)數(shù)數(shù)值在設(shè)定的范圍內(nèi)，則輸出高電平，否則輸出低電平，計(jì)數(shù)比較的最大值和最小值可任意設(shè)定，實(shí)現(xiàn)可編程計(jì)數(shù)比較的目的。
權(quán)利要求
1.一種可編程計(jì)數(shù)比較器，其特征在于它由設(shè)定值鎖存器(1)、數(shù)字比較器(2)、計(jì)數(shù)器(3)、計(jì)數(shù)比較控制器(4)組成，其中計(jì)數(shù)信號(hào)入端口A與計(jì)數(shù)器(3)入端口1腳、計(jì)數(shù)比較控制器(4)入端口1腳并接，計(jì)數(shù)器(3)出端口3腳通過(guò)信號(hào)總線與數(shù)字比較器(2)入端口1腳連接、入端口2腳與計(jì)數(shù)比較控制器(4)出端口5腳連接，計(jì)數(shù)比較控制器(4)入端口2、3腳分別與計(jì)數(shù)時(shí)鐘入端口B、計(jì)數(shù)復(fù)位入端口C連接、出端口4與數(shù)字比較器(2)入端口2腳連接，設(shè)定值鎖存器(1)入端1、2腳分別與設(shè)定值時(shí)鐘入端口D、設(shè)定值復(fù)位入端口E連接、出端口3、4腳分別通過(guò)信號(hào)總線與數(shù)字比較器(2)入端口3、4腳連接、入端口5、6腳分別與設(shè)定最大值入端口F、設(shè)定最小值入端口G連接，數(shù)字比較器(2)出端口5腳與計(jì)數(shù)比較輸出端口H連接。
2.根據(jù)權(quán)利要求1所述的可編程計(jì)數(shù)比較器，其特征在于設(shè)定值鎖存器(1)由最大值移位寄存器(6)、最小值移位寄存器(7)構(gòu)成，數(shù)字比較器(2)由最大值比較器(8)、最小值比較器(9)、判別器(10)構(gòu)成，計(jì)數(shù)器(3)由計(jì)數(shù)集成電路(11)構(gòu)成，計(jì)數(shù)比較控制器(4)由計(jì)數(shù)控制集成電路(12)構(gòu)成，其中計(jì)數(shù)集成電路(11)出端1至8腳通過(guò)8根信號(hào)總線分別與最大值比較器(8)、最小值比較器(9)各入端1至8腳并接、入端9腳分別與計(jì)數(shù)信號(hào)入端口A、計(jì)數(shù)控制集成電路(12)入端1腳并接、入端10腳與計(jì)數(shù)控制集成電路(12)出端5腳連接，計(jì)數(shù)控制集成電路(12)入端2、3腳分別與計(jì)數(shù)時(shí)鐘入端口B、計(jì)數(shù)復(fù)位入端口C連接、出端4腳與判別器(10)入端3腳連接，最大值移位寄存器(6)出端1至8腳通過(guò)8根信號(hào)總線與最大值比較器(8)入端9至16腳連接、入端9、10、11腳分別與設(shè)定最大值入端口F、設(shè)定值時(shí)鐘入端口D、設(shè)定值復(fù)位入端口E連接，最小值移位寄存器(7)出端1至8腳通過(guò)8根信號(hào)總線與最小值比較器(9)入端9至16腳連接、入端9、10、11分別與設(shè)定最小值入端口G、設(shè)定值時(shí)鐘入端口D、設(shè)定值復(fù)位入端口E連接，最大值比較器(8)、最小值比較器(9)各出端2腳分別與判別器(10)入端1、2腳連接，判別器(10)入端4腳與計(jì)數(shù)比較輸出端口H連接。
全文摘要
本發(fā)明公開(kāi)了一種可編程計(jì)數(shù)比較器，它涉及半導(dǎo)體器件領(lǐng)域中的用于可編程計(jì)數(shù)比較的集成器件。它由設(shè)定值鎖存器、數(shù)字比較器、計(jì)數(shù)器、計(jì)數(shù)比較控制器等部件組成。它把計(jì)數(shù)器和比較器合二為一制作成一個(gè)集成器件，同時(shí)完成計(jì)數(shù)和數(shù)字比較雙重功能，可任意設(shè)定計(jì)數(shù)比較的最大值和最小值，實(shí)現(xiàn)對(duì)一個(gè)連續(xù)脈沖信號(hào)進(jìn)行計(jì)數(shù)并和預(yù)先設(shè)定的數(shù)值范圍進(jìn)行比較，達(dá)到可編程計(jì)數(shù)比較的目的，本發(fā)明還具有集成制造工藝簡(jiǎn)單，采用電路結(jié)構(gòu)成熟，性能穩(wěn)定可靠，體積小，成本低等特點(diǎn)，特別適用于計(jì)算機(jī)、通信等設(shè)備中作可編程計(jì)數(shù)比較、識(shí)別等集成電路器件。
文檔編號(hào)G06F7/60GK1396519SQ02129448
公開(kāi)日2003年2月12日 申請(qǐng)日期2002年8月26日 優(yōu)先權(quán)日2002年8月26日
發(fā)明者吳洪江, 廖斌 申請(qǐng)人:中國(guó)電子科技集團(tuán)公司第十三研究所