亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

中高頻短延遲時(shí)鐘脈寬調(diào)整電路的制作方法

文檔序號(hào):6497294閱讀:370來(lái)源:國(guó)知局
專利名稱:中高頻短延遲時(shí)鐘脈寬調(diào)整電路的制作方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種延遲時(shí)鐘脈寬調(diào)整電路,特別是,涉及由遲滯比較器和時(shí)鐘信號(hào)占空比到直流電平轉(zhuǎn)換器構(gòu)成的中高頻短延遲時(shí)鐘脈寬調(diào)整電路。
在現(xiàn)代信號(hào)處理系統(tǒng)中,時(shí)鐘信號(hào)是不可或缺的,由于通信等技術(shù)領(lǐng)域突飛猛進(jìn)的發(fā)展,對(duì)時(shí)鐘信號(hào)的要求也越來(lái)越高,主要體現(xiàn)在以下幾個(gè)方面(1)時(shí)鐘信號(hào)的頻率精確度,這個(gè)方面,主要通過(guò)晶體振蕩器和原子時(shí)鐘來(lái)解決;(2)時(shí)鐘信號(hào)的長(zhǎng)時(shí)間穩(wěn)定度,在一年或更長(zhǎng)的時(shí)間內(nèi),時(shí)鐘信號(hào)的誤差在一秒或更小的范圍內(nèi),這方面通過(guò)時(shí)鐘源的穩(wěn)定性來(lái)確定;(3)時(shí)鐘信號(hào)的占空比穩(wěn)定度,由于外來(lái)的突然變化等原因,時(shí)鐘的占空比發(fā)生較大的偏移,能夠?qū)е峦ㄐ畔到y(tǒng)中產(chǎn)生較大的誤碼率。在模數(shù)轉(zhuǎn)換器中,由于采樣/保持電路中的轉(zhuǎn)換速率(SAMPLE RATE)是設(shè)計(jì)中確定的值,占空比變化導(dǎo)致對(duì)電容的充電時(shí)間縮短而不能達(dá)到規(guī)定的變換精度。


圖1為現(xiàn)有高精度時(shí)鐘發(fā)生器的簡(jiǎn)單原理圖。在圖1中,時(shí)鐘占空比的變化,主要來(lái)自系統(tǒng)誤差和隨機(jī)誤差兩部分。系統(tǒng)誤差包括晶體振蕩器輸出信號(hào)幅度的變化,由于負(fù)載等的影響而產(chǎn)生的諧波,直流觸發(fā)電平的變化,和溫度漂移等。隨機(jī)誤差主要來(lái)自晶體振蕩器正弦輸出中直流成分的偏差,比較器輸入級(jí)的隨機(jī)偏差,和直流觸發(fā)電平的偏差等。
為了簡(jiǎn)化分析過(guò)程,將所有的誤差變換到晶體振蕩器的正弦信號(hào)輸出級(jí),并假定信號(hào)的偏差較小,即,在分析誤差對(duì)占空比的影響時(shí),根據(jù)正弦波方程,觸發(fā)沿發(fā)生的時(shí)間為ΔV=Vsin(2πf*Δt) (1)
其中,V表示正弦波的幅度,f表示頻率,ΔV表示正弦波中直流成分的變化。假設(shè)V>>ΔV,根據(jù)正弦函數(shù)的近似方程,由上述公式(1),可獲得觸發(fā)沿發(fā)生的時(shí)間變化近似式為Δt=ΔV/V*2πf (2)由于在上升觸發(fā)沿和下降觸發(fā)沿都發(fā)生相同的時(shí)間變化,根據(jù)公式(2),占空比的變化可以表示為ΔD=ΔV/πV (3)由上述公式(3),可以得到如圖2所示的信號(hào)。
在圖2中,理想的時(shí)鐘信號(hào),若duty=t2/(t1+t2),其直流電平與正弦直流成分重合。實(shí)際時(shí)鐘信號(hào),則直流觸發(fā)電平與正弦直流成分不重合,如該圖2中虛線所示。這時(shí),晶體振蕩器輸出的正弦中的直流成分的變化呈負(fù)極性,也就是說(shuō),變化成分的極性是不確定的。
本發(fā)明的目的在于提供一種能夠處理規(guī)定頻率以下的時(shí)鐘信號(hào),具有自適應(yīng)能力的中高頻短延遲時(shí)鐘脈寬調(diào)整電路,使得時(shí)鐘信號(hào)的占空比無(wú)大突變,減小對(duì)數(shù)字信號(hào)處理的壓力,即使時(shí)鐘信號(hào)占空比相對(duì)于設(shè)定值變化時(shí),也能在1至2個(gè)時(shí)鐘內(nèi)得到校正,并使調(diào)整電路適合于亞微米集成電路制造工藝,以減少芯片制造過(guò)程中的隨機(jī)誤差的影響,從而能夠滿足數(shù)模混合集成電路芯片在現(xiàn)代通信系統(tǒng)中應(yīng)用的高信息量,低誤碼率,以及對(duì)時(shí)鐘信號(hào)的占空比穩(wěn)定性較高的要求。
為了達(dá)到上述目的,根據(jù)本發(fā)明的中高頻短延遲時(shí)鐘脈寬調(diào)整電路,具有遲滯比較器和多個(gè)電源,還包括一個(gè)遲滯比較器,用于將一個(gè)輸入端輸入的正弦波信號(hào)與另一個(gè)輸入端輸入的門(mén)限電壓進(jìn)行比較,并輸出具有規(guī)定占空比的時(shí)鐘信號(hào);一個(gè)偵測(cè)電路,用于偵測(cè)輸入的所述遲滯比較器輸出的所述時(shí)鐘信號(hào)中是否出現(xiàn)波動(dòng)信號(hào);以及一個(gè)校正電路,用于根據(jù)所述偵測(cè)電路檢測(cè)到的波動(dòng)信號(hào),校正所述時(shí)鐘信號(hào)轉(zhuǎn)換成所述遲滯比較器輸入的所述門(mén)限電壓。
根據(jù)本發(fā)明的中高頻短延遲時(shí)鐘脈寬調(diào)整電路,時(shí)鐘信號(hào)的占空比可以設(shè)定為一個(gè)確定的數(shù)值,任何偏離于此設(shè)定值的變化,包括緩慢的變化和劇烈的突變,都可以被偵測(cè)到并立即得到校正,校正的周期為1至2個(gè)時(shí)鐘信號(hào)周期。
本發(fā)明的占空比偵測(cè)電路,采用了兩種結(jié)構(gòu),針對(duì)集成電路中的快速反應(yīng)通道瓶頸問(wèn)題,對(duì)其中一個(gè)實(shí)施方案,采用對(duì)等恒流源的辦法進(jìn)行校正。
在本發(fā)明的電路中,時(shí)鐘信號(hào)的輸出被直接利用于占空比偵測(cè)電路,消除了由于集成電路制造中因器件的匹配等引起的失調(diào)對(duì)時(shí)鐘信號(hào)占空比的影向。
雖然本發(fā)明時(shí)鐘信號(hào)占空比的調(diào)整電路是針對(duì)于快速反應(yīng)的突變量進(jìn)行的,但是對(duì)于由低速偏離引起的時(shí)鐘信號(hào)占空比的改變,此電路亦同樣可以進(jìn)行調(diào)整和補(bǔ)償。
總之本發(fā)明的中高頻短延遲時(shí)鐘脈寬調(diào)整電路能夠處理400MHz頻以下的時(shí)鐘信號(hào),具有時(shí)鐘信號(hào)的占空比無(wú)大突變,自適應(yīng)能力強(qiáng),并適合于亞微米集成電路制造工藝的優(yōu)點(diǎn),從而適應(yīng)現(xiàn)代通信對(duì)高信息量、低誤碼率、以及在數(shù)?;旌舷到y(tǒng)中,對(duì)時(shí)鐘信號(hào)的占空比穩(wěn)定性的較高要求。
以下,將參照附圖,詳細(xì)說(shuō)明本發(fā)明的實(shí)施例,其中圖1表示時(shí)鐘信號(hào)發(fā)生器原理圖;圖2表示理想時(shí)鐘信號(hào)發(fā)生器與實(shí)際時(shí)鐘信號(hào)發(fā)生器的輸出信號(hào)比較圖;圖3表示時(shí)鐘信號(hào)占空比調(diào)整電路的框圖;圖4表示本發(fā)明的實(shí)施例電路對(duì)電平偏離免疫示意圖;圖5表示實(shí)施例1的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路示意圖(MOS);
圖6表示實(shí)施例2的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路示意圖(雙極);圖7表示本發(fā)明實(shí)施例1的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路的具體結(jié)構(gòu)圖;圖8消除了寄生電容影響的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路示意圖;圖9表示本發(fā)明實(shí)施例2的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路的具體結(jié)構(gòu)圖;圖10表示時(shí)鐘信號(hào)占空比快速調(diào)整過(guò)程示意圖。
首先,參照?qǐng)D3,說(shuō)明本發(fā)明的時(shí)鐘信號(hào)占空比調(diào)整電路的基本結(jié)構(gòu)框圖。本調(diào)整電路由遲滯比較器模塊和時(shí)鐘信號(hào)占空比偵測(cè)及校正電路模塊組成。VCC和gnd分別為電源和地,VinP為振蕩器的正弦波輸入、Vout為時(shí)鐘信號(hào)輸出、Vref為參考電平輸入、Vbias1、Vbias2和Vbias3為3個(gè)偏置電壓輸入。電源VCC和地gnd,分別同遲滯比較器與偵測(cè)及校正電路的電源端和接地端連接。偏置電壓Vbias1與遲滯比較器的參考電平輸入端Vref連接。參考電壓Vref、偏置電壓Vbias2和Vbias3分別與偵測(cè)及校正電路的相應(yīng)端連接。正弦波的輸出連接到遲滯比較器的P端,偵測(cè)及校正電路的輸出端連接到遲滯比較器的N端,而遲滯比較器的輸出端連接到偵測(cè)及校正電路的輸入端。
正弦波的輸出連接到遲滯比較器的輸入端P,當(dāng)該輸入端P的輸入電壓大于其輸入端N的輸入電壓時(shí),該遲滯比較器輸出為1;否則,該遲滯比較器輸出為0。同時(shí),由于時(shí)鐘信號(hào)的輸出被連接到偵測(cè)及校正電路的輸入端,偵測(cè)及校正電路的輸出端連接到遲滯比較器的輸入端N,所以,電路具有自適應(yīng)功能。
在穩(wěn)定輸出時(shí),偵測(cè)及校正電路的輸出為設(shè)定值,時(shí)鐘信號(hào)的占空比在規(guī)定范圍內(nèi)。當(dāng)由于某種原因,遲滯比較器輸出信號(hào)的占空比增大時(shí),偵測(cè)電路的輸出也將升高,從而改變了遲滯比較器的門(mén)限電壓,在遲滯比較器輸出端,時(shí)鐘信號(hào)的占空比隨之改變。以時(shí)鐘信號(hào)占空比增大為例,此時(shí),偵測(cè)電路的輸出將升高(參見(jiàn)下面圖10所示),時(shí)鐘信號(hào)的占空比將回落。
另外,上述本發(fā)明實(shí)施方案的時(shí)鐘信號(hào)占空比調(diào)整電路,可以應(yīng)用于數(shù)字CMOS工藝中,較好地解決在數(shù)?;旌舷到y(tǒng)中對(duì)時(shí)鐘信號(hào)占空比調(diào)整的要求。
下面,將說(shuō)明本實(shí)施方案,對(duì)于器件失配等原因?qū)е碌闹绷魇д{(diào)電壓具有免疫功能。為此,將調(diào)整電路進(jìn)一步簡(jiǎn)化為示意圖4。
在所示的圖4中,將所有的電路認(rèn)為是無(wú)電壓偏離的,將所有可能產(chǎn)生偏離電壓的因素用Vos來(lái)表示,Vsin是包含直流分量的正弦波輸入,Vth為遲滯比較器的門(mén)限電壓,也就是脈沖占空比偵測(cè)及校正電路的輸出,其輸入為整形后的時(shí)鐘信號(hào)。
當(dāng)Vos為正時(shí),在遲滯比較器的信號(hào)輸入端口,信號(hào)將會(huì)上移,導(dǎo)致輸出的時(shí)鐘信號(hào)的占空比增大;增大占空比的時(shí)鐘信號(hào)輸入偵測(cè)及校正電路后,使得Vth升高。在電路穩(wěn)定工作狀態(tài),Vth升高的值與Vos抵銷(xiāo),所以,系統(tǒng)對(duì)電路中存在的由制造過(guò)程中引入的隨機(jī)誤差具有自適應(yīng)消除的功能,及對(duì)電平的偏離是免疫的。
設(shè)定占空比偵測(cè)及校正電路的傳輸函數(shù)為H(D)=Vdc+K*ΔV上式中,Vdc為直流分量,K為校正電路的增益。
設(shè)定遲滯比較器的占空比傳輸函數(shù)為Δduty=F(V)*ΔV在上式中,假定遲滯比較器對(duì)占空比的響應(yīng)是線性的,F(xiàn)(V)為電平恒定時(shí)的占空比系數(shù)。
因偏離電壓的引入造成的占空比變化為Δduty=F(V)*Vos偏離電壓引起的遲滯比較器門(mén)限電壓變化為Vth=Vdc+K*Δduty=Vdc+F(V)*Vos (4)
從公式(4)去除直流分量的影響,只考慮偏離電壓的響應(yīng),可以得到四種情況,也就是1、K*F(V)=1偏離電壓造成的占空比變化會(huì)完全消除;2、K*F(V)<1偏離電壓仍將引起時(shí)鐘信號(hào)占空比的變化,但變化會(huì)減?。?、1<K*F(V)<2偏離電壓引起時(shí)鐘信號(hào)占空比的變化,變化減小并且是極性相反的;4、K*F(V)>2偏離電壓引起時(shí)鐘信號(hào)占空比的變化,變化是增大的并且是極性相反的。
由此可知,除上述(4)這一情況外,本發(fā)明由偵測(cè)及校正電路構(gòu)成的調(diào)整電路完全能夠消除偏離電壓造成的占空比變化。
實(shí)施例1圖5表示實(shí)施例1的由MOS晶體管集成的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路示意圖。在圖5中,Vin為時(shí)鐘信號(hào)輸入,Vout為占空比偵測(cè)及校正電路的輸出,作為遲滯比較器的門(mén)限電壓。
偵測(cè)電路包括電流開(kāi)關(guān)、第1偏置電路、第1電流鏡電路、第2電流鏡電路和第3電流鏡電路。第1偏置電路M6'輸出偏置電流I1。第1電流鏡電路由M27'和M26'組成、第2電流鏡電路由M10'和M9'組成、和第3電流鏡電路由M28'和M29'組成,分別輸出電流為I2和I7,I3和I4,I5和I6。該偵測(cè)電路的第1電流鏡電路和第2電流鏡電路的輸入端接電源,其各自一個(gè)輸出端分別與電流開(kāi)關(guān)的一個(gè)輸入端相接,第1電流鏡電路的另一個(gè)輸出端接到MOS晶體管M30'的柵極和作為電流電壓轉(zhuǎn)換器的電容C的一端,第2電流鏡電路的另一輸出端接第3電流鏡電路的一輸入端。第3電流鏡電路的另一輸入端與電容C的一端相接。并且,第1偏置電路的輸入端與電流開(kāi)關(guān)的公共輸出端相接。第3電流鏡電路的輸出端、第1偏置電路的輸出端和電容C的另一端接地。
校正電路部分具有電流到電壓的轉(zhuǎn)換電路和比較電路,具體說(shuō)構(gòu)成包括第2偏置電路M24'、第3偏置電路M33',第4電流鏡電路、MOS晶體管M30'及電阻R1、R2和電容C。該第4電流鏡電路由M31'平和M32'組成,分別輸出電流為I8和I9,它的輸入端接電源,其一輸出端接MOS晶體管M30'的漏極,而另一輸出端接到第2偏置電路M33'的輸入端和第3偏置電路與電阻R2的節(jié)點(diǎn),即PWM濾波器的Vout。MOS晶體管M30'的源極接電阻R1的一端,電阻R1的另一端接地。電流到電壓的轉(zhuǎn)換器具有由MOS晶體管M30'和電容C組成電路,根據(jù)電容C上的電壓電平的高低,控制M30'的柵極,決定其導(dǎo)通電流的大小。
時(shí)鐘信號(hào)從Vin輸入電流開(kāi)關(guān),用以控制電流開(kāi)關(guān)的電流I1的流向。當(dāng)Vin=1,I2=I1,I3=0;當(dāng)Vin=0時(shí),I2=0,I3=I1。以x=y=1為例來(lái)說(shuō),此時(shí)的時(shí)鐘信號(hào)占空比為50%。當(dāng)因?yàn)槟撤N原因,時(shí)鐘信號(hào)的占空比增大,則第1偏置電路的I1接入第1電流鏡電路的I2和I7的時(shí)間將大于接入第2電流鏡電路的I3和I4的時(shí)間,因此,在每一個(gè)時(shí)鐘周期內(nèi),第1電流鏡的I7注入電容C的電荷將大于I6釋放的電荷;由于多余凈電荷的注入,電容C上的電壓會(huì)逐漸升高;電容上電壓的升高,引起晶體管M30'柵極電壓的升高,電阻R1的承載電壓增大,使得晶體管M30'中的溝道電流增加,電流I8增加;由于I8和I9為電流鏡,I9電流隨著I8電流的增大而增大,電阻R2的承載電壓升高,及Vout升高;由于Vout為遲滯比較器的門(mén)限電壓,如圖10所示,升高的門(mén)限電壓會(huì)導(dǎo)致占空比的回落;經(jīng)過(guò)幾個(gè)周期的調(diào)整后,占空比被調(diào)整到設(shè)定的值,此時(shí),調(diào)整過(guò)程結(jié)束。
時(shí)鐘信號(hào)占空比的設(shè)定與圖10中的x、y的值有關(guān)。以下分析,給出了時(shí)鐘信號(hào)占空比與x、y值的關(guān)系,及設(shè)定的占空比只與x、y有關(guān)。
設(shè)定Vin為1的時(shí)間為t1,為0的時(shí)間為t2,則信號(hào)的周期為T(mén)=t1+t2。電容上電壓的變化為ΔV=(t1*y-t2*x)*I1/CVout=(Ibias-I10)*R2+R2*ΔV/R1ΔVout=R2*ΔV/R1D=t1/(t1+t2)在穩(wěn)態(tài)工作時(shí),PWM濾波器的輸出為直流,即變化量為0,則時(shí)鐘信號(hào)的占空比為x和y的函數(shù)。
ΔVout=0←→t1*y=t2*xD=t1/(t1+t2)=x/(x+y)從上式可以得到,當(dāng)x=y時(shí),時(shí)鐘信號(hào)的占空比為50%;當(dāng)x=2y時(shí),時(shí)鐘信號(hào)的占空比為66.7%…。以上,計(jì)算是在理想狀態(tài)下得到的,對(duì)于實(shí)際電路,由于漏電流及晶體管匹配的影響,結(jié)果略有差異。
圖6是一種由雙極型晶體管構(gòu)成的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路的示意圖。從圖6與上述圖5比較可以看出,其中以雙極晶體管T1替換MOS晶體管30',但是其余元件也是由雙極晶體管構(gòu)成且其電路連接方式都相同,因此不再重復(fù)說(shuō)明。
由于雙極晶體管需要電流驅(qū)動(dòng),所以其控制精度誤差比MOS晶體管要大。
下面,提供一種按照?qǐng)D5所示電路示意圖,由MOS晶體管構(gòu)成時(shí)鐘占空比的偵測(cè)及校正電路的具體結(jié)構(gòu)。
首先,說(shuō)明偵測(cè)電路部分的結(jié)構(gòu),如圖7所示,該電路包括有一個(gè)反相器、一對(duì)電流開(kāi)關(guān)、第1、第2和第3的電流鏡電路和第1偏置電路。該反相器是由PMOS晶體管M14和NMOS晶體管M13串聯(lián)組成,即,晶體管M13的源極接地,其漏極和柵極分別與該M14的漏極和柵極連接,晶體管M14的源極接電源VCC而成。該電流開(kāi)關(guān)是由一對(duì)NMOS晶體管M8、M136組成,其晶體管M8和M136的柵極分別輸入時(shí)鐘信號(hào)Vin和反相器輸出的反相時(shí)鐘信號(hào),該晶體管M8、M136的源極一起接到NMOS晶體管M19的源極,其漏極分別與PMOS晶體管M27、M10的漏極連接。第1電流鏡電路是由晶體管M27、PMOS晶體管M26組成,該晶體管M27的柵、漏極與M26的柵極相接,其源極都接到電源VCC,而M26漏極接第3電流鏡電路的晶體管M28的漏極,另外,晶體管M28的柵極與M29柵極連接,其源極都接地gnd。第2電流鏡電路由晶體管M10、PMOS晶體管M9組成和第3電流鏡電路由NMOS晶體管M29和M28組成,其連接方式與第1電流鏡電路相同,Vbias2向M20提供柵極偏置電壓。NMOS晶體管M19和M6構(gòu)成第1偏置電路。
另外,上述晶體管M8的漏極向校正電路輸出電流,并通過(guò)作為電流到電壓轉(zhuǎn)換器的電容C1接地。電流鏡電路用于將時(shí)鐘信號(hào)為1時(shí)的電流進(jìn)行1∶1轉(zhuǎn)換并對(duì)電容C1充電。NMOS晶體管M34、M35和M36、M37構(gòu)成的恒流源可以對(duì)電流鏡進(jìn)行偏置以提高系統(tǒng)的響應(yīng)速度。并且,PMOS晶體管M25、NMOS晶體管M19、M37是共陰共柵放大(CASCODE)級(jí),由Vbias向其柵極提供偏置。此級(jí)電路可以有效地降低溝道長(zhǎng)度調(diào)制效應(yīng)。
以下說(shuō)明校正電路部分的結(jié)構(gòu),該校正電路具有從電流到電壓的轉(zhuǎn)換器和比較電路。第4電流鏡電路包括晶體管M32和M31,該晶體管M32的柵極、M31的柵極和漏極相連接,其源極都接到電源。NMOS晶體管M30連接電阻R14,NMOS晶體管M33的源極連接電阻R15構(gòu)成第2偏置電路。該晶體管M33、M30漏極分別接到PMOS晶體管M32、M31的漏極,其柵極分別接到PMOS晶體管M25的柵極和M8的漏極,而這兩電阻R14、R15的另一端接地。該晶體管M30、M33進(jìn)行電壓到電流的轉(zhuǎn)換并比較,其差電流在電阻R13上形成遲滯比較器的門(mén)限電壓對(duì)時(shí)鐘信號(hào)的占空比進(jìn)行調(diào)整。
PMOS晶體管M11、M24和M12為第3偏置電路,它提供偏置電流,其源極共同接電源VCC,其柵極及M11的漏極共同與NMOS晶體管M22的漏極連接,該M24和M12的漏極分別與電阻R13、PMOS晶體管M25的源極連接。晶體管M25源極接PMOS晶體管M12漏極,其柵極接參考電壓Verf,漏極接NMOS晶體管M23的漏極。晶體管M23的源極接地,其柵極和漏極一起與偵測(cè)電路的晶體管M6柵極相連接。
并且,電流源產(chǎn)生電路由運(yùn)算放大器、NMOS晶體管M22和電阻R12構(gòu)成。該運(yùn)算放大器的vinP端加上參考電壓Vref,其輸出端vout與M22柵極連接,vinN端與M22的源極以及電阻R12的一端連接,而電阻R12的另一端接地gnd。
并且,PMOS晶體管M24和M33的漏極與電阻R13的連接點(diǎn),作為直流電平輸出Vout節(jié)點(diǎn)。
在以上電路中,時(shí)鐘信號(hào)從Vin輸入,時(shí)鐘信號(hào)及其反相時(shí)鐘,分別控制晶體管M8、M136電流開(kāi)關(guān),晶體管M26、M27將時(shí)鐘信號(hào)為1時(shí)的電流進(jìn)行1∶1轉(zhuǎn)換并對(duì)電容C1充電;晶體管M10、M9和M28、M29將時(shí)鐘信號(hào)為0時(shí)的電流進(jìn)行1∶1轉(zhuǎn)換并對(duì)電容C1進(jìn)行放電。晶體管M30、M33進(jìn)行電壓到電流的轉(zhuǎn)換并比較,其差電流在電阻R13上形成遲滯比較器的門(mén)限電壓對(duì)時(shí)鐘信號(hào)的占空比進(jìn)行調(diào)整。
設(shè)定晶體管M6、M19中的電流為I,則時(shí)鐘信號(hào)為1時(shí),對(duì)電容C1的充電為Cl*(dV/dt)=I*Duty
當(dāng)時(shí)鐘信號(hào)為0時(shí),對(duì)電容的放電為C1*(dV/dt)=I*(1-Duty)在1個(gè)時(shí)鐘信號(hào)周期內(nèi),對(duì)電容的純充電量為C1*(dV/dt)=I*(2*Duty-1)(5)當(dāng)時(shí)鐘信號(hào)占空比大于50%時(shí),電容上的電壓在升高;當(dāng)時(shí)鐘信號(hào)占空比小于50%時(shí),電容上的電壓在下降。并且,從上式(5)分析中,穩(wěn)定狀態(tài)時(shí),DUTY=50%,電容上的電壓保持穩(wěn)定。
設(shè)定系統(tǒng)在穩(wěn)定狀態(tài)時(shí)正弦波輸出發(fā)生了微小變化,以推導(dǎo)電路的小信號(hào)工作原理及應(yīng)用公式。系統(tǒng)在穩(wěn)定工作狀態(tài)附近發(fā)生的微小變化,導(dǎo)致電容上電壓的微小變化為C1*(dVc/dt)=2*I*ΔDuty電容上電壓的微小變化引起遲滯比較器的門(mén)限電壓變化為ΔVcom=(ΔVc/R14)*R13設(shè)定時(shí)鐘信號(hào)占空比的變化由正弦波的微小變化引起,由前面的分析,可以得到導(dǎo)致時(shí)鐘信號(hào)占空比變化的公式為Δduty=ΔV/π*V上式中,V為正弦波信號(hào)的幅度。
系統(tǒng)構(gòu)成一個(gè)閉環(huán)回路時(shí),任何極性的正弦波電壓的微小變化會(huì)導(dǎo)致一個(gè)相同極性的微小變化,出現(xiàn)在遲滯比較器的輸入端N,此微小變化電壓為ΔVcom=K*ΔV在上式中,設(shè)定系統(tǒng)回路的增益為K,則K的計(jì)算公式為K={2*I/(f*C1*R14*π*V)}*R13針對(duì)K的取值,可以有以下3種情況。
1、K=1
在此種情況下,時(shí)鐘信號(hào)任何占空比的微小變化,都會(huì)在下一個(gè)時(shí)鐘周期內(nèi)得到完全的補(bǔ)償,從而使占空比恢復(fù)到設(shè)定值;2、K<1在此種情況下,對(duì)時(shí)鐘信號(hào)占空比的調(diào)整是按照幾何級(jí)數(shù)的比例進(jìn)行的,如每次調(diào)整的精度為90%,則經(jīng)過(guò)兩個(gè)時(shí)鐘周期后,調(diào)整精度可以達(dá)到1%;3、K>1在此種情況下,對(duì)時(shí)鐘信號(hào)的占空比出現(xiàn)過(guò)調(diào),占空比不會(huì)收斂于設(shè)定值。如占空比增大,則第一次調(diào)整后,占空比將小于設(shè)定值,第二次調(diào)整后又將大于設(shè)定值。依此類(lèi)推,時(shí)鐘信號(hào)的占空比將會(huì)來(lái)回?cái)[動(dòng)。
實(shí)施例2本發(fā)明人針對(duì)寄生電容對(duì)響應(yīng)速度的瓶頸問(wèn)題,在本實(shí)施例2的時(shí)鐘信號(hào)占空比調(diào)整電路中,采用措施,去除了電流轉(zhuǎn)換路徑中寄生電容的影響,使系統(tǒng)響應(yīng)速度進(jìn)一步得到改善,以便該電路可以應(yīng)用于100MHz至400MHz的時(shí)鐘電路中。
以下,參照?qǐng)D8,說(shuō)明消除了寄生電容影響的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路。在圖8中,與圖5同樣,Vin為時(shí)鐘信號(hào)輸入,Vout為占空比偵測(cè)及校正電路的輸出,作為遲滯比較器的門(mén)限電壓。
偵測(cè)電路包括反相器、第1電流開(kāi)關(guān)1、第2電流開(kāi)關(guān)2、作為第1電流源電路的M26"和作為第2電流源電路M6"。第1電流源電路的M26"輸入端接電源VCC,輸出端接電流開(kāi)關(guān)1。第2電流源電路的M6"輸入端接開(kāi)關(guān)2,輸出端接地GND。電流源電路M26"提供電流I1=m*I,電流源電路M6"提供偏置電流I2=n*I。第1開(kāi)關(guān)1的一端接地GND,另一端和第2開(kāi)關(guān)2的一端連接,開(kāi)關(guān)2的另一端接電源VCC,時(shí)鐘信號(hào)輸入Vin和反相器輸出的反相時(shí)鐘信號(hào)分別控制開(kāi)關(guān)1和開(kāi)關(guān)2的工作狀態(tài)。另外,開(kāi)關(guān)1和開(kāi)關(guān)2的公共節(jié)點(diǎn)接到作為電流電壓轉(zhuǎn)換電路的電容C。
至于校正電路完全與圖5相同,因此說(shuō)明從略。
當(dāng)Vin為高電平時(shí),該開(kāi)關(guān)1接通,以電流源電路M26"的輸出電流I1向電容C充電,否則,將電流I1接入地;當(dāng)Vin為低電平時(shí),該開(kāi)關(guān)2接通,使電容C以電流源電路M6"的電流I2的速度放電,否則,將電流I2接入VCC。
設(shè)定m=n=1,即設(shè)定占空比設(shè)定為50%為例進(jìn)行說(shuō)明上述電路的工作。
當(dāng)因?yàn)槟撤N原因,時(shí)鐘信號(hào)的占空比增大時(shí),在每一個(gè)時(shí)鐘周期內(nèi),電流源電路M26"注入的電荷將大于電流源電路M6"釋放的電荷;由于多余凈電荷的增加,電容C上的電壓會(huì)升高;電容C承載的電壓接入晶體管M30'的柵極,導(dǎo)致晶體管的偏置電壓升高,使電阻R1承載的電壓升高;電阻R1承載電壓的升高,又引起晶體管M30'中溝道電流的增大,流過(guò)電流源電路M6'的電流I2增大;由于M32'和M31'構(gòu)成電流鏡,因此其電流I4隨著I3的增大而增大;電流I4的增大,導(dǎo)致電阻R2'的承載電壓升高,即輸出Vout升高;該輸出Vout為比較器的門(mén)限電壓,據(jù)圖10,升高的門(mén)限電壓導(dǎo)致時(shí)鐘信號(hào)占空比的回落;經(jīng)過(guò)幾個(gè)時(shí)鐘周期的調(diào)整后,時(shí)鐘信號(hào)的占空比回落到設(shè)定值,此時(shí),調(diào)整過(guò)程結(jié)束。當(dāng)時(shí)鐘信號(hào)的占空比減小時(shí),調(diào)整過(guò)程與上述類(lèi)似,只是信號(hào)的變化相反。
在本實(shí)施例的調(diào)整電路中,時(shí)鐘信號(hào)的占空比是由m、n的值確定的,與電路中其他的因素?zé)o關(guān)。以下分析給出了占空比與m、n的關(guān)系。為此,設(shè)定時(shí)鐘信號(hào)為高電平的時(shí)間為t1,為低電平的時(shí)間為t2,時(shí)鐘信號(hào)的周期為T(mén)=t1+t2。這時(shí)在一個(gè)時(shí)鐘周期內(nèi)電容上電壓的變化為ΔQ=I1*t1-I2*t2=(m*t1-n*t2)*I
因ΔV=ΔQ/C,D=t1/(t1+t2),所以在穩(wěn)態(tài)工作時(shí),時(shí)鐘信號(hào)的占空比為D=n/(n+m)下面,提供一種按照?qǐng)D8所示電路示意圖,由MOS晶體管構(gòu)成時(shí)鐘占空比的偵測(cè)及校正電路的具體結(jié)構(gòu)。
本發(fā)明實(shí)施例2的時(shí)鐘信號(hào)占空比偵測(cè)及校正電路,如圖9所示。由于校正電路部分的電路結(jié)構(gòu)與實(shí)施例1中圖7的校正電路完全同樣,而且系統(tǒng)的響應(yīng)也如上述實(shí)施例1說(shuō)過(guò)的一樣,因此這里說(shuō)明一并從略。
現(xiàn)在,僅對(duì)本實(shí)施例的偵測(cè)電路進(jìn)行,如圖6所示,該電路包括有一個(gè)反相器、第1和第2的電流開(kāi)關(guān)、一電流鏡電路(即上述相當(dāng)于第1電流源電路)和一個(gè)偏置電路(即相當(dāng)于上述第2電流源電路)。反相器由CMOS晶體管M14和M13組成,即,晶體管M13的源極接地,其漏極和柵極分別與該M14的漏極和柵極連接,晶體管M14的源極接電源VCC而成。第1和第2電流開(kāi)關(guān)電路分別由一對(duì)NMOS晶體管M8、M136和一對(duì)PMOS晶體管M34、M35組成的或門(mén)。該第1開(kāi)關(guān)的晶體管M8、M34的柵極和第2開(kāi)關(guān)的晶體管M136、M35的柵極相連接,分別輸入反相器輸出的反相時(shí)鐘信號(hào)和時(shí)鐘信號(hào)Vin。該M8與M34的漏極相連接,該M35的漏極接地GND,該M136的源極接電源VCC。該M8、M136的源極一起接到PMOS晶體管19的漏極。該M34、M35的源極一起接到PMOS晶體管M26的漏極。電流鏡(源)電路包括PMOS晶體管M26和M27,該M26的柵極與PMOS晶體管M27的柵、漏極相連接,其源極接電源VCC,而M27漏極接M37漏極。NMOS晶體管M19和M6構(gòu)成偏置電路,該M19和M37的柵極接偏置電壓Vbias,其源極分別接NMOS晶體管M6和M36的漏極。該M23、M6和M23的柵極一起接到校正電路部分的NMOS晶體管M23的漏極。另外,上述晶體管M8的漏極向校正電路的電容C1輸出充電電流,并通過(guò)電容C1接地GND。
校正電路部分,用于將時(shí)鐘信號(hào)為1時(shí)的電流進(jìn)行1∶1轉(zhuǎn)換并對(duì)電容C1充電。晶體管M8,M136為時(shí)鐘信號(hào)為0時(shí)的電流切換開(kāi)關(guān);晶體管M34,M35為時(shí)鐘信號(hào)為1時(shí)的電流切換開(kāi)關(guān)。晶體管M34、M35和M36、M37構(gòu)成的偏置電路可以對(duì)電流鏡進(jìn)行偏置以提高系統(tǒng)的響應(yīng)速度。并且,PMOS晶體管M25、NMOS晶體管M19、M37是共陰共柵放大(CASCODE)級(jí),此級(jí)電路可以有效地降低溝道長(zhǎng)度調(diào)制效應(yīng)。
下面,參照參照?qǐng)D10,說(shuō)明本發(fā)明的調(diào)整電路對(duì)時(shí)鐘信號(hào)占空比快速調(diào)整的過(guò)程。
時(shí)鐘信號(hào)的占空比變化是由溫度,封裝時(shí)的不均勻分布的應(yīng)力,低頻噪聲等因素導(dǎo)致。由于導(dǎo)致占空比變化的因素是緩慢變化的,所以,對(duì)時(shí)鐘信號(hào)的占空比也是緩慢變化的。在改進(jìn)了的電路中,占空比緩慢變化的時(shí)鐘信號(hào)被認(rèn)為是脈寬調(diào)制信號(hào)(簡(jiǎn)稱為PWM,即pulse width modulation)。在惡劣的應(yīng)用環(huán)境中,時(shí)鐘信號(hào)的占空比也會(huì)劇烈變化,如強(qiáng)烈的電磁干擾,同步時(shí)鐘信號(hào)在媒質(zhì)中傳播時(shí)因媒質(zhì)性質(zhì)或分布突變也會(huì)引起劇烈抖動(dòng)等。
時(shí)鐘信號(hào)的占空比可以設(shè)定為一個(gè)確定的數(shù)值,任何偏離于此設(shè)定值的變化,包括緩慢的變化和劇烈的突變,都可以被偵測(cè)到并立即得到校正,校正的周期為1至2個(gè)時(shí)鐘信號(hào)周期。本發(fā)明的占空比偵測(cè)電路,采用了兩種結(jié)構(gòu),針對(duì)集成電路中的快速反應(yīng)通道瓶頸問(wèn)題,對(duì)其中實(shí)施例1,采用對(duì)等恒流源的辦法進(jìn)行校正。
在本發(fā)明的電路中,時(shí)鐘信號(hào)的輸出被直接利用于占空比偵測(cè)電路,消除了由于集成電路制造中因器件的匹配等引起的失調(diào)對(duì)時(shí)鐘信號(hào)占空比的影響。
圖10簡(jiǎn)要繪出了時(shí)鐘信號(hào)在兩個(gè)不同固定直流電平成分時(shí)的響應(yīng),由圖可見(jiàn),正弦波的直流成分是突變的,在實(shí)際應(yīng)用中,對(duì)于直流電平成分漸變的情形同樣適用。
在所示的圖10中,正弦波在T1時(shí)刻發(fā)生直流分量正突變,此時(shí),由于遲滯比較器的直流電平?jīng)]有立刻跟隨變化,所以,時(shí)鐘信號(hào)的占空比將發(fā)生突變,但是,受影響的只是一個(gè)時(shí)鐘周期。在T2時(shí)刻,遲滯比較器的門(mén)限電壓已經(jīng)補(bǔ)償了正弦波直流分量正突變引起的時(shí)鐘信號(hào)占空比變化,所以,在經(jīng)過(guò)僅僅一個(gè)時(shí)鐘周期后,時(shí)鐘信號(hào)的占空比將恢復(fù)正常。
在遲滯比較器的門(mén)限電壓因補(bǔ)償正弦波的直流分量正突變而略微上升后,如果正弦波輸出中的突變分量保持不變,則遲滯比較器的門(mén)限電壓亦維持其被抬高的電位并保持不變,如圖10中T2--T3時(shí)刻波形所示。
在T3時(shí)刻,正弦波輸出的直流分量發(fā)生負(fù)突變,由于遲滯比較器的直流電平不能立刻跟隨變化,所以,時(shí)鐘信號(hào)的占空比將發(fā)生突變,由于正弦波的直流分量是從正方向偏離,變成向負(fù)方向偏離,所以,受影響的時(shí)鐘信號(hào)可能是1至2個(gè)周期(這取決于時(shí)鐘信號(hào)占空比偵測(cè)電路可能調(diào)整的最大步長(zhǎng))。并且,在圖10中示出了受影響的兩個(gè)時(shí)鐘信號(hào),以及T3--T4周期和T4--T5周期。
在T5時(shí)刻,遲滯比較器的直流電平的變化已經(jīng)補(bǔ)償了正弦波直流分量負(fù)突變引起的時(shí)鐘信號(hào)占空比的變化,所以在T5時(shí)刻以后,時(shí)鐘信號(hào)的占空比將恢復(fù)正常。同時(shí),如果負(fù)正弦波的直流分量的偏離成分保持不變,遲滯比較器的直流電平的偏離成分也將保持不變,如圖10中所示遲滯比較器在T5時(shí)刻以后的波形。
在以上的介紹中,時(shí)鐘信號(hào)占空比的調(diào)整是針對(duì)于快速反應(yīng)的突變量進(jìn)行的;對(duì)于由低速偏離引起的時(shí)鐘信號(hào)占空比的改變,此電路亦同樣可以進(jìn)行調(diào)整和補(bǔ)償。
在本發(fā)明的電路中,引起低速響應(yīng)的低通濾波器已經(jīng)被去除,所以對(duì)時(shí)鐘信號(hào)占空比的調(diào)整不受其他部分電路的影響,而只與時(shí)鐘信號(hào)占空比偵測(cè)和調(diào)整電路中關(guān)鍵路徑的器件性能有關(guān)。
在以上調(diào)整電路中,時(shí)鐘信號(hào)占空比與要求值之間的誤差是按照指數(shù)規(guī)律衰減的。設(shè)定每一次的調(diào)整幅度為80%,則經(jīng)過(guò)N次調(diào)整后,實(shí)際的時(shí)鐘信號(hào)的占空比與設(shè)定的值之間的誤差為(1-80%)N。如調(diào)整的誤差設(shè)定為1%,則在每一次80%的調(diào)整幅度下,只需要3個(gè)時(shí)鐘周期即可完成調(diào)整的目標(biāo)。
以上的分析對(duì)于由溫度,器件失配等因素導(dǎo)致的直流成分偏離同樣適用,不管直流偏離是發(fā)生在正弦波一端,還是遲滯比較器的直流電平一端。
根據(jù)本發(fā)明的時(shí)鐘信號(hào)占空比調(diào)整電路,可以用于幾乎所有的時(shí)鐘電路中,對(duì)時(shí)鐘信號(hào)占空比進(jìn)行調(diào)整。由于現(xiàn)代通信系統(tǒng)中,PLL及晶體振蕩器的廣泛應(yīng)用,此時(shí)鐘占空比調(diào)整電路的應(yīng)用將會(huì)非常廣泛??梢詮V泛應(yīng)用于在數(shù)字通信系統(tǒng),多媒體等領(lǐng)域。本發(fā)明的時(shí)鐘信號(hào)占空比調(diào)整電路由于具有響應(yīng)速度快,抗電磁干擾能力強(qiáng)等特點(diǎn),也可以應(yīng)用于電子對(duì)抗,雷達(dá)等設(shè)備中。
上面,已經(jīng)參照附圖,揭示了本發(fā)明的最佳實(shí)施例,但是本發(fā)明并限于上述實(shí)施例的具體內(nèi)容。本技術(shù)領(lǐng)域的普通技術(shù)人員接受本發(fā)明的啟發(fā),很容易對(duì)本發(fā)明作出各種改進(jìn)、修改或替換,這些都不應(yīng)該認(rèn)為已經(jīng)脫離了本發(fā)明的精神范圍,本發(fā)明專利的保護(hù)范圍應(yīng)由所屬的權(quán)利要求書(shū)來(lái)限定。
權(quán)利要求
1.一種長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,具有遲滯比較器和電源,其特征是還包括一個(gè)遲滯比較器,用于將一個(gè)輸入端輸入的正弦波信號(hào)與另一個(gè)輸入端輸入的門(mén)限電壓進(jìn)行比較,并輸出具有規(guī)定占空比的時(shí)鐘信號(hào);一個(gè)偵測(cè)電路,用于偵測(cè)輸入的所述遲滯比較器輸出的所述時(shí)鐘信號(hào)是否存在浮動(dòng)信號(hào),并根據(jù)浮動(dòng)信號(hào)輸出差值電壓;以及一個(gè)校正電路,用于根據(jù)所述偵測(cè)電路輸出的差值電壓,校正輸入所述遲滯比較器的所述門(mén)限電壓。
2.根據(jù)權(quán)利要求1所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的偵測(cè)電路具有一個(gè)反相器,對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行反相,輸出反相時(shí)鐘信號(hào);一個(gè)電流開(kāi)關(guān),根據(jù)時(shí)鐘信號(hào)和反相時(shí)鐘信號(hào)進(jìn)行開(kāi)關(guān);第1電流鏡電路,所述第1電流鏡電路與電流開(kāi)關(guān)一輸入端連接,當(dāng)所述時(shí)鐘信號(hào)為高電平時(shí),對(duì)所述校正電路的電容進(jìn)行充電;第2電流鏡電路,所述第2電流鏡電路與所述電流開(kāi)關(guān)的另一輸入端連接;以及第3電流鏡電路,所述第3電流鏡電路與第2電流鏡電路連接,當(dāng)所述時(shí)鐘信號(hào)為低電平時(shí),對(duì)所述校正電路的電容進(jìn)行放電。
3.根據(jù)權(quán)利要求2所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的偵測(cè)電路還具有電流源電路,向所述電流開(kāi)關(guān)提供偏置電流。
4.根據(jù)權(quán)利要求1所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的偵測(cè)電路具有一個(gè)反相器,對(duì)輸入的時(shí)鐘信號(hào)進(jìn)行反相,提供反相時(shí)鐘信號(hào);一對(duì)串聯(lián)第1和第2的電流開(kāi)關(guān),同時(shí)根據(jù)時(shí)鐘信號(hào)和所述反相器提供的反相時(shí)鐘信號(hào)進(jìn)行開(kāi)關(guān);第1電流源電路,所述第1電流源電路一端接電源,另一端接第1電流開(kāi)關(guān),當(dāng)所述時(shí)鐘信號(hào)為高電平時(shí),對(duì)所述校正電路的電容進(jìn)行充電;以及第2電流源電路,所述第2電流源電路一端接第2電流開(kāi)關(guān),另一端接地,當(dāng)所述時(shí)鐘信號(hào)為低電平時(shí),對(duì)所述校正電路的電容進(jìn)行放電。
5.根據(jù)權(quán)利要求2、3或4任一項(xiàng)所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的電流開(kāi)關(guān)是由兩個(gè)MOS晶體管構(gòu)成的或門(mén)。
6.根據(jù)權(quán)利要求2、3或4任一項(xiàng)所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的電流鏡電路是一個(gè)MOS晶體管的漏極、柵極與另一個(gè)MOS晶體管的柵極連接,所述兩個(gè)MOS晶體管的源極接電源,所述另一個(gè)MOS晶體管的漏極為輸出端。
7.根據(jù)權(quán)利要求1到4任一項(xiàng)所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的校正電路是由電壓到電流的轉(zhuǎn)換電路和比較電路構(gòu)成。
8.根據(jù)權(quán)利要求7所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是所述的校正電路具有由運(yùn)算放大器、NMOS晶體管和電阻構(gòu)成的電流源電路。
9.根據(jù)權(quán)利要求7所述的長(zhǎng)延遲時(shí)鐘脈寬調(diào)整電路,其特征是由所述的電流到電壓的轉(zhuǎn)換電路包括MOS晶體管和電容組成的電路。
全文摘要
本發(fā)明的中高頻短延遲時(shí)鐘脈寬調(diào)整電路,具有遲滯比較器,還包括:一遲滯比較器,用于將一端輸入的正弦波信號(hào)與另一端輸入的門(mén)限電壓進(jìn)行比較,輸出時(shí)鐘信號(hào);一偵測(cè)電路,偵測(cè)所輸入的時(shí)鐘信號(hào)中是否出現(xiàn)波動(dòng)信號(hào);以及一校正電路,根據(jù)該偵測(cè)電路檢測(cè)到的波動(dòng)信號(hào),校正該遲滯比較器輸入的門(mén)限電壓。本電路能夠處理400MHz以下的時(shí)鐘信號(hào),具有占空比無(wú)突變,自適應(yīng)能力強(qiáng),適合于亞微米集成電路制造工藝的優(yōu)點(diǎn)。
文檔編號(hào)G06F1/04GK1321003SQ0010599
公開(kāi)日2001年11月7日 申請(qǐng)日期2000年4月24日 優(yōu)先權(quán)日2000年4月24日
發(fā)明者尹登慶 申請(qǐng)人:華為技術(shù)有限公司
網(wǎng)友詢問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1