專利名稱：用于熱插入處理器到數(shù)據(jù)處理系統(tǒng)中的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及改進(jìn)的數(shù)據(jù)處理系統(tǒng)，具體涉及改進(jìn)的用于熱插入處理器到數(shù)據(jù)處理系統(tǒng)中的方法和系統(tǒng)。更具體地說，本發(fā)明涉及用于適應(yīng)總線系統(tǒng)允許在數(shù)據(jù)處理系統(tǒng)中熱插入處理器適配器的改進(jìn)的方法和系統(tǒng)。
對于數(shù)據(jù)處理系統(tǒng)，具體說個(gè)人計(jì)算機(jī)和服務(wù)器，適配器插件是印刷電路板，它使計(jì)算機(jī)能使用并不備有為其需要的連接器的外部設(shè)備或者能允許計(jì)算機(jī)升級到新的或不同的硬件。
適配器插件典型上是用系統(tǒng)總線或其他適配器總線，例如，外部部件互連(PCI)總線耦合到計(jì)算機(jī)系統(tǒng)的余部。這些總線給適配器插件供電，并從耦合到系統(tǒng)總線的其他設(shè)備和其他總線發(fā)送和接收控制和數(shù)據(jù)信號至和自適配器插件。
在早期的計(jì)算機(jī)系統(tǒng)中，所有適配器必須在計(jì)算機(jī)初次加電時(shí)被連上，以便適當(dāng)?shù)氐怯?初始化)計(jì)算機(jī)操作系統(tǒng)中的設(shè)備。在系統(tǒng)加電自測試(POST)期間檢查這些設(shè)備。POST包括一組存儲在系統(tǒng)的只讀存儲器(ROM)或固件中的一組例行程序，測試適配器看它們是否被適當(dāng)?shù)剡B接上。
在早期的系統(tǒng)中，如果一個(gè)適配器在POST期間不在總線上出現(xiàn)，則如果該適配器后來插在槽內(nèi)(當(dāng)計(jì)算機(jī)仍在運(yùn)轉(zhuǎn)時(shí))，它就將不被識別。此外，總線不準(zhǔn)備允許適配器插入到加電的總線槽內(nèi)。相反，這些系統(tǒng)需要“重新啟動”，以便能夠同后加的設(shè)備連通和利用后加的設(shè)備。“重新啟動”系指通過重新裝入其最基本的例行程序指令重新啟動計(jì)算機(jī)系統(tǒng)。利用軟件本身(熱啟動)或通動起動系統(tǒng)的硬件，即，復(fù)位或電源按鈕(冷啟動)能啟動系統(tǒng)。在啟動后，能夠利用各種已知的技術(shù)識別新的適配器。
另外，在普通的總線系統(tǒng)中，當(dāng)加電源時(shí)移去一個(gè)適配器會造成對系統(tǒng)的嚴(yán)重降級。為移去一個(gè)有故障的或不需要的適配器，系統(tǒng)必須關(guān)掉電源，必須改變配置，以及必須重新啟動系統(tǒng)。
隨著“熱插入”適配器的出現(xiàn)，不用重新啟動就可以改變計(jì)算機(jī)系統(tǒng)的配置。熱插入是一種性能，允許設(shè)備連接到加電的現(xiàn)用裝置，例如，數(shù)據(jù)處理系統(tǒng)。此外，熱插入更可取地具有當(dāng)一個(gè)現(xiàn)用裝置加電時(shí)設(shè)備與其斷開的性能。在故障場合，不是使整個(gè)處理系統(tǒng)斷電進(jìn)行替換，而是移去有故障的熱插入適配器并用新的熱插入適配器替換。
為支持熱插入適配器等等，最好配備數(shù)據(jù)處理系統(tǒng)在進(jìn)行加上或移去適配器處理時(shí)系統(tǒng)不降級。典型地完成電路系統(tǒng)保護(hù)熱插入適配器免受因安裝到總線的電源沖擊。此外，典型地提供進(jìn)行增加新適配器和將該適配器結(jié)合進(jìn)入系統(tǒng)使用的控制邏輯。另外，該控制邏輯最好進(jìn)行新適配器的挪移然后從系統(tǒng)使用中移去該適配器。
在為適配器插件，例如，個(gè)人計(jì)算機(jī)存儲卡國際協(xié)會(PCMCIA)插件等提供熱插入適配器方面已取得很多進(jìn)展。然而，會更可取的是也提供熱插入處理器適配器允許不降級系統(tǒng)而替換有故障的處理器和允許加處理器到系統(tǒng)以改進(jìn)系統(tǒng)的數(shù)據(jù)處理能力。處理器適配器的利用需要相當(dāng)復(fù)雜的控制以便維持總線線阻抗的平衡，如將被進(jìn)一步說明的。


圖1說明沿正面系統(tǒng)總線18的多個(gè)處理器插件11a-11b的現(xiàn)有技術(shù)原理圖，其中每個(gè)處理器插件最好地包括一個(gè)處理器和有關(guān)的高速緩沖存儲器的中央處理單元(CPU)負(fù)載。具體說，描寫的總線結(jié)構(gòu)是個(gè)帶有IA-32槽2處理器插件的IA-32槽2GTL+總線，如現(xiàn)有技術(shù)中眾所周知的。經(jīng)有關(guān)的CPU連接器14a-14d供給每個(gè)處理器插件一個(gè)時(shí)鐘信號、穩(wěn)壓電源和總線信號。在該實(shí)施例中，時(shí)鐘源24提供一個(gè)100-133MHz時(shí)鐘信號給磁芯片組(Core chip set)26和CPU連接器14a-14d中的每一個(gè)以便調(diào)整用于每個(gè)處理器的時(shí)間周期。芯片組26可以是一個(gè)PCI主機(jī)電橋或其他類型主機(jī)電橋。
相應(yīng)的CPU穩(wěn)壓器組件(VRM)20a-20d提供一個(gè)穩(wěn)壓電源Vcc給每個(gè)處理器插件11a-11d和終端插件12。處理器插件11a-11d中的個(gè)別處理器插件和有關(guān)的CPU VRM 20a-20d中的CPU VRM的組合形成處理器子系統(tǒng)。由于處理器插件典型地包括帶有支持?jǐn)?shù)據(jù)高速緩沖存儲器的處理器，每個(gè)CPU VRM 20a-20d包含磁芯VRM28a-28d和L2 VRM29a-29d，其中，每個(gè)磁芯VRM 28a-28b調(diào)整到處理器的Vcc-磁芯電源，而每個(gè)L2 VRM 29a-29d調(diào)整到與其有關(guān)的高速緩沖存儲器的Vcc-L2電源。
仍參照圖1，4個(gè)CPU連接器14a-14d被說明為在單一的正面總線18上可以支持1到4個(gè)處理器插件。具體說對于GTL+總線接口，必須維持25歐姆傳輸線終端阻抗。為了維持所需要的傳輸線終端阻抗，沿正面總線18分配有終端電阻器，其中每個(gè)終端電阻被供給一個(gè)電壓Vtt。具體說，端接電阻17a和17b在每端端接正面總線18。此外，對于每個(gè)經(jīng)CPU連接器14a-14d連接到正面總線18的處理器插件11a-11d或終端插件12，包括處理器內(nèi)的上拉電阻器13a-13d以平衡跨在正面總線18上的阻抗。終端插件12提供負(fù)載平衡以維持傳輸線阻抗。
如所述的那樣，為了維持優(yōu)選的傳輸線終端阻抗，處理器插件11a-11d或終端連接器插件12必須填充每個(gè)CPU連接器14a-14d。該配置是固定的，在系統(tǒng)工作期間不能改變。例如，為了用一個(gè)額外的處理器代替終端連接器插件12，必須使系統(tǒng)斷電，移去終端插件12，插入那個(gè)新的處理器的插件，以及使系統(tǒng)重新加電。如果現(xiàn)有的處理器插件出故障，為了替換該出故障的處理器插件也利用同樣的過程。只當(dāng)重新啟動系統(tǒng)時(shí)，新處理器插件才結(jié)合到數(shù)據(jù)處理系統(tǒng)中。
在圖1的例子中和在其他總線結(jié)構(gòu)中，優(yōu)選的是為了當(dāng)電源加到個(gè)人計(jì)算機(jī)或服務(wù)器時(shí)可以重新配置處理器配置，處理器插件和/或VRM調(diào)節(jié)器是可熱插入的。如上所述，當(dāng)對系統(tǒng)做改變時(shí)，維持總線阻抗是重要的。
因此，本發(fā)明的目的是提供改進(jìn)的數(shù)據(jù)處理系統(tǒng)。
本發(fā)明的另一個(gè)目的是提供改進(jìn)的用于在數(shù)據(jù)處理系統(tǒng)中熱插入處理器的方法和系統(tǒng)。
本發(fā)明的再另一個(gè)目的是提供改進(jìn)的用于適應(yīng)總線系統(tǒng)以允許在數(shù)據(jù)處理系統(tǒng)中熱插入適配器的方法和系統(tǒng)。
如現(xiàn)在將描述的那樣來達(dá)到上述目的。提供這樣的方法和系統(tǒng)，即，當(dāng)所述數(shù)據(jù)處理系統(tǒng)是處于現(xiàn)用時(shí)用于熱插入處理器子系統(tǒng)到數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線，其中該系統(tǒng)總線包括多個(gè)用于支持可熱插入的處理器子系統(tǒng)的部位，這里每個(gè)處理器子系統(tǒng)包括一個(gè)處理器和有關(guān)的電壓調(diào)節(jié)器組件。根據(jù)處理器子系統(tǒng)已加到數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的指示將電源加到處理器子系統(tǒng)。通過傳送初始化數(shù)據(jù)到與系統(tǒng)總線無關(guān)的處理器的控制器在處理器子系統(tǒng)內(nèi)的處理器上執(zhí)行初始化子系統(tǒng)，這樣使得附加的處理器子系統(tǒng)以對現(xiàn)有的工作在系統(tǒng)總線上的處理器的最小影響方式結(jié)合到數(shù)據(jù)處理系統(tǒng)中。
在所附的權(quán)利要求中陳述了認(rèn)為是本發(fā)明特有的新穎特點(diǎn)。但是，當(dāng)結(jié)合附圖閱讀時(shí)參照以下示例性實(shí)施例的詳細(xì)說明會最好地理解發(fā)明本身以及優(yōu)選的使用方式、進(jìn)一步的目的和其優(yōu)點(diǎn)。附圖中，圖1描繪現(xiàn)有技術(shù)的沿系統(tǒng)總線的多個(gè)處理器插件的原理圖；圖2說明本發(fā)明的優(yōu)選實(shí)施例可對其應(yīng)用的數(shù)據(jù)處理系統(tǒng)的方塊圖；圖3描繪可熱插入的系統(tǒng)總線的原理圖表示；圖4說明用于控制加熱插入處理器適配器的過程的高級邏輯流程圖；以及圖5描繪用于控制移去熱插入處理器適配器的過程的高級邏輯流程圖。
現(xiàn)在參照這些圖，現(xiàn)在特別參照圖2，在那里描繪了一個(gè)數(shù)據(jù)處理系統(tǒng)的方塊圖表示，本發(fā)明的優(yōu)選實(shí)施例可適用于這個(gè)數(shù)據(jù)處理系統(tǒng)。環(huán)境是數(shù)據(jù)處理系統(tǒng)10，它包括多個(gè)處理器30a-30d，其中每個(gè)處理器最好至少包括與其有關(guān)的一級高速緩沖存儲器。更可取地，處理器30a-30d中的每一個(gè)都包括一個(gè)帶有與其結(jié)合的處理器電路的適配器。此外，更可取地，如將被進(jìn)一步描繪和說明的那樣，處理器30a-30d中的每一個(gè)都可以熱插入到沿系統(tǒng)總線18和任何附加處理器支持的總線可用的多個(gè)槽中。另外，在閱讀該說明后，如何利用其他數(shù)據(jù)處理系統(tǒng)和/或數(shù)據(jù)處理系統(tǒng)結(jié)構(gòu)實(shí)現(xiàn)本發(fā)明對于本專業(yè)技術(shù)人員會是顯見的。
如將被進(jìn)一步說明的來自電壓調(diào)節(jié)器組件(VRM)20a-20d的穩(wěn)壓電源供處理器30a-30d中的每一個(gè)。每個(gè)處理器和有關(guān)的VRM 20a-20d將被稱為處理器子系統(tǒng)，其中最好是處理器子系統(tǒng)的處理器和VRM都可以熱插入到數(shù)據(jù)處理系統(tǒng)10中。
數(shù)據(jù)處理系統(tǒng)10也包括連接到系統(tǒng)總線18的存儲部件32，最好包括多種類型的包括只讀存儲器(ROM)和隨機(jī)存取存儲器(RAM)的存儲器。在ROM中典型地存儲多個(gè)例行程序，其中每個(gè)例行程序典型地包含多個(gè)處理器步驟。每個(gè)例行程序還可以被表示為要在數(shù)據(jù)或執(zhí)行步驟上完成的功能。此外，在ROM或其他固件內(nèi)包含測試外部設(shè)備以保證合適操作的例行程序。
在ROM內(nèi)，一個(gè)具有包括應(yīng)用例行的操作系統(tǒng)在工作。如將為本專業(yè)技術(shù)人員所認(rèn)識到的，存儲器32包括許多單獨(dú)的易失性存儲組件，當(dāng)提供電源給數(shù)據(jù)處理系統(tǒng)10時(shí)它們存儲操作，系統(tǒng)的程序段、應(yīng)用軟件和其他數(shù)據(jù)。
處理器30a-30d和存儲部件32也通過PCI主機(jī)電橋34耦合到數(shù)據(jù)處理系統(tǒng)10的PCI總線37。PCI主機(jī)電橋34提供一個(gè)低等待路徑，處理器可以經(jīng)過該路徑直接訪問映射總線存儲器內(nèi)的任何地方的PCI設(shè)備和/或I/O地址空間。PCI主機(jī)電橋34也提供一個(gè)允許PCI設(shè)備直接訪問存儲部件32的高帶寬路徑。
一個(gè)小的計(jì)算機(jī)系統(tǒng)接口(SCSI)控制器64也附到PCI總線37上，它被用來控制硬驅(qū)動器66或其他數(shù)據(jù)存儲系統(tǒng)。另外，圖形適配器54耦合到PCI總線37，它控制最好是用戶接口的視頻顯示器56。此外，通信適配器48也可附到PCI總線37上。通信適配器48可以使軟件和數(shù)據(jù)經(jīng)鏈路49在數(shù)據(jù)處理系統(tǒng)10和外部設(shè)備之間傳遞，其中鏈路49可以是以太網(wǎng)、令牌環(huán)或其他網(wǎng)絡(luò)鏈路。經(jīng)通信適配器48傳遞的軟件和數(shù)據(jù)是以這種形式，即，能經(jīng)通信鏈路49被通信適配器48接收或發(fā)送的電子、電磁、光的信號或其他信號。具體說，通信適配器48提供一種方法，通過這種方法數(shù)據(jù)處理系統(tǒng)10可以同網(wǎng)絡(luò)，例如，局域網(wǎng)(LAN)或“互聯(lián)網(wǎng)”接口。
擴(kuò)展總線電橋38，例如，PCI到ISA總線電橋可以被用于將工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)(ISA)總線40同PCI總線37耦合。如被說明的，鍵盤41、鼠標(biāo)器42和I/O控制器36可以加到ISA總線40上，用于執(zhí)行I/O功能。外存儲器44同I/O控制器36耦合，在那里輔助存儲器44內(nèi)的每個(gè)設(shè)備最好被賦于一個(gè)ID號碼，通過它操作系統(tǒng)可以識別每個(gè)設(shè)備。輔助存儲器44包括，例如，硬盤驅(qū)動器46，可裝卸存儲器驅(qū)動器50和接口52。此外，依允許也可包括其他設(shè)備?？裳b卸存儲驅(qū)動器50可代表軟盤驅(qū)動器、磁帶驅(qū)動器、光盤驅(qū)動器，或者其他對可裝卸存儲裝置60讀和寫的數(shù)據(jù)驅(qū)動器?？裳b卸存儲裝置60代表軟盤、磁帶、光盤，或者任何其他被可裝卸存儲驅(qū)動器50讀和寫的數(shù)據(jù)存儲裝置。如會被本專業(yè)技術(shù)人員認(rèn)識到的，可裝卸存儲裝置60包括計(jì)算機(jī)可使用的儲存著計(jì)算機(jī)軟件和/或數(shù)據(jù)的存儲媒體。
在另外的實(shí)施例中，輔助存儲器44可以包括其他的用于允許計(jì)算機(jī)程序或其他指令裝入到數(shù)據(jù)處理系統(tǒng)10中的類似裝置。這樣的裝置包括，例如，可裝卸存儲裝置62和接口52。實(shí)例可以包括程序盒式磁帶及盒式磁帶接口、可裝卸芯片(例如，電可擦除可編程只讀存儲器(EEPROM)、可編程只讀存儲器(PROM)或PCMCIA插件)及有關(guān)插座和其他可裝卸存儲設(shè)備62及允許軟件和數(shù)據(jù)從可裝卸存儲設(shè)備62傳遞到數(shù)據(jù)處理系統(tǒng)10的接口52。
一個(gè)內(nèi)集成電路(I2C)接口可以控制熱插入控制器70。該I2C接口是個(gè)同計(jì)算機(jī)系統(tǒng)一起用的公共接口。該I2C接口典型地起源于從如像業(yè)務(wù)處理器31這樣的I2C控制器設(shè)備。熱插入控制器70通過如被I2C信號控制的PWR EN、EN和CFG信號控制熱插入適配器的裝和卸，I2C信號控制電源和信號的允許/禁止以及配置。
此外，熱插入控制器70控制發(fā)光二極管(LED)業(yè)務(wù)指示器72、LED業(yè)務(wù)指示器72最好包括3個(gè)不同彩色的用于每個(gè)處理器子系統(tǒng)的LED指示器。另外，3個(gè)指示燈最好是綠色、琥珀色和紅色。如果處理子系統(tǒng)是工作的，綠色指示器燈保持被點(diǎn)亮狀態(tài)。如果處理器子系統(tǒng)是出故障的，紅色指示器保持被點(diǎn)亮狀態(tài)。如果處理器子系統(tǒng)。如果處理器子系統(tǒng)對移除是允許的，或者槽對于加一個(gè)子系統(tǒng)是允許的，琥珀色指示器保持被點(diǎn)亮狀態(tài)。此外，如果用戶請求探測一個(gè)處理器，用于該處理器子系統(tǒng)的琥珀色指示燈會閃爍。
業(yè)務(wù)處理器31典型地控制數(shù)據(jù)處理系統(tǒng)10的診斷管理。業(yè)務(wù)處理器31最好是綜合的子系統(tǒng)解決方案，這個(gè)解決方案與硬件和操作系統(tǒng)無關(guān)，通過監(jiān)視、記錄事件和報(bào)告數(shù)據(jù)處理系統(tǒng)10內(nèi)的工作條件來補(bǔ)充硬件、此外，業(yè)務(wù)處理器31最好包括它自己有關(guān)的存儲器和控制器子系統(tǒng)。
利用在類似于以上參照圖2描述的數(shù)據(jù)處理系統(tǒng)環(huán)境中執(zhí)行的軟件和硬件最好地實(shí)現(xiàn)本發(fā)明。于是，術(shù)語“計(jì)算機(jī)程序產(chǎn)品”被用于一般指的是存儲在輔助部存儲器44或硬盤驅(qū)動器46中的程序。然而，程序也可存儲在數(shù)據(jù)處理系統(tǒng)10的其他數(shù)據(jù)存儲單元。這些計(jì)算機(jī)程序產(chǎn)品是用于給數(shù)據(jù)處理系統(tǒng)10提供軟件的裝置。
計(jì)算機(jī)程序或計(jì)算機(jī)控制邏輯被作為操作系統(tǒng)和應(yīng)用程序存儲在存儲器32和/或輔助部存儲器44中。計(jì)算機(jī)例行也能借助通信適配器48被接收。所有這樣的計(jì)算機(jī)程序當(dāng)被執(zhí)行時(shí)使數(shù)據(jù)處理系統(tǒng)10能夠使用如在這里討論的本發(fā)明的性能。因此，這樣的計(jì)算機(jī)程序相當(dāng)于數(shù)據(jù)處理系統(tǒng)10的控制器。而且，同業(yè)務(wù)處理器31有關(guān)的計(jì)算機(jī)程序或計(jì)算機(jī)控制邏輯可以控制熱插入適配器的啟動的熱插入控制器70的功能。
現(xiàn)在參照圖3，在那里說明可熱插入系統(tǒng)總線的原理圖表示。對于原理性的例子，圖1的正面系統(tǒng)總線已適合提供熱插入處理器插件和VRM。在使該正面系統(tǒng)總線適合提供熱插入處理器插件時(shí)，最好是維持25歐姆傳輸線阻抗使得相同的IA-32槽2處理器插件不用重新配置就能熱插入。此外，正面系統(tǒng)總線被修改，從而終端插件對于空槽不必要。因此，當(dāng)電源加到那里時(shí)可以從數(shù)據(jù)處理系統(tǒng)10插入或移去每個(gè)處理器插件11a-11d和CPU VRM 20a-20d。如在本專業(yè)中眾所周知的，處理器插件11a-11d可以同CPU連接器14a-14d接口。
電源是有選擇地加到處理器子系統(tǒng)。如被功率FET開關(guān)所調(diào)節(jié)的，VTT VRM 84施加Vtt電源至每個(gè)連接的處理器插件11內(nèi)的一個(gè)負(fù)載。如被I2C信號所控制的，熱插入控制器70為每個(gè)處理器插件11a-11d槽提供PWR_EN信號，該插件槽使VTT功率FET開關(guān)86能夠加電源給有關(guān)的處理器插件11a-11d。另外，熱插入控制器70還通過CPU功率FET開關(guān)82調(diào)節(jié)到每個(gè)CPU VRM 20a-20d的電源。當(dāng)來自熱插入控制器70的PWR_EN信號啟動有關(guān)CPU功率FET開關(guān)82時(shí)，12V和5V電源只加到CPU VRM 20a-20d。
此外，時(shí)鐘有選擇地加到每個(gè)處理器子系統(tǒng)和從每個(gè)處理器子系統(tǒng)拆除。具體說，時(shí)鐘源25a-25e通過I2C信號各自加到每個(gè)CPU連接器14a-14d和磁芯片組26以及從每個(gè)CPU連接器14a-14d和磁芯片組26撤除。時(shí)鐘源的啟動將發(fā)生在業(yè)務(wù)處理器通過I2C信號啟動電源到有關(guān)的CPU插件的同時(shí)和正好在其之后。
4個(gè)槽被說明用于處理器子系統(tǒng)A、B、C和D。作為例子，將詳細(xì)地說明加處理器子系統(tǒng)A，然而這里的說明也適用于任何其他處理器子系統(tǒng)。利用輸入12V_A、5V_A、磁心_VID[40][A]、L2_VID[40][A]和PWR EN[A]說明CPU[A]VRM 20a。磁心-VID[40][A]和L2_VID[40][A]信號是處理器插件11a供給的電壓標(biāo)志符，含有規(guī)定輸出到處理器和高速緩沖存儲器的必要電壓的值。輸入12V_A和5V_A當(dāng)PWR_EN[A]高的時(shí)候只從熱插入控制器70供到CPU[A]VRM 20a。當(dāng)PWR_EN[A]高時(shí)，CPU功率FET開關(guān)82被使得能夠輸出12V_A和5V_A到CPU[A]VRM 20。此外，CPU[A]VRM被使得當(dāng)PWR_EN[A]高時(shí)能夠接收輸入。在同時(shí)，當(dāng)PWR_EN[A]高時(shí)VTT功率FET開關(guān)86被使得能夠輸出VTT[A]。VTT[A]供給處理器插件11a和CPU[A]連接器14a。于是，加上處理器插件11a之后，PWR_EN[A]信號啟動所述的到處理器插件11a的電源。此外，時(shí)鐘源25b被啟動。而且，對于任何附加的處理器插件，有關(guān)的PWR_EN[AD]信號啟動到有關(guān)處理器插件的電源。同樣地，對于任何移去的處理器插件，PWR_E[AD]信號禁止到有關(guān)的適配器插件的電源。
在電源適當(dāng)?shù)丶拥教幚砥髯酉到y(tǒng)A和它的時(shí)鐘源穩(wěn)定后，但在啟動FET開關(guān)80a之前，業(yè)務(wù)處理器在處理器插件11a上執(zhí)行初始化步驟以準(zhǔn)備處理器插件11a被放在正面總線18上。此外，業(yè)務(wù)處理器通知操作系統(tǒng)(OS)一個(gè)熱插入事件已發(fā)生，因此所有處理器操作暫停。最好，業(yè)務(wù)處理器發(fā)出軟復(fù)位給所有沿正面總線18的處理器，并同時(shí)啟動FET開關(guān)80a，因此所有的處理器在同一周期投入服務(wù)。通過利用有I2CI/O的熱插入控制器，完成一般需要正面總線18運(yùn)行的初始化功給，與正面總線18和任何附加到那里的處理器子系統(tǒng)無關(guān)。
為了達(dá)到25歐姆傳輸線終端阻抗，有必要在熱插入期間維持跨接正面總線18的電源平衡。因而，VTT加在每個(gè)正面終端電阻16a-16f，在那里終端電阻16a-16f加在正面總線18的以及與每個(gè)連接器14a-14d有關(guān)的每端，以致當(dāng)FET 80a-80d中的任何一個(gè)不啟動時(shí)，在每個(gè)槽提供終端負(fù)載，從而維持25歐姆傳輸線終端阻抗。每個(gè)FET開關(guān)80a-80d提供每個(gè)連接器14a-14d的正面隔離以在熱插入操作期間維持電氣完整性。最好，每個(gè)FET開關(guān)80a-80d匹配在100+MHz運(yùn)行的槽-2 GTL+的電氣的、拓?fù)涞暮托阅艿囊?，或者在另外的?shí)施例中匹配特定總線的要求。最好連接在連接器14a-14d總線的背面上的終端電阻Rterm78a-78d可在從30歐姆到150歐姆的范圍，以當(dāng)電源加到處理器子系統(tǒng)時(shí)提供從每個(gè)FET開關(guān)80a-80d到每個(gè)連接器14a-14d的等效傳輸線阻抗。Rterm的數(shù)值依賴并取決于總線設(shè)計(jì)的點(diǎn)到點(diǎn)拓?fù)涞碾姎夥抡妗?br> 現(xiàn)在參照圖4，在那里說明用于控制附加包括處理器插件和有關(guān)VRM的熱插入處理器子系統(tǒng)的過程的高級邏輯流程圖。當(dāng)用戶安裝一個(gè)新的處理器插件和有關(guān)VRM時(shí)，引起該過程。該過程在方塊100開始，進(jìn)行到方塊102。方塊102描繪接收來自I2C的在一特定槽內(nèi)已安裝一個(gè)處理器子系統(tǒng)的指示符。在一個(gè)方法中，可以包括軟件，通過它用戶指示安裝該處理器子系統(tǒng)。在另一方法中，可以提供一種硬件特征，由此當(dāng)安裝一個(gè)處理器子系統(tǒng)時(shí)用戶關(guān)閉一個(gè)門或輕按一個(gè)開關(guān)。也可以利用其他指示已安裝一個(gè)處理器子系統(tǒng)的方法。
此后，方塊104說明啟動用于其中已加上處理器子系統(tǒng)的特定槽的PWR_EN信號。以后，方塊106描繪啟動時(shí)鐘源到特定槽。其次，方塊108描繪傳送CFG信號以探測特定處理器子系統(tǒng)的存在。方塊110說明確定是否探測到特定處理器子系統(tǒng)的存在。如果沒探測到特定處理器子系統(tǒng)，過程進(jìn)行到方塊118。方塊118描繪通過LED指示器指示錯(cuò)誤。以后，方塊120說明移去用于特定處理器子系統(tǒng)的PWR_EN和時(shí)鐘信號，之后過程返回。但是，如果在方塊108探測到特定的處理器子系統(tǒng)，過程轉(zhuǎn)到方塊112。
方塊112描述設(shè)置用于特定處理器子系統(tǒng)的處理器插件的加電配置特征。由業(yè)務(wù)處理器通過I2C發(fā)送命令給熱插入控制器完成這些功能。然后，熱插入控制器直接驅(qū)動一組經(jīng)CFG到處理器插件的處理器信號引腳，并采樣通過那里的數(shù)據(jù)結(jié)果。實(shí)現(xiàn)如先進(jìn)的可編程中斷控制器(APIC)標(biāo)識(ID)選擇這樣的特征，在那里APIC ID選擇規(guī)定用于正面總線仲裁的APIC群集器組和對稱多處理(SMP)代理ID。此外，處理器核心時(shí)鐘頻率比，處理器中順序排隊(duì)(IOQ)深度、各種錯(cuò)誤信號的處理器習(xí)慣、處理器運(yùn)行BIST的加電選擇等等屬為由業(yè)務(wù)處理器控制所需的格局選擇之列。
此后，方塊114描繪執(zhí)行用于處理器插件的處理器BIST。其次，方塊116說明確定BIST狀態(tài)引腳是否被置位。每個(gè)處理器提供一個(gè)由業(yè)務(wù)處理器采樣的因而能被用于當(dāng)處理器BIST出故障時(shí)中斷維護(hù)處理器的BIST狀態(tài)引腳。在處理器BIST出故障的情況下，BIST狀態(tài)引腳置位，過程轉(zhuǎn)到方塊118，方塊118如上述運(yùn)行過程。
在處理器BIST狀態(tài)引腳未置位的情況下，過程轉(zhuǎn)到方塊117。方塊117描繪確定BIST是否完成。如果BIST未完成，過程轉(zhuǎn)到方塊116直到故障或完成為止。如果BIST完成，過程轉(zhuǎn)向方塊122。方塊122說明指定處理器插件作為應(yīng)用處理器(AP)。具體說，處理器子系統(tǒng)的處理器將試圖協(xié)商任何其他附加到正面總線的處理器以確定該處理器是否將是引導(dǎo)程序處理器(BSP)，或者該處理器是否將是AP。BSP負(fù)責(zé)引導(dǎo)操作系統(tǒng)(O/S)，曾經(jīng)O/S盛行，作為AP運(yùn)行BSP功能。對于一個(gè)系統(tǒng)的每次重新引導(dǎo)，所有在正面總線上的AP將在具有中斷禁止的暫停狀態(tài)保持待用狀態(tài)，一直到從BSP接收到INIT或啟動處理器間中斷(IPI)消息，AP響應(yīng)該信息而被初始化。
因?yàn)樘幚砥鞑寮捎谟嘘P(guān)的FET開關(guān)被禁止而與系統(tǒng)中的其他處理器隔離，所以熱插入控制器將通過模擬處理器的本地APIC，與處理器協(xié)商，結(jié)果起一個(gè)BSP的作用，目標(biāo)是讓附加上的處理器成為AP而不成為BSP，因?yàn)镺/S已是有效的并在運(yùn)行。熱插入控制器暫分配給處理器一個(gè)代理ID或指定處理器作為AP的低優(yōu)先權(quán)的APIC仲裁ID。
此后，方塊124描繪發(fā)送第一個(gè)引導(dǎo)程序處理器間中斷(BIPI)消息給處理器，使處理器清除在處理器的本地APIC中的BSP位。以后，允許處理器獲得APIC總線仲裁以通過熱插入控制器將它的BIPI傳播給業(yè)務(wù)處理器。方塊126說明確定業(yè)務(wù)處理器是否接收傳播的BIPI。如果接收不到傳播的BIPI，過程轉(zhuǎn)到方塊124，在那里再發(fā)送BIPI。如果接收到傳播的BIPI，過程轉(zhuǎn)到方塊128。
然后，業(yè)務(wù)處理器將請求系統(tǒng)和附加到正面總線的所有處理器子系統(tǒng)短暫停頓，使得當(dāng)被供給一個(gè)斷定EN信號使它聯(lián)機(jī)時(shí)能夠啟動FET開關(guān)。在進(jìn)行這個(gè)請求時(shí)，業(yè)務(wù)處理器起動若干控制機(jī)構(gòu)。具體說，方塊128描繪發(fā)送一個(gè)請求給O/S暫停所有現(xiàn)用的處理器，類似系統(tǒng)暫停命令。其次，方塊130說明確定所用現(xiàn)用的處理器是否暫停。如果所有現(xiàn)用的處理器未暫停，過程在方塊130重復(fù)。如果所有現(xiàn)用的處理器暫停，過程轉(zhuǎn)到方塊132。業(yè)務(wù)處理器經(jīng)I2C總線同磁芯片組連通以監(jiān)視正面總線，使得磁芯片組將通知業(yè)務(wù)處理器何時(shí)所有處理器導(dǎo)致了總線暫停事務(wù)而進(jìn)入暫停狀態(tài)。此后，方塊132描繪發(fā)出系統(tǒng)INIT#，即軟復(fù)位，給所有加到正面總線的處理器，以及同時(shí)啟動與特定槽有關(guān)的FET開關(guān)，由此所有沿正面總線的處理器處于啟動狀態(tài)并被允許在同一周期沿正面總線處理。在方?jīng)Q132以后，過程返回。
現(xiàn)在參考圖5，在那里說明用于控制移去熱插入處理器子系統(tǒng)的過程的高級邏輯流程圖。如所描繪的，處理過程在方塊140開始，進(jìn)行到方塊142。方塊142說明接收要移去一個(gè)特定的處理器子系統(tǒng)的指示符。在一個(gè)方法中，可以包括通過它用戶指示要移除該處理器子系統(tǒng)的軟件。此后，方塊144描繪通知OS從運(yùn)行狀態(tài)中移除該處理器子系統(tǒng)的處理器。移除運(yùn)行狀態(tài)中的處理器時(shí)，從處理器停下工作負(fù)載，刷新處理器的高速緩沖存儲器，以及置處理器空閑。其次，方塊146說明禁止用于要被移除的處理器子系統(tǒng)的特定槽的PWR_EN信號。最后，方塊148描繪對用戶提供一個(gè)移除該處理器子系統(tǒng)是安全的指示。指示器可以以軟件的形式，或者可利用用于適配器的LED指示燈。其后，過程返回。
雖然已在這里敘述了本發(fā)明的一個(gè)優(yōu)選實(shí)施例，然而，一旦本專業(yè)技術(shù)人員了解了基本本發(fā)明思想，就會出現(xiàn)這個(gè)實(shí)施例中的變化和修改。因此，這意味著所附的權(quán)利要求書將被認(rèn)為既包括該優(yōu)選實(shí)施例也包括如在本發(fā)明精神和范圍內(nèi)所有這樣的變化和修改。
權(quán)利要求
1.一種當(dāng)電源加到數(shù)據(jù)處理系統(tǒng)時(shí)熱插入處理器子系統(tǒng)到所述數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的方法，其中所述系統(tǒng)總線包括多個(gè)用于支持可熱插入的處理器子系統(tǒng)的位置，這里每個(gè)所述處理器子系統(tǒng)包括處理器和有關(guān)的電壓調(diào)節(jié)器組件，所述的方法包括以下步驟根據(jù)處理器子系統(tǒng)已加到所述系統(tǒng)總線的指示，加電源到所述處理器子系統(tǒng)；通過一個(gè)控制器傳遞初始化數(shù)據(jù)到與所述系統(tǒng)總線無關(guān)的所述處理器執(zhí)行在所述處理器子系統(tǒng)內(nèi)的一個(gè)處理器上的初始化例行程序，使得將附加的處理器子系統(tǒng)以對任何現(xiàn)有的工作在所述系統(tǒng)總線上的處理器的最小影響方式結(jié)合到數(shù)據(jù)處理系統(tǒng)中。
2.按照權(quán)利要求1的熱插入處理器子系統(tǒng)的方法，所述方法還包括以下步驟響應(yīng)電源加到所述處理器子系統(tǒng)，驗(yàn)證所述處理器子系統(tǒng)的正確安裝；以及響應(yīng)所述處理器子系統(tǒng)的不正確安裝，從所述處理器子系統(tǒng)中移除電源。
3.按照權(quán)利要求1的熱插入處理器子系統(tǒng)的方法，所述的響應(yīng)處理器已加到所述數(shù)據(jù)處理系統(tǒng)的所述系統(tǒng)總線的指示加電源到所述處理器子系統(tǒng)的步驟還包括步驟施加電源到所述處理器子系統(tǒng)內(nèi)的電壓調(diào)節(jié)器，這里所述電壓調(diào)節(jié)器調(diào)節(jié)對所述處理器和與所述處理器有關(guān)的高速緩沖存儲器的所說電源的施加。
4.按照權(quán)利要求1的熱插入處理器子系統(tǒng)的方法，所述的根據(jù)處理器已加到所述數(shù)據(jù)處理系統(tǒng)的所述系統(tǒng)總線的指示施加電源到所述處理器子系統(tǒng)的步驟還包括步驟施加終端電源到附加所述處理器的連接器的終端總線段，這樣使得沿所述終端總線段維持特定總線終端線阻抗。
5.按照權(quán)利要求1的熱插入處理器子系統(tǒng)的方法，所述的通過一個(gè)控制器傳遞初始化數(shù)據(jù)到與所述系統(tǒng)總線無關(guān)的所述處理器執(zhí)行在所述處理器子系統(tǒng)內(nèi)的一個(gè)處理器上的初始化例行程序的步驟還包括步驟通過在終端總線段的信號訪問所述處理器，這里所述終端總線段連接在所述處理器和所述系統(tǒng)總線之間，但與所述系統(tǒng)總線隔離直到被所述控制器啟動為止。
6.按照權(quán)利要求1的熱插入處理器子系統(tǒng)的方法，所述的通過一個(gè)控制器傳遞初始化數(shù)據(jù)到與所述系統(tǒng)總線無關(guān)的所述處理器執(zhí)行在所述處理器子系統(tǒng)內(nèi)的一個(gè)處理器上的初始化例行程序的步驟，還包括步驟啟動所述處理器和所述系統(tǒng)總線之間的開關(guān)使得允許所述處理器響應(yīng)所述處理器完成所述初始化接入所述系統(tǒng)總線。
7.按照權(quán)利要求1的熱插入處理器子系統(tǒng)到數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的方法，所述方法還包括步驟使所述處理器響應(yīng)所述處理器完成所述初始化處理沿所述數(shù)據(jù)處理系統(tǒng)中的所述系統(tǒng)總線的數(shù)據(jù)。
8.按照權(quán)利要求1的熱插入處理器子系統(tǒng)到數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的方法，所述方法還包括步驟響應(yīng)接收到移除特定處理器子系統(tǒng)的指示通知所述操作系統(tǒng)從運(yùn)行中移除所述處理器子系統(tǒng)；從所述處理器子系統(tǒng)中移除電源；提供所述處理器子系統(tǒng)已被禁止并可以從所述數(shù)據(jù)處理系統(tǒng)中移除的指示使得不擾動所述終端線阻抗而從所述系統(tǒng)總線移除一個(gè)處理器子系統(tǒng)。
9.一種用于熱插入處理器子系統(tǒng)到數(shù)據(jù)處理器的系統(tǒng)總線的系統(tǒng)，這里所述處理器子系統(tǒng)包括處理器和有關(guān)的電壓調(diào)節(jié)器，所述系統(tǒng)包括用于維持沿系統(tǒng)總線的總線終端線阻抗而與任何熱插入的處理器子系統(tǒng)無關(guān)的裝置；用于當(dāng)熱插入所述處理器子系統(tǒng)在所述系統(tǒng)總線上時(shí)啟動到所述處理器子系統(tǒng)的電源的熱插入控制器；以及用于與所述系統(tǒng)總線無關(guān)地傳遞初始化數(shù)據(jù)給所述處理器子系統(tǒng)內(nèi)的所述處理器以初始化所述處理器的所述熱插入控制器。
10.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，所述的用于維持沿所述系統(tǒng)總線的總線終端線阻抗與任何熱插入的處理器子系統(tǒng)無關(guān)的裝置還包括在所述系統(tǒng)總線的每端和在每個(gè)處理器接收連接器上的終端電阻；以及加在每個(gè)所述終端電阻的終端電壓。
11.按照權(quán)利要求10的用于熱插入處理器子系統(tǒng)的系統(tǒng)，所述系統(tǒng)還包括在每個(gè)終端總線段的終端總線段電阻；以及加在每個(gè)所述終端總線段電阻的所述終端電壓。
12.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，所述熱插入控制器還包括用于驗(yàn)證所述處理器子系統(tǒng)的正確安裝的裝置；以及用于響應(yīng)所述處理器的不正確安裝從所述處理器子系統(tǒng)中移除電源的裝置。
13.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，其中所述熱插入控制器能夠使電源加到所述處理器子系統(tǒng)內(nèi)的電壓調(diào)節(jié)器，這里所述電壓調(diào)節(jié)器調(diào)節(jié)施加所述電源到所述處理器和與所述處理有關(guān)的高速緩沖存儲器。
14.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，其中所述熱插入控制器能夠使終端電源加到附加所述處理器的連接器的終端總線段。
15.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，其中所述熱插入控制器通過在終端總線段的信號訪問所述處理器，這里所述終端總線段被連接在所述處理器和所述系統(tǒng)總線之間，但與所述系統(tǒng)總線隔離，直到被所述控制器啟動為止。
16.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，所述系統(tǒng)還包括用于將處理器與所述系統(tǒng)總線隔離的裝置；以及所述控制器，用于在通過所述控制器初始化熱插入的處理器后控制移除用于將所述處理器與所述系統(tǒng)總線隔離的所述裝置，使得允許所述處理器接入所述系統(tǒng)總線。
17.按照權(quán)利要求9的用于熱插入處理器子系統(tǒng)的系統(tǒng)，所述系統(tǒng)還包括用于通知操作系統(tǒng)從運(yùn)行中移除處理器子系統(tǒng)的裝置；用于禁止電源到所述處理器子系統(tǒng)的所述控制器；用于提供所述處理器子系統(tǒng)被禁止和可從所述數(shù)據(jù)處理系統(tǒng)移除的指示的裝置。
18.用于控制對數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的配置變化的程序產(chǎn)品，所述程序產(chǎn)品包括數(shù)據(jù)處理系統(tǒng)可使用的媒體；以及用所述數(shù)據(jù)處理系統(tǒng)可使用的媒體編碼的熱插入控制器，它響應(yīng)處理器子系統(tǒng)加到系統(tǒng)總線；能夠使電源加到所述處理器子系統(tǒng)；以及傳遞初始化數(shù)據(jù)給與所述系統(tǒng)總線無關(guān)的所述處理器子系統(tǒng)內(nèi)的處理器。
19.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的程序產(chǎn)品，其中所述熱插入控制器響應(yīng)電源加到所述處理器子系統(tǒng)驗(yàn)證所述處理器子系統(tǒng)的正確安裝；以及響應(yīng)所述處理器子系統(tǒng)的不正確安裝從所述處理器子系統(tǒng)中移除電源。
20.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的例行產(chǎn)品，其中所述熱插入控制器能夠使電源加到所述處理器子系統(tǒng)內(nèi)的電壓調(diào)節(jié)器，這里所述電壓調(diào)節(jié)器調(diào)節(jié)所述電源施加到所述處理器和與所述處理器有關(guān)的高速緩沖存儲器。
21.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的程序產(chǎn)品，其中所述熱插入控制器能夠使終端電源加到所述處理附加其上的連接器的終端總線段，使得沿所述終端總線段維持特定總線終端線阻抗。
22.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的程序產(chǎn)品，其中所述熱插入控制器通過在終端總線段的信號訪問所述處理器，這里所述終端總線段連接在所述處理器和所述系統(tǒng)總線之間，但與所述系統(tǒng)總線隔離，直到被所述控制器啟動為止。
23.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的程序產(chǎn)品，其中所述熱插入控制器啟動所述處理器和所述系統(tǒng)總線之間的開關(guān)使得允許所述處理器響應(yīng)所述處理器完成所述初始化，接入所述系統(tǒng)總線。
24.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的程序產(chǎn)品，其中所述熱插入控制器響應(yīng)所述處理器完成所述初始化，能夠使所述處理器處理沿所述數(shù)據(jù)處理系統(tǒng)中的所述系統(tǒng)總線的數(shù)據(jù)。
25.按照權(quán)利要求18的用于控制對系統(tǒng)總線配置變化的程序產(chǎn)品，其中所述熱插入控制器響應(yīng)接收要移除一個(gè)處理器子系統(tǒng)的指示通知操作系統(tǒng)禁止所述處理器子系統(tǒng)工作從所述處理器子系統(tǒng)中移除電源；以及提供所述處理器子系統(tǒng)可安全移除的指示。
全文摘要
用于當(dāng)數(shù)據(jù)處理系統(tǒng)運(yùn)行時(shí)熱插入處理器子系統(tǒng)到所述數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的方法和系統(tǒng),其中該系統(tǒng)總線包括多個(gè)用于支持可熱插入的處理器子系統(tǒng)的位置,這里每個(gè)處理器子系統(tǒng)包括處理器和有關(guān)的電壓調(diào)節(jié)器組件。響應(yīng)處理器子系統(tǒng)已加到數(shù)據(jù)處理系統(tǒng)的系統(tǒng)總線的指示加電源到該處理器子系統(tǒng)。通過一個(gè)控制器在處理器子系統(tǒng)內(nèi)的處理器上執(zhí)行初始化例行程序,該控制器傳遞初始化數(shù)據(jù)給系統(tǒng)總線無關(guān)的處理器,使得附加的處理器子系統(tǒng)以對任何現(xiàn)有的在系統(tǒng)總線上工作的處理器的最小影響方式結(jié)合到數(shù)據(jù)處理系統(tǒng)中。
文檔編號G06F1/18GK1268696SQ0010474
公開日2000年10月4日 申請日期2000年3月24日 優(yōu)先權(quán)日1999年3月25日
發(fā)明者R·貝洛韋斯基, P·M·布蘭德 申請人:國際商業(yè)機(jī)器公司