專利名稱：改善了低電壓工作特性的半導體集成電路裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體集成電路裝置，更詳細地說，涉及一種使外部電源電壓降壓，把內(nèi)部電源電壓供給內(nèi)部電路的半導體集成電路裝置。
圖9是表示現(xiàn)有的電壓下降電路(VDC)的構(gòu)成圖。
如圖9所示，這一電路配備有內(nèi)部電源電壓供給接點NI、外部電源電壓(ext.Vcc)接點9、已連接在內(nèi)部電源電壓供給接點NI與外部電源電壓接點9之間的P溝道MOS晶體管11、參考電壓(Vref)產(chǎn)生電路1、以及其倒相輸入端子與Vref產(chǎn)生電路1連接，非倒相輸入端子與內(nèi)部電源電壓供給接點NI連接的同時，輸出接點與P溝道MOS晶體管11的柵電極連接的差分放大器3。
采用上述的電路，將外部電源電壓降壓為內(nèi)部電源電壓，從此低功率消耗化、晶體管的可靠性等類的問題已變成為一般性的技術(shù)。而且，近年來在安裝VDC的半導體集成電路裝置中，在自刷新模式的這樣的低功率消耗工作(低電壓工作)模式中，當然為了降低功率消耗，有時把外部電源電壓作成比通常工作時還低的電壓。
然而，在低電壓工作下，VDC的響應(yīng)特性變壞。就是說，外部電源電壓降低時，在VDC里所包括的比較器的動作變慢，恢復內(nèi)部電路工作時的電流消耗而產(chǎn)生的電壓下降的響應(yīng)特性也變慢。
在這里，用

圖10說明由于外部電源電壓的下降，使VDC的響應(yīng)特性變慢的原因。
還有，在這里，向接點nExVcc供電的外部電源電壓ext.Vcc設(shè)為2.5V，N溝道MOS晶體管NT.A、NT.B、NT.C的閾值電壓Vtn和P溝道MOS晶體管PT.A、PT.D的閾值電壓的絕對值｜Vtp｜都設(shè)為1V，以及電壓VREF1設(shè)為1V。
由于P溝道MOS晶體管PT.A連接成二極管，接點NA變成比外部電源電壓ext.Vcc只低閾值電壓的絕對值｜Vtp ︳的1.5V。
另一方面，由于N溝道MOS晶體管NT.B的柵電極與源電極間電壓Vgs為1V，所以接點NB變成為比源電壓只高閾值電壓Vtn部分的1V。因此，N溝道MOS晶體管NT.C的漏電極與源電極間的電壓Vds為0.5V，并且，當內(nèi)部電源電壓int.Vcc為2.5V時，N溝道MOS晶體管NT.C的柵電極與源電極之間電壓Vgs則為1.5V。
圖11是表示N溝道MOS晶體管NT.C的漏電極與源電極之間電流Ids和漏極與源極之間電壓Vds的關(guān)系圖。其中，電壓Vdsc、電流Idsc分別表示上述狀態(tài)下的N溝道MOS晶體管NT.C的漏極與源極之間電壓、漏極與源極之間電流。
如圖11所示，當N溝道MOS晶體管NT.C的漏極與源極之間電壓Vds為電壓Vdsc時，N溝道MOS晶體管NT.C大約在飽和區(qū)域與線性區(qū)域之間進行工作。
在這里，比如說，外部電源電壓ext.Vcc增大到約3V時，電壓Vds也變大而進入飽和區(qū)域，外部電源電壓ext.Vcc減小為約2V時，則電壓Vds減小而進入線性區(qū)域。
如圖11所示，在當電壓Vgs從1.5V變成了1.3V時(即，內(nèi)部電源電壓int.Vcc下降了0.2V時)，電壓Vds處于線性區(qū)域內(nèi)時的電流Ids的改變量W1，比電壓Vds處于飽和區(qū)域內(nèi)的時的電流Ids的改變量W2要變小。因此，主要是由于使具有P溝道MOS晶體管PT.D的柵電容的電容器CL放電速度變慢，結(jié)果是，VDC因外部電源電壓ext.Vcc(即，內(nèi)部電源電壓int.Vcc)的降低而變成為使響應(yīng)特性減慢。
并且，就VDC而言，在其中所含有的比較器上，為了經(jīng)常對參考電壓VREF與內(nèi)部電源電壓int.Vcc進行比較，所以也常常存在不斷消耗電流的問題。
還有，當從低電壓工作回到正常工作時，則存在導致供電不足的這一問題。
本發(fā)明的目的是提供一種改善了低電壓工作時的工作特性的半導體集成電路裝置。
根據(jù)本發(fā)明的一個方面，半導體集成電路裝置，是具有正常工作模式和低電壓工作模式的半導體集成電路裝置，它具備有已連接于內(nèi)部電路的內(nèi)部電源電壓供給接點、使外部電源電壓降壓，并把內(nèi)部電源電壓供給內(nèi)部電源電壓供給接點的降壓電路、以及在低電壓工作模式中，向內(nèi)部電源電壓供給接點供給外部電源電壓的外部電源電壓供給電路。
根據(jù)本發(fā)明的另一個方面，半導體集成電路裝置，是形成于一個芯片上，并與不同的兩種大小的外部電源電壓相應(yīng)進行工作的半導體集成電路裝置，它具備有使外部電源電壓降壓并向內(nèi)部電路供給內(nèi)部電源電壓的降壓電路和在供給比兩種外部電源電壓之中還低的電壓的外部電源電壓時，向內(nèi)部電路供給外部電源電壓的外部電源電壓供給電路。
因而，本發(fā)明的主要優(yōu)點在于可以提高在低電壓工作模式下的降壓電路的響應(yīng)特性。
并且，本發(fā)明的另一個優(yōu)點，是可以提高在低電壓工作下外部電源電壓向內(nèi)部電路的供給能力。
圖1是表示本發(fā)明實施例1的半導體集成電路裝置(內(nèi)部電源電壓產(chǎn)生電路)的構(gòu)成圖。
圖2是表示本發(fā)明實施例2的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖3是表示本發(fā)明實施例3的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖4是表示含有本發(fā)明的實施例4的內(nèi)部電源電壓產(chǎn)生電路的DRAM的構(gòu)成圖。
圖5是表示圖4所示的本發(fā)明實施例4的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖6是表示圖4所示的本發(fā)明實施例5的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖7是表示圖4所示的本發(fā)明實施例6的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖8是表示本發(fā)明實施例7的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖9是表示現(xiàn)有的電壓降低電路(VDC)的構(gòu)成圖。
圖10是表示已示于圖9的VDC的具體構(gòu)成的電路圖。
圖11是用于說明已示于圖10的VDC的工作的曲線圖。
下面，參照附圖詳細說明本發(fā)明的實施例。另外，圖中同一標號表示同一或相當部分。
實施例1圖1是表示本發(fā)明實施例1的半導體集成電路裝置(內(nèi)部電源電壓產(chǎn)生電路)的構(gòu)成圖。
如圖1所示，該電路具有正常工作模式和低電壓工作模式(自刷新模式)，并具備有已連接于內(nèi)部電路7上的內(nèi)部電源電壓供給接點NI、外部電源電壓接點9、連接在外部電源電壓接點9與內(nèi)部電源電壓供給接點NI之間的P溝道MOS晶體管11、在不依存于外部電源電壓的內(nèi)部電路中產(chǎn)生所需要的參考電壓(Vref)的Vref產(chǎn)生電路1、其倒相輸入端子與Vref產(chǎn)生電路1連接，而非倒相輸入端子與內(nèi)部電源電壓供給接點NI連接的同時，輸出接點與P溝道MOS晶體管11的柵電極連接的差分放大器3、接收行地址選通信號/RAS和列地址選通信號/CAS并檢測自刷新模式的自刷新檢測電路5、已連接于自刷新檢測電路5上的倒相器13以及已連接在外部電源電壓接點9與內(nèi)部電源電壓供給接點NI之間，其柵電極與倒相器13連接的P溝道MOS晶體管17。
接著，說明本實施例的內(nèi)部電源電壓產(chǎn)生電路的工作過程。
差分放大器3使參考電壓(Vref)與內(nèi)部電源電壓(int.Vcc)進行比較，若int.Vcc比Vref為低，則模擬地輸出低(L)電平信號。因此，P溝道MOS晶體管11導通，就從外部電源電壓(3.3V)接點9供給電流，使內(nèi)部電源電壓恢復到要求的電壓(2.5V)。
在這里，內(nèi)部電源電壓產(chǎn)生電路的響應(yīng)特性，即，當內(nèi)部電源電壓已降低的時候，決定恢復到所需要電壓為止的時間的重要因素，雖然是差分放大器3使P溝道MOS晶體管11的柵電極成為L電平的時間，但在外部電源電壓較低時，該時間也延遲了。
在這里，自刷新檢測電路5接收行地址選通信號/RAS和列地址選通信號/CAS，當檢測出列地址選通信號/CAS比行地址選通信號/RAS先被激活的CBR定時并進入低電壓工作模式時，就輸出高(H)電平的低電壓電平檢測信號LLD。因此，P溝道MOS晶體管17導通，恒定地把外部電源電壓供向內(nèi)部電源電壓供給接點NI，而與差分放大器3的響應(yīng)速度無關(guān)。
實施例2圖2是表示本發(fā)明實施例2的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
如圖2所示，該電路具備有具有正常工作模式和低電壓工作模式(自刷新模式)，并已連接于內(nèi)部電路7的內(nèi)部電源電壓供給接點NI、外部電源電壓接點9、已連接在外部電源電壓接點9與內(nèi)部電源電壓供給接點NI之間的P溝道MOS晶體管11、在不依存于外部電源電壓的內(nèi)部電路中產(chǎn)生所需要的參考電壓(Vref)的Vref產(chǎn)生電路、把其倒相輸入端子連接于Vref產(chǎn)生電路1上，而非倒相輸入端子連接于內(nèi)部電源電壓供給接點NI上的同時，輸出接點被連接到P溝道MOS晶體管11的柵電極上的差分放大器3、接收行地址選通信號/RAS和列地址選通信號/CAS并檢測出自刷新模式的自刷新檢測電路5、連接在P溝道MOS晶體管11的柵電極與接地接點之間，并把從自刷新檢測電路5來的低電壓電平檢測信號LLD供給柵電極的N溝道MOS晶體管23；差分放大器3包括，被連接在外部電源電壓接點9與輸出接點之間并把從自刷新檢測電路5來的低電壓電平檢測信號LLD供給柵電極的P溝道MOS晶體管21。
接著，說明本實施例2的內(nèi)部電源電壓產(chǎn)生電路的工作過程。
自刷新檢測電路5，當檢測出列地址選通信號/CAS比行地址選通信號/RAS先被激活的CBR定時，則進入自刷新模式，并把高電平的低電壓電平檢測信號LLD供給N溝道MOS晶體管23的柵電極和P溝道MOS晶體管21的柵電極。因此，N溝道MOS晶體管23導通，隨之P溝道MOS晶體管11導通。另一方面，P溝道MOS晶體管21關(guān)斷。
但是，在自刷新模式中，強制性地把外部電源電壓供向內(nèi)部電源電壓供給接點NI上，同時可回避停止差分放大器3的工作并流動貫通電流。
并且，若采用本實施例2的內(nèi)部電源電壓產(chǎn)生電路，則在正常工作模式中，由于利用了P溝道MOS晶體管11作為降壓電路的一部分，所以在自刷新模式和正常工作模式中共用P溝道MOS晶體管11，作為其結(jié)果，可以達到削減布局面積。
實施例3圖3是表示本實施例3的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
如圖3所示，該電路具有與圖1所示的本實施例1的內(nèi)部電源電壓產(chǎn)生電路同樣的構(gòu)成，但是在差分放大器3上包括其柵電極被連接到P溝道MOS晶體管17的柵電極上的N溝道MOS晶體管25，這一點上與之不相同。
由于作成這樣的構(gòu)成，所以在用自刷新檢測電路5檢測出了自刷新模式的情況下，采用輸出高電平的低電壓電平檢測信號LLD的辦法，使N溝道MOS晶體管25成為關(guān)斷狀態(tài)，以停止差分放大器3的工作從而降低電力消耗。
實施例4圖4是表示含有本發(fā)明的實施例4的內(nèi)部電源電壓產(chǎn)生電路30的動態(tài)隨機存儲器(DRAM)33的構(gòu)成圖。
該DRAM是在同一芯片上形成把所供給的3.3V的外部電源電壓降壓為2.5V的內(nèi)部電源電壓并使之工作的電路(常規(guī)產(chǎn)品)和照樣作為內(nèi)部電源電壓使用所供給的2.5V的外部電源電壓的電路(低電壓產(chǎn)品)。
如圖4所示，該DRAM33具備有外部電源端子27、與外部電源端子27連接的開關(guān)(SW)29、與開關(guān)29連接的內(nèi)部電源電壓產(chǎn)生電路30、與開關(guān)29和內(nèi)部電源電壓產(chǎn)生電路30連接的內(nèi)部電源電壓供給接點NI，與內(nèi)部電源電壓供給接點N1連接的內(nèi)部電路7，以及與開關(guān)29、內(nèi)部電源電壓產(chǎn)生電路30和內(nèi)部電路7連接的品種切換信號/MSL輸入端子31。
接著，說明該DRAM的工作過程。當把3.3V的外部電源電壓向外部電源端子27供電時，就把高(H)電平的品種切換信號/MSL送給開關(guān)29、內(nèi)部電源電壓產(chǎn)生電路30和內(nèi)部電路7。
因此，開關(guān)29把已供給到外部電源端子27上的3.3V的外部電源電壓供給內(nèi)部電源電壓產(chǎn)生電路30，在內(nèi)部電源電壓產(chǎn)生電路30中使3.3V的外部電源電壓降壓到2.5V的內(nèi)部電源電壓，再供給內(nèi)部電源電壓供給接點NI。因而，向內(nèi)部電路7供給2.5V的內(nèi)部電源電壓int.Vcc。
另一方面，當把2.5V的外部電源電壓供給外部電源端子27時，已被低(L)電平激活了的品種切換信號/MSL供給開關(guān)29、內(nèi)部電源電壓產(chǎn)生電路30和內(nèi)部電路7。
因此，開關(guān)29把供給外部電源端子27的2.5V的外部電源電壓供給內(nèi)部電源電壓產(chǎn)生電路30，在內(nèi)部電源電壓產(chǎn)生電路30中，把2.5V的外部電源電壓照原樣供給內(nèi)部電源電壓供給接點NI。而且，向內(nèi)部電路7供給2.5V的內(nèi)部電源電壓int.Vcc。
圖5是表示已示于圖4的內(nèi)部電源電壓產(chǎn)生電路30的構(gòu)成圖。如圖5所示，該內(nèi)部電源電壓產(chǎn)生電路30雖然具有與已示于圖1的實施例1的內(nèi)部電源電壓產(chǎn)生電路同樣的結(jié)構(gòu)，但是，在把品種切換信號/MSL供給P溝道MOS晶體管17的柵電極這一點上與之不相同。
若采用作成這樣構(gòu)成的內(nèi)部電源電壓產(chǎn)生電路30，則在低電壓產(chǎn)品情況下，就可以把外部電源電壓作為內(nèi)部電源電壓int.Vcc直接向內(nèi)部電路7供電，而與差分放大器3的響應(yīng)(應(yīng)答特性)無關(guān)。
實施例5圖6是表示已示于圖5的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖6所示的內(nèi)部電源電壓產(chǎn)生電路30是表示圖4所示的內(nèi)部電源電壓產(chǎn)生電路30的具體構(gòu)成一例的圖。并且，如圖6所示，該內(nèi)部電源電壓產(chǎn)生電路30雖然具有與已示于圖2的實施例2的內(nèi)部電源電壓產(chǎn)生電路同樣的構(gòu)成，但是，在具備已連接于P溝道MOS晶體管21的柵電極上的倒相器35和連接于倒相器35上的品種切換信號輸入端子31這一點上與之不相同。
若采用成為這樣結(jié)構(gòu)的內(nèi)部電源電壓產(chǎn)生電路30，則在低電壓產(chǎn)品的情況下，強制性地使P溝道MOS晶體管11導通，把外部電源電壓用作內(nèi)部電源電壓int.Vcc供給內(nèi)部電路7的同時，使P溝道MOS晶體管21關(guān)斷，停止差分放大器3的工作，從而可使功率消耗降低。
實施例6圖7是表示本發(fā)明的實施例6的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。
圖7所示的內(nèi)部電源電壓產(chǎn)生電路30是表示圖4所示的內(nèi)部電源電壓產(chǎn)生電路30的具體構(gòu)成一例的圖。并且，如圖7所示，該內(nèi)部電源電壓產(chǎn)生電路30雖然具有與已示于圖3的實施例3的內(nèi)部電源電壓產(chǎn)生電路同樣的構(gòu)成，但是，在把品種切換信號輸入端子31連接到P溝道MOS晶體管37的柵電極上這一點與之不相同。
若采用具有這樣構(gòu)成的內(nèi)部電源電壓產(chǎn)生電路30，則在低電壓產(chǎn)品的情況下，強制性地使P溝道MOS晶體管17導通，把外部電源電壓用作內(nèi)部電源電壓int.Vcc向內(nèi)部電路7供電的同時，使N溝道MOS晶體管25關(guān)斷，停止差分放大器3的工作，從而可使功率消耗降低。
實施例7圖8是表示本發(fā)明的實施例7的內(nèi)部電源電壓產(chǎn)生電路的構(gòu)成圖。如圖8所示，該電路雖然具有與已示于圖3的內(nèi)部電源電壓產(chǎn)生電路同樣的構(gòu)成，但是，在具備有產(chǎn)生成為低電壓工作的基準的參考電壓Vref2的Vref2產(chǎn)生電路41、把外部電源電壓接點9連接到倒相輸入端子上，而把Vref2產(chǎn)生電路41連接到非倒相輸入端子上的差分放大器43、與差分放大器43串聯(lián)連接的倒相器45和47、輸入從自刷新檢測電路5輸出的低電壓電平檢測信號LLD和從倒相器47輸出的信號，并把該輸出接點與P溝道MOS晶體管17的柵電極和N溝道MOS晶體管25的柵電極連接起來的NAND電路49這一點上與之不相同。
另外，參考電壓Vref1是具有所希望內(nèi)部電源電壓int.Vcc的電平電壓，并且形成Vref1＞Vref2這樣的關(guān)系。
若采用這樣構(gòu)成的內(nèi)部電源電壓產(chǎn)生電路，要是外部電源電壓下降到比參考電壓Vref2還低，則由于從差分放大器43輸出了H電平信號，因而在自刷新模式時(當信號LLD為H電平時)，就從NAND電路49輸出已激活的低電壓電平檢測信號/LLD1。
這樣，在這種情況下，P溝道MOS晶體管17導通，把外部電源電壓用作內(nèi)部電源電壓int.Vcc向內(nèi)部電路7供電，同時，N溝道MOS晶體管25關(guān)斷，于是停止差分放大器3的工作。
還有，上述實施例1到7的內(nèi)部電源電壓產(chǎn)生電路雖然是通過與自刷新啟動信號同時生成的低電壓電平檢測信號LLD、或品種切換信號/MSL，或者以參考電壓Vref2作為基準進行控制，但是本發(fā)明并不只限于這些實施例，通過在具備內(nèi)部電源電壓產(chǎn)生電路的系統(tǒng)降低了外部電源電壓時生成的系統(tǒng)信號、自刷新啟動信號本身等，被控制的內(nèi)部電源電壓產(chǎn)生電路同樣也可以考慮使用。
權(quán)利要求
1.一種具有正常工作模式和低電壓工作模式的半導體集成電路裝置，其特征是，具備已連接到內(nèi)部電路上的內(nèi)部電源電壓供給接點NI；使外部電源電壓降壓，并向上述內(nèi)部電源電壓供給接點供給內(nèi)部電源電壓(int.Vcc)的降壓裝置(1、3、11)；以及在上述低電壓工作模式中，向上述內(nèi)部電源電壓供給接點供給上述外部電源電壓的外部電源電壓供給裝置(5、9、13、17)。
2.根據(jù)權(quán)利要求1所述的半導體集成電路裝置，其特征是，上述外部電源電壓供給裝置(5、9、13、17)包括外部電源電壓接點9；已連接在上述外部電源電壓接點9與內(nèi)部電源電壓供給接點NI之間的晶體管17；以及響應(yīng)外部控制信號，在上述低電壓工作模式中，使上述晶體管17成為導通狀態(tài)的模式切換裝置(5)。
3.根據(jù)權(quán)利要求2所述的半導體集成電路裝置，其特征是，上述切換裝置(5)通過接收行地址選通信號和列地址選通信號，檢測出列地址選通信號已比行地址選通信號先被激活的信號，使上述晶體管17成為導通狀態(tài)。
4.根據(jù)權(quán)利要求2所述的半導體集成電路裝置，其特征是，上述外部電源電壓供給裝置(5、23)，包括在上述降壓裝置(1、3、11)中，并在上述正常工作模式中向上述內(nèi)部電源電壓供給接點NI供給上述內(nèi)部電源電壓(int.Vcc)。
5.根據(jù)權(quán)利要求2所述的半導體集成電路裝置，其特征是，在低電壓工作模式中，還具備有使上述降壓裝置(1、3、11)的工作停止的降壓工作控制裝置(9、21、25)。
6.根據(jù)權(quán)利要求1所述的半導體集成電路裝置，其特征是，還具備有判斷上述外部電源電壓的大小是否比規(guī)定值(Vref2)低的電平判斷裝置(43)，僅在用上述電平判斷裝置(43)把上述外部電源電壓的大小已判斷為比上述規(guī)定值(Vref2)低時，上述外部電源電壓供給裝置(9、17)就向內(nèi)部電源電壓供給接點NI供給上述外部電源電壓。
7.一種在一個芯片上形成，并根據(jù)不同的兩種大小的外部電源電壓(ext.Vcc)進行工作的半導體集成電路裝置，其特征是，具備使外部電源電壓(ext.Vcc)降壓，并把內(nèi)部電源電壓(int.Vcc)供給內(nèi)部電路(7)的降壓裝置(1、3、11、29)；以及在供給比上述兩種外部電源電壓(ext.Vcc)之中的一種電壓還低的外部電源電壓時，向上述內(nèi)部電路(7)供給上述外部電源電壓(ext.Vcc)的外部電源電壓供給裝置(17、29)。
8.根據(jù)權(quán)利要求7所述的半導體集成電路裝置，其特征是，上述外部電源電壓供給裝置(17、29)包括外部電源電壓接點29；及連接在上述外部電源電壓接點與上述內(nèi)部電路(7)之間，把外部電源電壓判斷信號(/MSL)供給柵電極的晶體管(17)。
9.根據(jù)權(quán)利要求8所述的半導體集成電路裝置，其特征是，上述晶體管17是P溝道MOS晶體管。
10.根據(jù)權(quán)利要求8所述的半導體集成電路裝置，其特征是，具備在供給比上述兩種外部電源電壓(ext.Vcc)之中的一種電壓還低的外部電源電壓時，使上述降壓裝置(1、3、11、29)的工作停止的降壓工作控制裝置(25)。
11.根據(jù)權(quán)利要求7所述的半導體集成電路裝置，其特征是，上述外部電源電壓供給裝置包括在上述降壓裝置(1,3,11,29)之中，并在供給比上述兩種外部電源電壓(ext.Vcc)之中的一種電壓還高的外部電源電壓時，就把上述內(nèi)部電源電壓(int.Vcc)供給上述內(nèi)部電路(7)。
12.根據(jù)權(quán)利要求11所述的半導體集成電路裝置，其特征是，還具備在供給比上述兩種外部電源電壓(ext.Vcc)之中的一種電壓還低的外部電源電壓時，使上述降壓裝置(1、3、11、29)的工作停止的降壓工作控制裝置(21)。
全文摘要
一種具有正常工作模式和自刷新模式的半導體集成電路裝置,具備有:用于使外部電源電壓降壓并將內(nèi)部電源電壓(int.Vcc)供給內(nèi)部電路(7)的Vref產(chǎn)生電路(1)、差分放大器(3)、P溝道MOS晶體管(11)、檢測自刷新模式的自刷新檢測電路(5)以及在自刷新模式時使之導通的P溝道MOS晶體管(17),并在低電壓工作(自刷新模式)時,從外部電源電壓接點(9)把外部電源電壓供給到內(nèi)部電路(7)上。
文檔編號G05F3/24GK1210338SQ9810402
公開日1999年3月10日 申請日期1998年1月26日 優(yōu)先權(quán)日1997年9月4日
發(fā)明者山崎恭治 申請人:三菱電機株式會社