一種提高低壓差線性穩(wěn)壓器電源抑制比的方法和電路的制作方法
【專利摘要】一種提高低壓差線性穩(wěn)壓器電源抑制比的方法和電路，有利于低壓差線性穩(wěn)壓器LDO高頻PSR的提高，其特征在于，在低壓差線性穩(wěn)壓器電路中通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合功率管輸出阻抗紋波傳遞通路形成第一復(fù)合紋波傳遞函數(shù)，所述第一復(fù)合紋波傳遞函數(shù)與基準(zhǔn)電壓源紋波傳遞通路的紋波傳遞函數(shù)相抵消；或者在低壓差線性穩(wěn)壓器電路中通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合基準(zhǔn)電壓源紋波傳遞通路形成第二復(fù)合紋波傳遞函數(shù)，所述第二復(fù)合紋波傳遞函數(shù)與功率管輸出阻抗紋波傳遞通路的紋波傳遞函數(shù)相抵消。
【專利說(shuō)明】一種提高低壓差線性穩(wěn)壓器電源抑制比的方法和電路

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及低壓差線性穩(wěn)壓器技術(shù)，特別是一種提高低壓差線性穩(wěn)壓器電源抑制 比的方法和電路。

【背景技術(shù)】
[0002] 低壓差線性穩(wěn)壓器（LDO)具有輸出噪聲小、電路結(jié)構(gòu)簡(jiǎn)單、占用芯片面積小和電 壓紋波小等優(yōu)點(diǎn)，已成為電源管理芯片中的一類重要電路。隨著集成電路的快速發(fā)展，芯 片工作頻率在不斷提高，LDO的電源抑制比（PSR)也隨之降低，從而電源噪聲就會(huì)通過(guò)LDO 影響整個(gè)系統(tǒng)的性能，不能滿足高頻工作環(huán)境的應(yīng)用要求，因此提高高頻情況下的電源抑 制比已經(jīng)成為L(zhǎng)DO的一個(gè)重要研究方向。上述所說(shuō)的PSR用紋波從電源輸入端經(jīng)過(guò)通路 傳輸?shù)捷敵龆说膫鬟f函數(shù)來(lái)表示。如圖1所示為現(xiàn)有技術(shù)中的LDO的一般電路圖，LDO包 括：功率管Mp，誤差放大器Ae和電阻反饋網(wǎng)絡(luò)（包括Rf1，Rf2)，Vdd為L(zhǎng)DO的電源輸入 端，Vout為L(zhǎng)DO的輸出端。LDO還包括負(fù)載網(wǎng)絡(luò)，該負(fù)載網(wǎng)絡(luò)包括：負(fù)載電容CL，負(fù)載電 阻RL和負(fù)載電流源IL?；鶞?zhǔn)電壓源Bgr輸出端Vref接到誤差放大器Ae的反向端，當(dāng)電 路工作時(shí)，LDO的輸出電壓Vout等于基準(zhǔn)電壓Vref乘以（1+Rfl/Rf2)。圖1中所示的①、 ②、③、④分別標(biāo)示出了電源紋波從電源端傳遞到輸出端的四條通路。上述四個(gè)通路的傳遞 函數(shù)之和為L(zhǎng)DO系統(tǒng)的電源抑制能力，其值越小代表LDO對(duì)電源紋波的抑制能力越好。引 用文獻(xiàn)"MohamedEl-Nozahi,AhmedAmerandJoselynTorres.HighPSRLowDrop-Out RegulatorWithFeed-ForwardRippleCancellationTechnique[J].IEEEJournalof Solid-StateCircuits, 2010, 45(3) :565-577"。通路①是LDO中紋波傳遞的主要通路，是 由于功率管Mp有限的輸出阻抗造成的電壓波動(dòng)。通路②是電源的波動(dòng)作用于功率管的源 極，導(dǎo)致功率管輸出電流的波動(dòng)，并在輸出負(fù)載上轉(zhuǎn)換為電壓，電流的波動(dòng)受到LDO環(huán)路增 益所抑制。通路③是由于誤差放大器Ae有限的電源抑制比造成電源紋波進(jìn)入該誤差放大 器Ae的輸出端，并經(jīng)功率管Mp放大后在輸出端Vout呈現(xiàn)。通路④是由于產(chǎn)生基準(zhǔn)電壓 Vref的基準(zhǔn)電路有限的電源抑制比造成基準(zhǔn)電壓Vref上存在電源紋波并經(jīng)過(guò)誤差放大器 Ae放大到輸出端Vout?，F(xiàn)有技術(shù)提高LDOPSR的方法為L(zhǎng)DO級(jí)聯(lián)的方式，此種方法直接導(dǎo) 致LDO效率的降低，以及成本的提高。
[0003] 針對(duì)圖1的情況，圖2提出了一種改進(jìn)的低壓差線性穩(wěn)壓器用以提高電源抑制比。 圖2是通過(guò)設(shè)置電源可控反饋網(wǎng)絡(luò)引入第五紋波傳遞通路以抵消第一紋波傳遞通路紋波 傳遞函數(shù)的電路結(jié)構(gòu)示意圖。如圖2所示，低壓差線性穩(wěn)壓器包括電壓輸入端Vdd和電壓 輸出端Vout，所述電壓輸入端Vdd連接功率PMOS管Mp的源極，所述功率PMOS管Mp的漏極 連接所述電壓輸出端Vout，所述功率PMOS管Mp的柵極連接誤差放大器Ae的輸出端，所述 誤差放大器Ae的負(fù)向端（-)連接基準(zhǔn)電壓源Bgr的基準(zhǔn)電壓端Vref，所述誤差放大器Ae 的正向端（+)與所述電壓輸出端Vout之間設(shè)置有電源可控反饋網(wǎng)絡(luò)101，所述電源可控反 饋網(wǎng)絡(luò)101和所述誤差放大器Ae(控制端）分別連接電壓輸入端Vdd，負(fù)載網(wǎng)絡(luò)102連接 所述電壓輸出端Vout。該電路結(jié)構(gòu)的特點(diǎn)是，不僅包括原有的4條紋波通路，例如：第一紋 波傳遞通路即功率管輸出阻抗紋波傳遞通路①，穿越所述功率PMOS管Mp的功率管輸出阻 抗Rds;第二紋波傳遞通路即功率管源極紋波傳遞通路②，穿越所述功率PMOS管Mp的源漏 極；第三紋波傳遞通路即誤差放大器紋波傳遞通路③，從所述誤差放大器Ae的電壓輸入端 接點(diǎn)經(jīng)所述誤差放大器Ae的輸出端進(jìn)入所述功率PMOS管Mp的柵極；第四紋波傳遞通路即 基準(zhǔn)電壓源紋波傳遞通路④，從所述基準(zhǔn)電壓源Bgr進(jìn)入所述誤差放大器Ae的負(fù)向端（-); 而且還包括第五紋波傳遞通路即電源可控反饋網(wǎng)絡(luò)紋波傳遞通路⑤。第五紋波傳遞通路⑤ 的引入是基于以下考慮：通路②和③的電源紋波可以相互抵消；通路④的電源紋波非常小 可以忽略?，F(xiàn)有LDO中電源紋波主要是由通路①上產(chǎn)生的電源波動(dòng)形成的，在LDO中增加 了一條電源到輸出的傳遞路徑⑤，該增加的路徑的傳遞函數(shù)與通路①上的電源到輸出的傳 遞函數(shù)之間的幅值相同，相位相反，使得新引入通路⑤上的電源紋波與未引入之前的通路 ①上的電源紋波在輸出端Vout相抵消，從而提高PSR。但是若想忽略通路④的電源紋波，則 大大提高了基準(zhǔn)電壓源Bgr的設(shè)計(jì)難度，而且即使設(shè)計(jì)的基準(zhǔn)電壓源Bgr使得通路④的電 源紋波可以忽略，該方案也只是對(duì)低頻下抑制電源波動(dòng)的方案，對(duì)高頻PSR并沒(méi)有提高。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明針對(duì)現(xiàn)有技術(shù)中存在的缺陷或不足，提供一種提高低壓差線性穩(wěn)壓器電源 抑制比的方法和電路，有利于低壓差線性穩(wěn)壓器LDO高頻PSR的提高。
[0005] 本發(fā)明技術(shù)方案如下：
[0006] 一種提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，在低壓差線性穩(wěn)壓 器電路中通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合功率管輸出阻抗 紋波傳遞通路形成第一復(fù)合紋波傳遞函數(shù)，所述第一復(fù)合紋波傳遞函數(shù)與基準(zhǔn)電壓源紋波 傳遞通路的紋波傳遞函數(shù)相抵消；或者在低壓差線性穩(wěn)壓器電路中通過(guò)設(shè)置電源采樣網(wǎng) 絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合基準(zhǔn)電壓源紋波傳遞通路形成第二復(fù)合紋波傳 遞函數(shù)，所述第二復(fù)合紋波傳遞函數(shù)與功率管輸出阻抗紋波傳遞通路的紋波傳遞函數(shù)相抵 消。
[0007] 所述第一復(fù)合紋波傳遞函數(shù)與所述基準(zhǔn)電壓源紋波傳遞通路的紋波傳遞函數(shù)，兩 者幅值相同，相位相反。
[0008] 所述第二復(fù)合紋波傳遞函數(shù)與所述功率管輸出阻抗紋波傳遞通路的紋波傳遞函 數(shù)，兩者幅值相同，相位相反。
[0009] 一種提高電源抑制比的低壓差線性穩(wěn)壓器電路，其特征在于，包括電壓輸入端和 電壓輸出端，所述電壓輸入端連接功率PMOS管的源極，所述功率PMOS管的漏極連接所述電 壓輸出端，所述功率PMOS管的柵極連接誤差放大器的輸出端，所述誤差放大器的負(fù)向端連 接基準(zhǔn)電壓源的基準(zhǔn)電壓端，所述誤差放大器的正向端通過(guò)電阻反饋網(wǎng)絡(luò)中的反饋電壓端 連接電源采樣網(wǎng)絡(luò)，所述電阻反饋網(wǎng)絡(luò)和所述電源采樣網(wǎng)絡(luò)分別連接所述電壓輸出端，所 述電源采樣網(wǎng)絡(luò)和所述誤差放大器分別連接所述電壓輸入端；通過(guò)所述電源采樣網(wǎng)絡(luò)引入 電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合功率管輸出阻抗紋波傳遞通路形成第一復(fù)合紋波傳遞 函數(shù)，所述第一復(fù)合紋波傳遞函數(shù)與基準(zhǔn)電壓源紋波傳遞通路的紋波傳遞函數(shù)相抵消。 [0010] 所述電阻反饋網(wǎng)絡(luò)包括相互串聯(lián)的第一反饋電阻和第二反饋電阻，所述反饋電壓 端位于所述第一反饋電阻和第二反饋電阻之間，所述第一反饋電阻連接所述電壓輸出端， 所述第二反饋電阻接地。
[0011] 所述電壓輸出端連接負(fù)載網(wǎng)絡(luò)。
[0012] 所述電源采樣網(wǎng)絡(luò)包括柵極互連的第二PMOS管和第三PMOS管，以及柵極互連的 第四NMOS管和第五NMOS管，所述第三PMOS管的漏極和所述第五NMOS管的漏極均連接所 述反饋電壓端，所述第二PMOS管的源極和第三PMOS管的源極均連接所述電壓輸入端，所述 第四NMOS管的源極和第五NMOS管的源極均接地，所述第二PMOS管的漏極連接第一PMOS 管的源極，所述第一PMOS管的柵極連接電壓輸出端，所述第一PMOS管的漏極連接所述第四 NMOS管的漏極，所述第四NMOS管的漏極與柵極互連，所述第四NMOS管的漏極通過(guò)采樣電容 接地。
[0013] 所述第二PMOS管的柵極連接?xùn)艠O偏置電壓端。
[0014] 一種提高電源抑制比的低壓差線性穩(wěn)壓器電路，其特征在于，包括電壓輸入端和 電壓輸出端，所述電壓輸入端連接功率PMOS管的源極，所述功率PMOS管的漏極連接所述 電壓輸出端，所述功率PMOS管的柵極連接誤差放大器的輸出端，所述誤差放大器的負(fù)向端 連接基準(zhǔn)電壓源的基準(zhǔn)電壓端，所述誤差放大器的正向端連接電阻反饋網(wǎng)絡(luò)中的反饋電壓 端，所述電阻反饋網(wǎng)絡(luò)連接所述電壓輸出端，所述基準(zhǔn)電壓源通過(guò)電源采樣網(wǎng)絡(luò)連接所述 電壓輸入端，所述誤差放大器連接所述電壓輸入端；通過(guò)所述電源采樣網(wǎng)絡(luò)引入電源采樣 網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合基準(zhǔn)電壓源紋波傳遞通路形成第二復(fù)合紋波傳遞函數(shù)，所述第二 復(fù)合紋波傳遞函數(shù)與功率管輸出阻抗紋波傳遞通路的紋波傳遞函數(shù)相抵消。
[0015] 本發(fā)明的技術(shù)效果如下：本發(fā)明一種提高低壓差線性穩(wěn)壓器電源抑制比的方法和 電路利用基準(zhǔn)電壓源Bgr有限的電源抑制能力，使其經(jīng)過(guò)誤差放大器Ae放大到輸出端Vout 的傳遞函數(shù)與LDO的其它電源到輸出通路的傳遞函數(shù)的幅值相同，相位相反來(lái)相互抵消， 從而實(shí)現(xiàn)高PSR。本方案大大降低了基準(zhǔn)電壓源Bgr的設(shè)計(jì)難度，對(duì)電壓基準(zhǔn)源PSR(電源 抑制比）要求不高，是一種有利于提高LDO(低壓差線性穩(wěn)壓器）高頻PSR的解決方案。本 發(fā)明具有以下特點(diǎn)：1.提出將Bgr引起的電源紋波與LDO其它通路引起的電源紋波在輸出 端相抵消的方法。2.不需要設(shè)計(jì)高難度的高PSR的基準(zhǔn)電壓源Bgr。3.提出一種改變LDO PSR傳遞函數(shù)的方法。

【專利附圖】

【附圖說(shuō)明】
[0016] 圖1是現(xiàn)有低壓差線性穩(wěn)壓器的電路結(jié)構(gòu)示意圖。
[0017] 圖2是通過(guò)設(shè)置電源可控反饋網(wǎng)絡(luò)引入第五紋波傳遞通路以抵消第一紋波傳遞 通路紋波傳遞函數(shù)的電路結(jié)構(gòu)示意圖。
[0018] 圖3是實(shí)施本發(fā)明的通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以 聯(lián)合第一紋波傳遞通路抵消第四紋波傳遞通路紋波傳遞函數(shù)的電路結(jié)構(gòu)示意圖。
[0019] 圖4是實(shí)施本發(fā)明的通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以 聯(lián)合第四紋波傳遞通路抵消第一紋波傳遞通路紋波傳遞函數(shù)的電路結(jié)構(gòu)示意圖。
[0020] 圖5是實(shí)施本發(fā)明例舉的電源采樣網(wǎng)絡(luò)電路結(jié)構(gòu)示意圖。
[0021] 圖6是低壓差線性穩(wěn)壓器中無(wú)電源采樣網(wǎng)絡(luò)的環(huán)路增益波特圖。圖6中"Loop GaindB20"曲線表示環(huán)路增益幅值，"LoopGainPhase"曲線表示環(huán)路增益相位；縱坐標(biāo)表 示幅值和相位，橫坐標(biāo)表示頻率。
[0022] 圖7是低壓差線性穩(wěn)壓器中有電源采樣網(wǎng)絡(luò)的環(huán)路增益波特圖。圖7中"Loop GaindB20"曲線表示環(huán)路增益幅值，"LoopGainPhase"曲線表示環(huán)路增益相位；縱坐標(biāo)表 示幅值和相位，橫坐標(biāo)表示頻率。
[0023] 圖8是低壓差線性穩(wěn)壓器中無(wú)電源采樣網(wǎng)絡(luò)的電源抑制比頻率特性示意圖。圖8 中縱坐標(biāo)為電源抑制比，橫坐標(biāo)為頻率。
[0024] 圖9是低壓差線性穩(wěn)壓器中有電源采樣網(wǎng)絡(luò)的電源抑制比頻率特性示意圖。圖9 中縱坐標(biāo)為電源抑制比（PSR)，橫坐標(biāo)為頻率（Frequency)。
[0025] 附圖標(biāo)記列不如下：Vdd-電壓輸入端；Vout-電壓輸出端；Mp-功率PMOS管； Rds-功率管輸出阻抗；Ae-誤差放大器；Bgr-基準(zhǔn)電壓源；Vref-基準(zhǔn)電壓端或基準(zhǔn)電 壓；Vfb-反饋電壓端或反饋電壓；Rfl-第一反饋電阻；Rf2-第二反饋電阻；CL-負(fù)載電容； RL-負(fù)載電阻；IL-負(fù)載電流源；Vp-柵極偏置電壓或柵極偏置電壓端；①-第一紋波傳遞通 路即功率管輸出阻抗紋波傳遞通路；②-第二紋波傳遞通路即功率管源極紋波傳遞通路； ③-第三紋波傳遞通路即誤差放大器紋波傳遞通路；④-第四紋波傳遞通路即基準(zhǔn)電壓源 紋波傳遞通路；⑤-第五紋波傳遞通路即電源可控反饋網(wǎng)絡(luò)紋波傳遞通路；6-電源采樣網(wǎng) 絡(luò)紋波傳遞通路（實(shí)現(xiàn)對(duì)功率管輸出阻抗紋波傳遞函數(shù)的調(diào)整）電源采樣網(wǎng)絡(luò)紋波傳 遞通路（實(shí)現(xiàn)對(duì)基準(zhǔn)電壓源紋波傳遞函數(shù)的調(diào)整）；1〇1-電源可控反饋網(wǎng)絡(luò)；102-負(fù)載網(wǎng) 絡(luò)；103-電源采樣網(wǎng)絡(luò)；Cf-采樣電容；MfO-第一PMOS管；Mfl-第二PMOS管；Mf2-第三 PMOS管；Mf3-第四NMOS管；Mf4-第五NMOS管。

【具體實(shí)施方式】
[0026] 下面結(jié)合附圖（圖3-圖9)對(duì)本發(fā)明進(jìn)行說(shuō)明。
[0027] 圖3是實(shí)施本發(fā)明的通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以 聯(lián)合第一紋波傳遞通路抵消第四紋波傳遞通路紋波傳遞函數(shù)的電路結(jié)構(gòu)示意圖。圖5是實(shí) 施本發(fā)明例舉的電源采樣網(wǎng)絡(luò)電路結(jié)構(gòu)示意圖。如圖3所示，一種提高電源抑制比的低壓 差線性穩(wěn)壓器電路，包括電壓輸入端Vdd和電壓輸出端Vout，所述電壓輸入端Vdd連接功率 PMOS管Mp的源極，所述功率PMOS管Mp的漏極連接所述電壓輸出端Vout，所述功率PMOS 管的柵極連接誤差放大器Ae的輸出端，所述誤差放大器Ae的負(fù)向端（_)連接基準(zhǔn)電壓源 Bgr的基準(zhǔn)電壓端Vref，所述誤差放大器Ae的正向端（+)通過(guò)電阻反饋網(wǎng)絡(luò)中的反饋電壓 端Vfb連接電源采樣網(wǎng)絡(luò)103,所述電阻反饋網(wǎng)絡(luò)和所述電源采樣網(wǎng)絡(luò)103分別連接所述 電壓輸出端Vout，所述電源采樣網(wǎng)絡(luò)103和所述誤差放大器Ae分別連接所述電壓輸入端 Vdd;通過(guò)所述電源采樣網(wǎng)絡(luò)103引入電源采樣網(wǎng)絡(luò)紋波傳遞通路6以聯(lián)合功率管輸出阻 抗Rds紋波傳遞通路①形成第一復(fù)合紋波傳遞函數(shù)，所述第一復(fù)合紋波傳遞函數(shù)與基準(zhǔn)電 壓源紋波傳遞通路④的紋波傳遞函數(shù)相抵消。所述電阻反饋網(wǎng)絡(luò)包括相互串聯(lián)的第一反饋 電阻Rfl和第二反饋電阻Rf2,所述反饋電壓端Vfb位于所述第一反饋電阻Rfl和第二反 饋電阻Rf2之間，所述第一反饋電阻Rfl連接所述電壓輸出端Vout，所述第二反饋電阻Rf2 接地。所述電壓輸出端Vout連接負(fù)載網(wǎng)絡(luò)102。
[0028] 如圖5所示，所述電源采樣網(wǎng)絡(luò)包括柵極互連的第二PMOS管Mf1和第三PMOS管 Mf2,以及柵極互連的第四NMOS管Mf3和第五NMOS管Mf4,所述第三PMOS管Mf2的漏極和 所述第五NMOS管Mf4的漏極均連接所述反饋電壓端Vfb，所述第二PMOS管RH的源極和第 三PMOS管Rf2的源極均連接所述電壓輸入端Vdd，所述第四NMOS管Mf3的源極和第五NMOS管Mf4的源極均接地，所述第二PMOS管Mf1的漏極連接第一PMOS管MfO的源極，所述第一 PMOS管MfO的柵極連接電壓輸出端Vout，所述第一PMOS管MfO的漏極連接所述第四NMOS 管Mf3的漏極，所述第四NMOS管Mf3的漏極與柵極互連，所述第四NMOS管Mf3的漏極通過(guò) 采樣電容Cf接地。所述第二PMOS管Mfl的柵極連接?xùn)艠O偏置電壓端Vp。
[0029] 圖4是實(shí)施本發(fā)明的通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以 聯(lián)合第四紋波傳遞通路抵消第一紋波傳遞通路紋波傳遞函數(shù)的電路結(jié)構(gòu)示意圖。如圖4 所示，一種提高電源抑制比的低壓差線性穩(wěn)壓器電路，包括電壓輸入端Vdd和電壓輸出端 Vout，所述電壓輸入端Vdd連接功率PMOS管Mp的源極，所述功率PMOS管Mp的漏極連接 所述電壓輸出端Vout，所述功率PMOS管Mp的柵極連接誤差放大器Ae的輸出端，所述誤差 放大器Ae的負(fù)向端（-)連接基準(zhǔn)電壓源Bgr的基準(zhǔn)電壓端Vref，所述誤差放大器Ae的正 向端（+)連接電阻反饋網(wǎng)絡(luò)中的反饋電壓端Vfb，所述電阻反饋網(wǎng)絡(luò)連接所述電壓輸出端 Vout，所述基準(zhǔn)電壓源Bgr通過(guò)電源采樣網(wǎng)絡(luò)103連接所述電壓輸入端Vdd，所述誤差放大 器Ae連接所述電壓輸入端Vdd;通過(guò)所述電源采樣網(wǎng)絡(luò)103引入電源采樣網(wǎng)絡(luò)紋波傳遞通 路7以聯(lián)合基準(zhǔn)電壓源紋波傳遞通路④形成第二復(fù)合紋波傳遞函數(shù)，所述第二復(fù)合紋波傳 遞函數(shù)與功率管輸出阻抗Rds紋波傳遞通路①的紋波傳遞函數(shù)相抵消。
[0030] 圖5公開了一種電源采樣網(wǎng)絡(luò)的具體電路實(shí)現(xiàn)方法，是將電源的信號(hào)通過(guò)電源采 樣網(wǎng)絡(luò)送到電壓反饋端Vfb，來(lái)改變其反饋系數(shù)，從而改變通路①的電源到輸出的傳遞函 數(shù)。Vp為柵極偏置電壓。
[0031] 圖1中，傳統(tǒng)LDO結(jié)構(gòu)的輸出電壓為： Y
[0032] 其中β。為電阻反饋網(wǎng)絡(luò)的反饋系數(shù)（即爲(wèi)=ρ )。 Po Nfi+tiH
[0033] 圖5中，將電源的信號(hào)Vdd通過(guò)電源采樣網(wǎng)絡(luò)將電源的紋波采樣到電壓反饋Vfb 端,此時(shí)系統(tǒng)PSR的反饋系數(shù)如下式：

【權(quán)利要求】
1. 一種提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，在低壓差線性穩(wěn)壓器 電路中通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合功率管輸出阻抗紋 波傳遞通路形成第一復(fù)合紋波傳遞函數(shù)，所述第一復(fù)合紋波傳遞函數(shù)與基準(zhǔn)電壓源紋波傳 遞通路的紋波傳遞函數(shù)相抵消；或者在低壓差線性穩(wěn)壓器電路中通過(guò)設(shè)置電源采樣網(wǎng)絡(luò)引 入電源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合基準(zhǔn)電壓源紋波傳遞通路形成第二復(fù)合紋波傳遞函 數(shù)，所述第二復(fù)合紋波傳遞函數(shù)與功率管輸出阻抗紋波傳遞通路的紋波傳遞函數(shù)相抵消。
2. 根據(jù)權(quán)利要求1所述的提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，所 述第一復(fù)合紋波傳遞函數(shù)與所述基準(zhǔn)電壓源紋波傳遞通路的紋波傳遞函數(shù)，兩者幅值相 同，相位相反。
3. 根據(jù)權(quán)利要求1所述的提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，所 述第二復(fù)合紋波傳遞函數(shù)與所述功率管輸出阻抗紋波傳遞通路的紋波傳遞函數(shù)，兩者幅值 相同，相位相反。
4. 一種提高電源抑制比的低壓差線性穩(wěn)壓器電路，其特征在于，包括電壓輸入端和電 壓輸出端，所述電壓輸入端連接功率PMOS管的源極，所述功率PMOS管的漏極連接所述電壓 輸出端，所述功率PMOS管的柵極連接誤差放大器的輸出端，所述誤差放大器的負(fù)向端連接 基準(zhǔn)電壓源的基準(zhǔn)電壓端，所述誤差放大器的正向端通過(guò)電阻反饋網(wǎng)絡(luò)中的反饋電壓端連 接電源采樣網(wǎng)絡(luò)，所述電阻反饋網(wǎng)絡(luò)和所述電源采樣網(wǎng)絡(luò)分別連接所述電壓輸出端，所述 電源采樣網(wǎng)絡(luò)和所述誤差放大器分別連接所述電壓輸入端；通過(guò)所述電源采樣網(wǎng)絡(luò)引入電 源采樣網(wǎng)絡(luò)紋波傳遞通路以聯(lián)合功率管輸出阻抗紋波傳遞通路形成第一復(fù)合紋波傳遞函 數(shù)，所述第一復(fù)合紋波傳遞函數(shù)與基準(zhǔn)電壓源紋波傳遞通路的紋波傳遞函數(shù)相抵消。
5. 根據(jù)權(quán)利要求4所述的提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，所 述電阻反饋網(wǎng)絡(luò)包括相互串聯(lián)的第一反饋電阻和第二反饋電阻，所述反饋電壓端位于所述 第一反饋電阻和第二反饋電阻之間，所述第一反饋電阻連接所述電壓輸出端，所述第二反 饋電阻接地。
6. 根據(jù)權(quán)利要求4所述的提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，所 述電壓輸出端連接負(fù)載網(wǎng)絡(luò)。
7. 根據(jù)權(quán)利要求4所述的提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，所 述電源采樣網(wǎng)絡(luò)包括柵極互連的第二PMOS管和第三PMOS管，以及柵極互連的第四NMOS管 和第五NMOS管，所述第三PMOS管的漏極和所述第五NMOS管的漏極均連接所述反饋電壓 端，所述第二PMOS管的源極和第三PMOS管的源極均連接所述電壓輸入端，所述第四NMOS 管的源極和第五NMOS管的源極均接地，所述第二PMOS管的漏極連接第一 PMOS管的源極， 所述第一 PMOS管的柵極連接電壓輸出端，所述第一 PMOS管的漏極連接所述第四NMOS管的 漏極，所述第四NMOS管的漏極與柵極互連，所述第四NMOS管的漏極通過(guò)采樣電容接地。
8. 根據(jù)權(quán)利要求7所述的提高低壓差線性穩(wěn)壓器電源抑制比的方法，其特征在于，所 述第二PMOS管的柵極連接?xùn)艠O偏置電壓端。
9. 一種提高電源抑制比的低壓差線性穩(wěn)壓器電路，其特征在于，包括電壓輸入端和電 壓輸出端，所述電壓輸入端連接功率PMOS管的源極，所述功率PMOS管的漏極連接所述電壓 輸出端，所述功率PMOS管的柵極連接誤差放大器的輸出端，所述誤差放大器的負(fù)向端連接 基準(zhǔn)電壓源的基準(zhǔn)電壓端，所述誤差放大器的正向端連接電阻反饋網(wǎng)絡(luò)中的反饋電壓端， 所述電阻反饋網(wǎng)絡(luò)連接所述電壓輸出端，所述基準(zhǔn)電壓源通過(guò)電源采樣網(wǎng)絡(luò)連接所述電壓 輸入端，所述誤差放大器連接所述電壓輸入端；通過(guò)所述電源采樣網(wǎng)絡(luò)引入電源采樣網(wǎng)絡(luò) 紋波傳遞通路以聯(lián)合基準(zhǔn)電壓源紋波傳遞通路形成第二復(fù)合紋波傳遞函數(shù)，所述第二復(fù)合 紋波傳遞函數(shù)與功率管輸出阻抗紋波傳遞通路的紋波傳遞函數(shù)相抵消。
【文檔編號(hào)】G05F3/24GK104317349SQ201410643946
【公開日】2015年1月28日 申請(qǐng)日期:2014年11月7日 優(yōu)先權(quán)日:2014年11月7日
【發(fā)明者】袁瑩瑩, 張海冰 申請(qǐng)人:圣邦微電子（北京）股份有限公司