基于vme自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法
【專利摘要】基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，屬于運(yùn)動(dòng)控制的信號(hào)采集與數(shù)據(jù)通信【技術(shù)領(lǐng)域】。為了解決多運(yùn)動(dòng)控制卡同時(shí)讀取光柵尺數(shù)據(jù)時(shí)，存在競(jìng)爭(zhēng)冒險(xiǎn)、相互干擾和實(shí)時(shí)同步性能差的問題。方法包括：?jiǎn)我贿\(yùn)動(dòng)控制卡輸出同步時(shí)鐘信號(hào)，當(dāng)VME自定義總線產(chǎn)生的讀信號(hào)為低電平，發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟；其他運(yùn)動(dòng)控制卡讀取同步時(shí)鐘信號(hào)，當(dāng)同步時(shí)鐘信號(hào)為上升沿，獲取所需光柵尺數(shù)據(jù)的地址，且與單一運(yùn)動(dòng)控制卡同步接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟；當(dāng)VME自定義總線接收到時(shí)鐘信號(hào)時(shí)，生成采樣保持信號(hào)、讀取信號(hào)和地址信號(hào)的步驟。它用于控制多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)。
【專利說明】基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于高精度運(yùn)動(dòng)控制的信號(hào)采集與數(shù)據(jù)通信【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002]雙工件臺(tái)掃描光刻機(jī)是對(duì)實(shí)時(shí)性要求極高的位置伺服控制系統(tǒng)，其要求在200 μ s周期內(nèi)完成掃描、曝光、光刻等所有的操作。VME總線由Versa總線的電氣標(biāo)準(zhǔn)和Eurocard標(biāo)準(zhǔn)的機(jī)械架構(gòu)兩部分構(gòu)成，是一種異步傳輸總線，廣泛用于工控機(jī)與各板卡的通信?，F(xiàn)有多塊運(yùn)動(dòng)控制卡通過VME自定義總線與光柵譯碼卡通信時(shí)，存在競(jìng)爭(zhēng)冒險(xiǎn)，相互干擾以及實(shí)時(shí)同步性能差的問題。


【發(fā)明內(nèi)容】

[0003]本發(fā)明目的是為了解決現(xiàn)有多運(yùn)動(dòng)控制卡在同時(shí)讀取光柵尺數(shù)據(jù)時(shí)，存在競(jìng)爭(zhēng)冒險(xiǎn)，相互干擾以及實(shí)時(shí)同步性能差的問題，本發(fā)明提供一種基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法。
[0004]本發(fā)明的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，
[0005]所述方法是基于多個(gè)運(yùn)動(dòng)控制卡和VME自定義總線實(shí)現(xiàn)的，每個(gè)運(yùn)動(dòng)控制卡通過VME P2/J2模塊與VME自定義總線相互通訊，所述方法包括如下步驟:
[0006]單一運(yùn)動(dòng)控制卡向其他運(yùn)動(dòng)控制卡及VME自定義總線輸出同步時(shí)鐘信號(hào)，當(dāng)檢測(cè)到VME自定義總線產(chǎn)生的讀信號(hào)為低電平時(shí)，向其他運(yùn)動(dòng)控制卡及VME自定義總線發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟；
[0007]其他運(yùn)動(dòng)控制卡讀取同步時(shí)鐘信號(hào)，且當(dāng)判斷同步時(shí)鐘信號(hào)為上升沿時(shí)，獲取單一運(yùn)動(dòng)控制卡所需光柵尺數(shù)據(jù)的地址，且與單一運(yùn)動(dòng)控制卡同步接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟；
[0008]當(dāng)VME自定義總線接收到單一運(yùn)動(dòng)控制卡發(fā)送的時(shí)鐘信號(hào)時(shí)，生成采樣保持信號(hào)、讀取信號(hào)和地址信號(hào)，根據(jù)所需光柵尺數(shù)據(jù)的地址，傳輸光柵譯碼卡的光柵尺數(shù)據(jù)的步驟。
[0009]所述單一運(yùn)動(dòng)控制卡包括DSP模塊、FPGA模塊、電平轉(zhuǎn)換CPLD模塊和VME P2/J2模塊；
[0010]DSP模塊，用于通過EMIF讀取FPGA模塊內(nèi)的光柵尺數(shù)據(jù)；
[0011]FPGA模塊，用于向其他運(yùn)動(dòng)控制卡及VME自定義總線輸出同步時(shí)鐘信號(hào)，當(dāng)檢測(cè)到VME自定義總線產(chǎn)生的讀信號(hào)為低電平時(shí)，向其他運(yùn)動(dòng)控制卡及VME自定義總線發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)；
[0012]電平轉(zhuǎn)換CPLD模塊，用于完成FPGA模塊到VME P2/J2模塊的電平轉(zhuǎn)換；
[0013]VME P2/J2模塊，用于運(yùn)動(dòng)控制卡與VME自定義總線建立通訊。
[0014]所述FPGA模塊內(nèi)嵌入邏輯時(shí)序，所述邏輯時(shí)序采用狀態(tài)機(jī)實(shí)現(xiàn)，所述狀態(tài)機(jī)包括SO狀態(tài)-S12狀態(tài)；
[0015]SO狀態(tài)，空閑態(tài)，當(dāng)檢測(cè)到每200 μ s的脈沖，進(jìn)入SI狀態(tài)；
[0016]SI狀態(tài)，延時(shí)Tl，等待光柵譯碼卡鎖數(shù)完成，進(jìn)入S2狀態(tài)；
[0017]S2狀態(tài)，將所需一路光柵尺數(shù)據(jù)的地址送給光柵譯碼卡，延時(shí)Τ2，進(jìn)入S3狀態(tài)；
[0018]S3狀態(tài)，將光柵尺數(shù)據(jù)鎖存，延時(shí)Τ3，等待鎖存完成，進(jìn)入S4狀態(tài)；
[0019]S4狀態(tài)，進(jìn)入S5狀態(tài)，；
[0020]S5狀態(tài)，，判斷光柵尺數(shù)據(jù)是否讀取完成，若完成，進(jìn)入Sll狀態(tài)，否則，進(jìn)入S6狀態(tài)；
[0021]S6狀態(tài)，進(jìn)入S7狀態(tài)；
[0022]S7狀態(tài)，延時(shí)Tl，等待光柵譯碼卡鎖數(shù)完成，進(jìn)入S8狀態(tài)；
[0023]S8狀態(tài)，將另一路所需光柵尺數(shù)據(jù)的地址送給光柵譯碼卡，延時(shí)Τ2，進(jìn)入S9狀態(tài)；
[0024]S9狀態(tài)，將光柵尺數(shù)據(jù)鎖存，延時(shí)Τ3，等待鎖存完成，進(jìn)入SlO狀態(tài)；
[0025]SlO狀態(tài)，進(jìn)入S5狀態(tài)，；
[0026]Sll狀態(tài)，進(jìn)入S12狀態(tài)；
[0027]S12狀態(tài)，發(fā)出讀取完成脈沖，進(jìn)入SO狀態(tài)。
[0028]Tl 為 20ns，Τ2 為 30ns，Τ3 為 30ns。
[0029]本發(fā)明的有益效果在于，本發(fā)明是在單一運(yùn)動(dòng)控制卡通過VME自定義總線與光柵譯碼卡進(jìn)行通信的基礎(chǔ)上實(shí)現(xiàn)的，單一運(yùn)動(dòng)控制卡充當(dāng)VME自定義總線控制器的角色，提供數(shù)據(jù)接收地址和同步時(shí)鐘給VME自定義總線，并且將VME自定義總線設(shè)置成數(shù)據(jù)廣播的方式。而其他運(yùn)動(dòng)控制卡不再提供時(shí)鐘給VME自定義總線，也不再提供接收地址，充當(dāng)總線設(shè)備的角色，實(shí)時(shí)讀取單一運(yùn)動(dòng)控制卡提供給VME自定義總線的同步時(shí)鐘，當(dāng)讀取到同步時(shí)鐘時(shí)，其他運(yùn)動(dòng)控制卡再?gòu)腣ME自定義總線上獲取相應(yīng)于單一運(yùn)動(dòng)控制卡的總線接收地址，從這個(gè)地址上，同步讀取光柵尺的數(shù)據(jù)，解決了多運(yùn)動(dòng)控制卡在同時(shí)讀取光柵尺數(shù)據(jù)時(shí)競(jìng)爭(zhēng)冒險(xiǎn)，相互干擾以及實(shí)時(shí)同步性能差的問題。

【專利附圖】

【附圖說明】
[0030]圖1為【具體實(shí)施方式】一中采用三塊運(yùn)動(dòng)控制卡進(jìn)行實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的原理示意圖。
[0031]圖2為【具體實(shí)施方式】二中單一運(yùn)動(dòng)控制卡的原理示意圖。
[0032]圖3為【具體實(shí)施方式】三中的狀態(tài)機(jī)的原理示意圖。
[0033]圖4為本發(fā)明運(yùn)動(dòng)控制卡與光柵譯碼卡通信的原理示意圖。

【具體實(shí)施方式】
[0034]【具體實(shí)施方式】一:結(jié)合圖1說明本實(shí)施方式，本實(shí)施方式所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，所述方法是基于多個(gè)運(yùn)動(dòng)控制卡和VME自定義總線實(shí)現(xiàn)的，每個(gè)運(yùn)動(dòng)控制卡通過VME P2/J2模塊與VME自定義總線相互通訊，所述方法包括如下步驟:
[0035]單一運(yùn)動(dòng)控制卡向其他運(yùn)動(dòng)控制卡及VME自定義總線輸出同步時(shí)鐘信號(hào)，當(dāng)檢測(cè)到VME自定義總線產(chǎn)生的讀信號(hào)為低電平時(shí)，向其他運(yùn)動(dòng)控制卡及VME自定義總線發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟；
[0036]其他運(yùn)動(dòng)控制卡讀取同步時(shí)鐘信號(hào)，且當(dāng)判斷同步時(shí)鐘信號(hào)為上升沿時(shí)，獲取單一運(yùn)動(dòng)控制卡所需光柵尺數(shù)據(jù)的地址，且與單一運(yùn)動(dòng)控制卡同步接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟；
[0037]當(dāng)VME自定義總線接收到單一運(yùn)動(dòng)控制卡發(fā)送的時(shí)鐘信號(hào)時(shí)，生成采樣保持信號(hào)、讀取信號(hào)和地址信號(hào)，根據(jù)所需光柵尺數(shù)據(jù)的地址，傳輸光柵譯碼卡的光柵尺數(shù)據(jù)的步驟。
[0038]在單一運(yùn)動(dòng)控制卡與光柵譯碼卡通信的基礎(chǔ)上，實(shí)現(xiàn)多塊運(yùn)動(dòng)控制卡與光柵譯碼卡的同步通信，雙工件臺(tái)系統(tǒng)共需要11塊運(yùn)動(dòng)控制卡同時(shí)工作，本實(shí)施方式以3塊為例進(jìn)行說明；
[0039]實(shí)驗(yàn)表明，將三塊運(yùn)動(dòng)控制卡做相同的處理，三塊運(yùn)動(dòng)控制卡的光柵尺讀數(shù)相互干擾，而且與實(shí)際值差別很大。從邏輯上分析來看，當(dāng)三塊運(yùn)動(dòng)控制卡同時(shí)提供時(shí)鐘給總線時(shí)，假如三個(gè)時(shí)鐘稍有不同步，就會(huì)造成整個(gè)系統(tǒng)時(shí)序的紊亂，造成光柵讀數(shù)的錯(cuò)亂；而且即使三個(gè)時(shí)鐘很好地滿足了同步，運(yùn)動(dòng)控制卡通過自身所需的地址的識(shí)別在讀信號(hào)低電平時(shí)獲取相應(yīng)的光柵尺的信號(hào)時(shí)，很容易發(fā)生爭(zhēng)搶，即同一時(shí)刻，VME自定義總線到底應(yīng)該將光柵尺的數(shù)據(jù)傳輸給哪個(gè)地址，哪個(gè)運(yùn)動(dòng)控制卡。因此，為了規(guī)避這兩個(gè)問題，本實(shí)施方式，在單一運(yùn)動(dòng)控制卡的基礎(chǔ)上，作出了修改；
[0040]三塊運(yùn)動(dòng)控制卡分別命名為H0ST、SLAVE1、SLAVE2，如圖1所示，其中HOST按照單一運(yùn)動(dòng)控制卡的原則，進(jìn)行設(shè)置，并且HOST充當(dāng)VME自定義總線的控制器的角色，提供數(shù)據(jù)接收地址和同步時(shí)鐘給VME自定義總線，并且將VME自定義總線設(shè)置成數(shù)據(jù)廣播的方式。而SLAVEl和SLAVE2不再提供時(shí)鐘給VME自定義總線，也不再提供接收地址，充當(dāng)總線設(shè)備的角色，實(shí)時(shí)讀取HOST提供給VME自定義總線的同步時(shí)鐘，當(dāng)讀取到同步時(shí)鐘時(shí)，SLAVEl和SLAVE2再?gòu)腣ME自定義總線上獲取相應(yīng)于HOST的總線接收地址，從這個(gè)地址上，同步讀取光柵尺的數(shù)據(jù)。
[0041]三塊運(yùn)動(dòng)控制卡，只有HOST提供時(shí)鐘和自身所需地址給VME自定義總線，SLAVEl和SLAVE2所做的工作，只是實(shí)時(shí)讀取同步時(shí)鐘和接收總線地址。
[0042]【具體實(shí)施方式】二:本實(shí)施方式是對(duì)【具體實(shí)施方式】一所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法的進(jìn)一步限定，
[0043]所述單一運(yùn)動(dòng)控制卡包括DSP模塊、FPGA模塊、電平轉(zhuǎn)換CPLD模塊和VME P2/J2模塊；
[0044]DSP模塊，用于通過EMIF讀取FPGA模塊內(nèi)的光柵尺數(shù)據(jù)；
[0045]FPGA模塊，用于向其他運(yùn)動(dòng)控制卡及VME自定義總線輸出同步時(shí)鐘信號(hào)，當(dāng)檢測(cè)到VME自定義總線產(chǎn)生的讀信號(hào)為低電平時(shí)，向其他運(yùn)動(dòng)控制卡及VME自定義總線發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)；
[0046]電平轉(zhuǎn)換CPLD模塊，用于完成FPGA模塊到VME P2/J2模塊的電平轉(zhuǎn)換；
[0047]VME P2/J2模塊，用于運(yùn)動(dòng)控制卡與VME自定義總線建立通訊。
[0048]本實(shí)施方式中，下位機(jī)基于DSP開發(fā)軟件CCS3.3，對(duì)光柵尺數(shù)據(jù)進(jìn)行實(shí)時(shí)顯示；
[0049]運(yùn)動(dòng)控制卡以FPGA+DSP為核心，并基于VME總線通信協(xié)議，設(shè)置了相應(yīng)的外圍模塊。單一運(yùn)動(dòng)控制卡包括DSP模塊、FPGA模塊、電平轉(zhuǎn)換CPLD模塊、VME P2/J2模塊；
[0050]下位機(jī)使用CCS3.3軟件直接讀取DSP模塊的內(nèi)存，從而讀取光柵尺的數(shù)據(jù)，本實(shí)施方式DSP采用TMS320C6414 ；
[0051 ] DSP模塊通過自帶的外部存儲(chǔ)擴(kuò)展接口 EMIF與FPGA模塊進(jìn)行通信，F(xiàn)PGA模塊有兩個(gè)雙口 RAM的數(shù)據(jù)緩存區(qū)，F(xiàn)PGA模塊采集到的光柵尺數(shù)據(jù)先放到雙口 RAM中緩存，然后DSP模塊再通過EMIF讀取，本實(shí)施方式選用的FPGA為EP2S60F1020I4N ；
[0052]VME總線信號(hào)是5V的TTL電平，而FPGA模塊的I/O引腳信號(hào)是3.3V的LVTTL電平，因此將VME總線無法直接接入FPGA，二者之間需要電平轉(zhuǎn)換電路，對(duì)應(yīng)于VME P2 口的電平轉(zhuǎn)換模塊選取CPLD為EPM3512，電平轉(zhuǎn)換CPLD模塊完成FPGA模塊到VME P2/J2模塊的電平轉(zhuǎn)換；
[0053]VME P2/J2模塊為運(yùn)動(dòng)控制卡上的物理層外部VME硬件插口，運(yùn)動(dòng)控制卡通過VMEP2/J2模塊與VME自定義總線建立通訊；
[0054]VME自定義總線作為傳輸中介，將光柵譯碼卡采集到的光柵尺數(shù)據(jù)傳輸?shù)竭\(yùn)動(dòng)控制卡，定義在VME的P2 口上，時(shí)鐘頻率是5KHz，用于傳輸光柵尺的測(cè)量數(shù)據(jù)；
[0055]光柵譯碼卡通過VME的P2 口插在VME工控機(jī)箱上，用于采集光柵尺的數(shù)據(jù)；
[0056]VME自定義總線由運(yùn)動(dòng)控制卡提供時(shí)鐘，生產(chǎn)采樣保持、讀取和地址三個(gè)信號(hào)置于VME自定義總線，運(yùn)動(dòng)控制卡通過自身所需的地址的識(shí)別在讀信號(hào)低電平時(shí)獲取相應(yīng)的光柵尺的信號(hào)；運(yùn)動(dòng)控制卡提供5KHZ時(shí)鐘，每200us，運(yùn)動(dòng)控制卡將數(shù)據(jù)鎖存線拉高，此時(shí)光柵尺的讀數(shù)不再變化，然后運(yùn)動(dòng)控制卡產(chǎn)生一連串的讀取(READ)信號(hào)，同時(shí)切換總線地址。如此循環(huán)，完成單一運(yùn)動(dòng)控制卡與光柵譯碼卡的通信。該通信時(shí)序在FPGA模塊內(nèi)部完成。
[0057]FPGA模塊完成光柵尺數(shù)據(jù)的接收之后，會(huì)繼續(xù)與DSP模塊進(jìn)行通信，通過雙口 RAM和EMIF，實(shí)現(xiàn)光柵尺數(shù)據(jù)從FPGA模塊到DSP模塊的傳輸，然后下位機(jī)再運(yùn)用與DSP配套的開發(fā)軟件，實(shí)時(shí)顯示光柵尺數(shù)據(jù)。綜上，完成了單一運(yùn)動(dòng)控制卡的光柵尺讀數(shù)。
[0058]【具體實(shí)施方式】三:結(jié)合圖3說明本實(shí)施方式，本實(shí)施方式是對(duì)【具體實(shí)施方式】二所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法的進(jìn)一步限定，所述FPGA模塊內(nèi)嵌入邏輯時(shí)序，所述邏輯時(shí)序采用狀態(tài)機(jī)實(shí)現(xiàn)，所述狀態(tài)機(jī)包括SO狀態(tài)-S12狀態(tài)；
[0059]SO狀態(tài)，空閑態(tài)，當(dāng)檢測(cè)到每200 μ s的脈沖，進(jìn)入SI狀態(tài)；
[0060]SI狀態(tài)，延時(shí)Tl，等待光柵譯碼卡鎖數(shù)完成，進(jìn)入S2狀態(tài)；
[0061]S2狀態(tài)，將所需一路光柵尺數(shù)據(jù)的地址送給光柵譯碼卡，延時(shí)Τ2，進(jìn)入S3狀態(tài)；
[0062]S3狀態(tài)，將光柵尺數(shù)據(jù)鎖存，延時(shí)Τ3，等待鎖存完成，進(jìn)入S4狀態(tài)；
[0063]S4狀態(tài)，進(jìn)入S5狀態(tài)，；
[0064]S5狀態(tài)，，判斷光柵尺數(shù)據(jù)是否讀取完成，若完成，進(jìn)入Sll狀態(tài)，否則，進(jìn)入S6狀態(tài)；
[0065]S6狀態(tài)，進(jìn)入S7狀態(tài)；
[0066]S7狀態(tài)，延時(shí)Tl，等待光柵譯碼卡鎖數(shù)完成，進(jìn)入S8狀態(tài)；
[0067]S8狀態(tài)，將另一路所需光柵尺數(shù)據(jù)的地址送給光柵譯碼卡，延時(shí)Τ2，進(jìn)入S9狀態(tài)；
[0068]S9狀態(tài)，將光柵尺數(shù)據(jù)鎖存，延時(shí)T3，等待鎖存完成，進(jìn)入SlO狀態(tài)；
[0069]SlO狀態(tài)，進(jìn)入S5狀態(tài)，；
[0070]Sll狀態(tài)，進(jìn)入S12狀態(tài)；
[0071]S12狀態(tài)，發(fā)出讀取完成脈沖，進(jìn)入SO狀態(tài)。
[0072]【具體實(shí)施方式】四:本實(shí)施方式是對(duì)【具體實(shí)施方式】三所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法的進(jìn)一步限定，Tl為20ns，T2為30ns，T3為30nso
[0073]狀態(tài)SO是空閑態(tài)，檢測(cè)每200 μ s的脈沖，一旦脈沖到來，就進(jìn)入SI狀態(tài)；
[0074]在SI狀態(tài)，等待延時(shí)20ns，目的是等待光柵譯碼卡鎖數(shù)完成，然后進(jìn)入S2狀態(tài)；
[0075]在S2狀態(tài)，將地址送給光柵譯碼卡，等待延時(shí)30ns，目的是讓輸出數(shù)據(jù)穩(wěn)定，然后進(jìn)入S3狀態(tài)；
[0076]在狀態(tài)S3，將光柵尺數(shù)據(jù)鎖存，延時(shí)1ns等待鎖存完成，然后進(jìn)入S4和S5狀態(tài)，；
[0077]在S5狀態(tài)，所以光柵尺數(shù)據(jù)是否讀取完成，若完成則進(jìn)入Sll和S12狀態(tài)，并發(fā)出讀取完成脈沖，否則進(jìn)入S6和S7狀態(tài)；
[0078]從S7到SlO狀態(tài)重復(fù)SI到S4的過程，讀取多路光柵尺的數(shù)據(jù)。
[0079]本發(fā)明還提供一具體實(shí)施例:
[0080]現(xiàn)以三塊運(yùn)動(dòng)控制卡為例說明，即Host卡5, Slavel卡6, Slave2卡7,因Slavel和Slave2在配置上一致，所以統(tǒng)稱為Slave卡6、7 ；
[0081]Host卡5充當(dāng)了 VME自定義總線8的總線控制器，該總線控制器功能是基于光柵尺讀數(shù)而言的，Host卡作【具體實(shí)施方式】一的設(shè)置，為VME自定義總線8提供同步時(shí)鐘和數(shù)據(jù)接收地址；
[0082]Slave卡6、7則作為總線設(shè)備，實(shí)時(shí)監(jiān)測(cè)Host卡5同步時(shí)鐘的到來，然后讀取Host卡5映射到VME自定義總線8上的數(shù)據(jù)接收地址，從該數(shù)據(jù)接收地址上讀取光柵尺的數(shù)據(jù)；
[0083]與光柵譯碼卡9進(jìn)行直接通信的只有Host卡5, Slave卡6、7受Host卡5同步時(shí)鐘的支配，間接與光柵譯碼卡9通信。
[0084]Slave卡管腳的輸入輸出，與電平轉(zhuǎn)換CPLD模塊管腳的輸入輸出對(duì)應(yīng)；
[0085]步驟一:將Host卡的FPGA和DSP程序進(jìn)行固化，這是Slave卡正常讀取光柵尺數(shù)據(jù)的前提；
[0086]步驟二:將運(yùn)動(dòng)控制卡Slave進(jìn)行統(tǒng)一的修改；
[0087]步驟三:將FPGA部分CLK5KHZ時(shí)鐘改為外部讀取，相應(yīng)的必須將CPLD中F2E12的電平轉(zhuǎn)換部分進(jìn)行對(duì)調(diào)；
[0088]步驟四:將FPGA部分VMEADDRESS這個(gè)地址改為外部讀取，相應(yīng)的需要將CPLD中相應(yīng)的管腳？2430、？2031、？2431、？2032、？2々5、？204、？205電平轉(zhuǎn)換部分對(duì)調(diào)；
[0089]步驟五:將FPGA部分光柵尺讀數(shù)部分中，對(duì)VMEADDRESS進(jìn)行操作的程序注釋掉，這部分操作由Host卡完成；
[0090]步驟六:將修改好的Slave卡程序進(jìn)行燒寫，即分別對(duì)Slavel和Slave2的FPGA和DSP程序進(jìn)行燒寫；
[0091]步驟七:同時(shí)用三塊運(yùn)動(dòng)控制卡讀取光柵尺的數(shù)據(jù)，結(jié)果一致，并且與只用單一運(yùn)動(dòng)控制卡讀取的數(shù)據(jù)相同。
[0092]對(duì)31狀6卡進(jìn)行重新設(shè)計(jì)之后，三塊運(yùn)動(dòng)控制卡同時(shí)讀取光柵尺數(shù)據(jù)的實(shí)現(xiàn)方式:
[0093]開始時(shí)，?。?81卡提供同步時(shí)鐘給糧自定義總線，糧自定義總線上會(huì)產(chǎn)生保持、讀取和保持三個(gè)信號(hào)；
[0094]然后等待讀信號(hào)低電平的到來，當(dāng)檢測(cè)到低電平時(shí)，卡提供自身接收數(shù)據(jù)所對(duì)應(yīng)的地址，進(jìn)而讀取光柵尺的數(shù)據(jù)；
[0095]開始時(shí)，31狀6卡不進(jìn)行任何操作，而是不斷地讀取乂12自定義總線上的信號(hào)，等待同步時(shí)鐘上升沿的到來；
[0096]當(dāng)檢測(cè)到上升沿時(shí)，81^6卡會(huì)到穩(wěn)2自定義總線上獲取卡提供的數(shù)據(jù)接收地址；
[0097]獲取數(shù)據(jù)接收地址后，31狀6卡與卡同步讀取同一地址上的光柵尺數(shù)據(jù)，完成讀數(shù)。
[0098]在整個(gè)讀數(shù)過程中，只有一個(gè)同步時(shí)鐘，31狀6卡與卡都是以該時(shí)鐘為基準(zhǔn)，進(jìn)行與讀數(shù)相關(guān)的操作，所以不會(huì)發(fā)生多時(shí)鐘存在下時(shí)序錯(cuò)亂的情況；只有一個(gè)數(shù)據(jù)接收地址，81^6卡與卡都是從該地址上，讀取光柵尺的數(shù)據(jù)，避免了多地址存在情況下，競(jìng)爭(zhēng)冒險(xiǎn)、相互干擾的問題。
[0099]作為總線控制器的卡，其程序必須固化，在所有進(jìn)行多運(yùn)動(dòng)控制卡光柵讀數(shù)的時(shí)刻，^081卡必須處于運(yùn)行狀態(tài)。本發(fā)明以兩塊31狀6卡為例，后續(xù)31狀6卡可以擴(kuò)展到II塊，而且所有的31狀6卡只需做相同的設(shè)置即可。
【權(quán)利要求】
1.基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，其特征在于，所述方法是基于多個(gè)運(yùn)動(dòng)控制卡和VME自定義總線實(shí)現(xiàn)的，每個(gè)運(yùn)動(dòng)控制卡通過VMEP2/J2模塊與VME自定義總線相互通訊，所述方法包括如下步驟: 單一運(yùn)動(dòng)控制卡向其他運(yùn)動(dòng)控制卡及VME自定義總線輸出同步時(shí)鐘信號(hào)，當(dāng)檢測(cè)到VME自定義總線產(chǎn)生的讀信號(hào)為低電平時(shí)，向其他運(yùn)動(dòng)控制卡及VME自定義總線發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟； 其他運(yùn)動(dòng)控制卡讀取同步時(shí)鐘信號(hào)，且當(dāng)判斷同步時(shí)鐘信號(hào)為上升沿時(shí)，獲取單一運(yùn)動(dòng)控制卡所需光柵尺數(shù)據(jù)的地址，且與單一運(yùn)動(dòng)控制卡同步接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)的步驟； 當(dāng)VME自定義總線接收到單一運(yùn)動(dòng)控制卡發(fā)送的時(shí)鐘信號(hào)時(shí)，生成采樣保持信號(hào)、讀取信號(hào)和地址信號(hào)，根據(jù)所需光柵尺數(shù)據(jù)的地址，傳輸光柵譯碼卡的光柵尺數(shù)據(jù)的步驟。
2.根據(jù)權(quán)利要求1所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，其特征在于，所述單一運(yùn)動(dòng)控制卡包括DSP模塊、FPGA模塊、電平轉(zhuǎn)換CPLD模塊和VME P2/J2模塊； DSP模塊，用于通過EMIF讀取FPGA模塊內(nèi)的光柵尺數(shù)據(jù)； FPGA模塊，用于向其他運(yùn)動(dòng)控制卡及VME自定義總線輸出同步時(shí)鐘信號(hào)，當(dāng)檢測(cè)到VME自定義總線產(chǎn)生的讀信號(hào)為低電平時(shí)，向其他運(yùn)動(dòng)控制卡及VME自定義總線發(fā)送所需光柵尺數(shù)據(jù)的地址，并通過VME自定義總線接收相應(yīng)地址發(fā)送的光柵尺數(shù)據(jù)； 電平轉(zhuǎn)換CPLD模塊，用于完成FPGA模塊到VME P2/J2模塊的電平轉(zhuǎn)換； VME P2/J2模塊，用于運(yùn)動(dòng)控制卡與VME自定義總線建立通訊。
3.根據(jù)權(quán)利要求2所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，其特征在于，所述FPGA模塊內(nèi)嵌入邏輯時(shí)序，所述邏輯時(shí)序采用狀態(tài)機(jī)實(shí)現(xiàn)，所述狀態(tài)機(jī)包括SO狀態(tài)-S12狀態(tài)； SO狀態(tài)，空閑態(tài)，當(dāng)檢測(cè)到每200 μ s的脈沖，進(jìn)入S1狀態(tài)； S1狀態(tài)，延時(shí)Τ1，等待光柵譯碼卡鎖數(shù)完成，進(jìn)入S2狀態(tài)； S2狀態(tài)，將所需一路光柵尺數(shù)據(jù)的地址送給光柵譯碼卡，延時(shí)Τ2，進(jìn)入S3狀態(tài)； S3狀態(tài)，將光柵尺數(shù)據(jù)鎖存，延時(shí)Τ3，等待鎖存完成，進(jìn)入S4狀態(tài)； S4狀態(tài)，進(jìn)入S5狀態(tài)，； S5狀態(tài)，，判斷光柵尺數(shù)據(jù)是否讀取完成，若完成，進(jìn)入S11狀態(tài)，否則，進(jìn)入S6狀態(tài)； S6狀態(tài)，進(jìn)入S7狀態(tài)； S7狀態(tài)，延時(shí)Τ1，等待光柵譯碼卡鎖數(shù)完成，進(jìn)入S8狀態(tài)； S8狀態(tài)，將另一路所需光柵尺數(shù)據(jù)的地址送給光柵譯碼卡，延時(shí)Τ2，進(jìn)入S9狀態(tài)； S9狀態(tài)，將光柵尺數(shù)據(jù)鎖存，延時(shí)Τ3，等待鎖存完成，進(jìn)入S10狀態(tài)； S10狀態(tài)，進(jìn)入S5狀態(tài)，； S11狀態(tài)，進(jìn)入S12狀態(tài)； S12狀態(tài)，發(fā)出讀取完成脈沖，進(jìn)入S0狀態(tài)。
4.根據(jù)權(quán)利要求3所述的基于VME自定義總線的多運(yùn)動(dòng)控制卡實(shí)時(shí)同步讀取光柵尺數(shù)據(jù)的方法，其特征在于，T1為20ns, T2為30ns, T3為30ns。
【文檔編號(hào)】G05B19/414GK104360639SQ201410469166
【公開日】2015年2月18日 申請(qǐng)日期:2014年9月16日 優(yōu)先權(quán)日:2014年9月16日
【發(fā)明者】陳興林, 魏凱, 宋法質(zhì), 范文超, 徐加彥, 劉法志, 劉楊 申請(qǐng)人:哈爾濱工業(yè)大學(xué)