數(shù)?；旌想娐返闹谱鞣椒?br> 【專利摘要】本發(fā)明公開(kāi)一種數(shù)模混合電路，包括集成在PCB上的電源電路部分、模擬電路部分和數(shù)字電路部分，三個(gè)部分分割在獨(dú)立的區(qū)域且三個(gè)部分的地線和電源線在靠近電源電路部分的地方連接；該數(shù)字電路和該模擬電路的中低頻部分相靠近，該數(shù)字電路和該模擬電路的高頻部分相遠(yuǎn)離，其中高頻部分的信號(hào)線靠近連接器；該數(shù)字電路和該模擬電路物理隔離，且該模擬電路地和該數(shù)字電路地分割在不同區(qū)域的地層。本發(fā)明可在降低電源線及地線干擾、實(shí)現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或優(yōu)化負(fù)載調(diào)整率中的某一個(gè)方面改善性能。
【專利說(shuō)明】數(shù)?；旌想娐?br>
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)，尤其涉及數(shù)?；旌想娐罚ㄐ酒┘捌涓綄匐娐?。

【背景技術(shù)】
[0002] 目前，數(shù)模混合電路得到越來(lái)越廣泛的應(yīng)用。由于同時(shí)存在數(shù)字電路和模擬電路， 設(shè)計(jì)時(shí)必須考慮多方面的因素，茲舉例如下：
[0003] 其一是接地要合理。在數(shù)?；旌想娐分校瑪?shù)字信號(hào)是模擬信號(hào)的一種噪聲源，它會(huì) 給整個(gè)電路帶來(lái)地彈噪聲和電源擾動(dòng)。這些噪聲和干擾耦合到模擬電路中，會(huì)影響模擬電 路的工作性能。由于干擾源大部分通過(guò)地線和電源線產(chǎn)生，并且地線引起的噪聲干擾最大， 所以在數(shù)?；旌想娐凡季种校瑢?duì)地線和電源線的設(shè)計(jì)非常重要。但傳統(tǒng)的數(shù)模混合電路設(shè) 計(jì)中，功能模塊之間物理隔離不夠，模擬地和數(shù)字地未能有效地分離，其電源設(shè)計(jì)沒(méi)有充分 考慮到模擬電路和數(shù)字電路的特點(diǎn)，由此造成地線和電源線上產(chǎn)生干擾源，直接影響模擬 電路的工作性能。
[0004] 其二是基準(zhǔn)源要有較好的精確度與穩(wěn)定性?；鶞?zhǔn)源與廣泛應(yīng)用于各種模擬集成電 路、數(shù)模混合信號(hào)集成電路和系統(tǒng)集成芯片中，其精度和穩(wěn)定性直接決定整個(gè)系統(tǒng)的精度。 在模/數(shù)轉(zhuǎn)換器（ADC)、數(shù)/模轉(zhuǎn)換器（DAC)、動(dòng)態(tài)存儲(chǔ)器（DRAM)等集成電路設(shè)計(jì)中，低溫 度系數(shù)、高電源抑制比（PSRR)的基準(zhǔn)源設(shè)計(jì)十分關(guān)鍵。帶隙基準(zhǔn)源就是一種較為穩(wěn)定的 基準(zhǔn)源，它將負(fù)溫度系數(shù)的電壓與正溫度系數(shù)的電壓加權(quán)相加，由此抵消溫度對(duì)輸出電壓 的影響。傳統(tǒng)的帶隙基準(zhǔn)源需要采用運(yùn)算放大器形成的反饋環(huán)路實(shí)現(xiàn)電壓基準(zhǔn)源的穩(wěn)定輸 出，由于運(yùn)算放大器自身帶寬、增益的限制，使得電源電壓的波動(dòng)在一定帶寬范圍內(nèi)（尤其 時(shí)中頻段）無(wú)法得到很好的抑制，由此影響基準(zhǔn)電壓源的輸出信號(hào)質(zhì)量。此外，傳統(tǒng)的帶隙 基準(zhǔn)電路中，輸出電壓VBE約為1. 25V，這就限制了電源電壓在IV以下的應(yīng)用。隨后改進(jìn)的 增強(qiáng)型帶隙基準(zhǔn)源電路結(jié)構(gòu)，采用前置電壓源單獨(dú)給帶隙基準(zhǔn)源供電，使得電源電壓抑制 比得到一定的提高，但是改進(jìn)之后的電路結(jié)構(gòu)，增加了靜態(tài)功耗與芯片面積。
[0005] 此外，現(xiàn)有數(shù)?；旌想娐愤€存在其它方面的不足，其有待于優(yōu)化設(shè)計(jì)以改善性能。 有鑒于此，有必要設(shè)計(jì)一種新的數(shù)?；旌想娐罚ㄐ酒┘捌涓綄匐娐?。


【發(fā)明內(nèi)容】

[0006] 針對(duì)現(xiàn)有技術(shù)存在的缺陷，本發(fā)明的目的在于提供數(shù)?；旌想娐罚ㄐ酒┘捌涓?屬電路，以便至少能在降低電源線及地線干擾、實(shí)現(xiàn)高電源電壓抑制比、提高工作穩(wěn)定性或 優(yōu)化負(fù)載調(diào)整率中的某一個(gè)方面改善性能。
[0007] 為解決以上技術(shù)問(wèn)題，本發(fā)明提供一種數(shù)模混合電路，包括集成在PCB上的電源 電路部分、模擬電路部分和數(shù)字電路部分，三個(gè)部分分割在獨(dú)立的區(qū)域且三個(gè)部分的地線 和電源線在靠近電源電路部分的地方連接；該數(shù)字電路和該模擬電路的中低頻部分相靠 近，該數(shù)字電路和該模擬電路的高頻部分相遠(yuǎn)離，其中高頻部分的信號(hào)線靠近連接器；該數(shù) 字電路和該模擬電路物理隔離，且該模擬電路地和該數(shù)字電路地分割在不同區(qū)域的地層。
[0008] 與現(xiàn)有技術(shù)相比，本發(fā)明可以至少可以取得以下某一個(gè)方面的優(yōu)點(diǎn)：
[0009] 1、合理布局模擬電路、數(shù)字電路及電源電路區(qū)域，各區(qū)域之間接地線分開(kāi)，降低地 線和電源線干擾，較大改善電路板的電路特性；
[0010] 2、通過(guò)較為簡(jiǎn)單的電源模式切換電路，可實(shí)現(xiàn)高電源電壓抑制比帶隙基準(zhǔn)的設(shè) 計(jì)，由此滿足低功耗、高電源電壓抑制比的設(shè)計(jì)需求；
[0011] 3、在帶隙基準(zhǔn)源基礎(chǔ)上增加自啟動(dòng)電路單元及放大電路單元，使帶隙基準(zhǔn)源可以 自動(dòng)進(jìn)入正常工作狀態(tài)并增加其穩(wěn)定性；
[0012] 4、針對(duì)低壓差線性穩(wěn)壓器結(jié)構(gòu)增加帶寬的電路單元，優(yōu)化了負(fù)載調(diào)整率，可滿足 較大負(fù)載電容下輸出電壓穩(wěn)定的要求。

【專利附圖】

【附圖說(shuō)明】
[0013] 通過(guò)閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對(duì)于本領(lǐng)域普通 技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并不認(rèn)為是對(duì)本發(fā)明 的限制。而且在整個(gè)附圖中，用相同的參考符號(hào)來(lái)表示相同的部件。在附圖中：
[0014] 圖1是本使發(fā)明實(shí)施例模數(shù)混合電路的組成框圖；
[0015] 圖2是圖1中模擬電路和數(shù)字電路的接地原理圖；
[0016] 圖3是圖1中電源電路中的基準(zhǔn)源的電路框圖；
[0017] 圖4是圖3中電源切換模塊的一種電路結(jié)構(gòu)；
[0018] 圖5是圖3中帶隙基準(zhǔn)源的一種電路結(jié)構(gòu)；
[0019] 圖6是圖3中帶隙基準(zhǔn)源的另一種電路結(jié)構(gòu)；
[0020] 圖7是圖3中低壓差線性穩(wěn)壓源的一種電路結(jié)構(gòu)；
[0021] 圖8是圖3中低壓差線性穩(wěn)壓源的另一種電路結(jié)構(gòu)。

【具體實(shí)施方式】
[0022] 在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來(lái)實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣，因此本發(fā)明不受下面公開(kāi)的具體實(shí)施例的限制。
[0023] 參見(jiàn)圖1，為本發(fā)明實(shí)施例數(shù)?；旌想娐返慕M成框圖。該實(shí)施例展示了一種比較合 理的數(shù)?；旌想娐返牟季?。該數(shù)?；旌想娐钒娫措娐罚òɑ鶞?zhǔn)源）、數(shù)字電路（如線 性數(shù)字電源電路、時(shí)鐘電路、DSP器件、CPLD器件和FPGA器件）及模擬電路（如數(shù)模轉(zhuǎn)換 器、模數(shù)轉(zhuǎn)換器）等部分，所有這些電路模塊都集成在PCB (印刷電路板）上。該P(yáng)CB上有 三個(gè)分割層，其中包括獨(dú)立的GND/P0WER層：電源電路、數(shù)字電路部分及模擬電路部分物理 分割在不同的獨(dú)立區(qū)域：三個(gè)部分的地線和電源線在靠近電源的地方極為緊密地連接，其 中的高頻傳導(dǎo)噪聲被連接的電感消除；數(shù)字電路和模擬電路的中低頻部分相靠近，數(shù)字電 路和模擬電路的高頻部分盡可能遠(yuǎn)的分離，而高頻部分的信號(hào)線盡可能地靠近連接器001， 這樣可以提高整個(gè)電路的性能。
[0024] 參見(jiàn)圖2,它是圖1中模擬電路和數(shù)字電路的接地原理圖。上述模數(shù)混合電路中， 數(shù)字電路、模擬電路物理隔離，且模擬電路地和數(shù)字電路地分割在不同區(qū)域的地層。具體是 將模擬電路地（層）與數(shù)字電路地（層）之間用溝壕002分開(kāi)，然后用連接線003將模擬電 路地與數(shù)字電路地橋接，通過(guò)這種方式分開(kāi)模擬電路和數(shù)字電路的地，可以有效地抑制噪 聲。特別地，在本實(shí)施例盡量減少模擬電路走線長(zhǎng)度，數(shù)字電路的走線沿著模擬電路走線， 且不與模擬電路的電源和地交錯(cuò)。
[0025] 參見(jiàn)圖3,表示本發(fā)明模數(shù)混合電路中電源電路的基準(zhǔn)源的整體結(jié)構(gòu)。該帶隙基 準(zhǔn)源應(yīng)用于圖1所述的數(shù)模混合電路（也可用于模擬集成電路或系統(tǒng)集成芯片），其主要 包括三個(gè)主要單元，即電源切換模塊（Power Supply) 100、帶隙基準(zhǔn)源（Bandgap) 200、低壓 差線性穩(wěn)壓源（LD0&C0MP) 300,連接方式是：電源切換模塊100的一輸入端接入外部電源， 其輸出端接帶隙基準(zhǔn)源200輸入端，帶隙基準(zhǔn)源200輸出端接低壓差線性穩(wěn)壓源300輸入 端，低壓差線性穩(wěn)壓源300輸出端反饋接入電源切換模塊100的另一輸入端，且?guī)痘鶞?zhǔn)源 200和低壓差線性穩(wěn)壓源300分別向電源切換模塊100提供使能信號(hào)。以下對(duì)三個(gè)單元的 主要功能分別進(jìn)行描述。
[0026] 如圖3所示，電源切換模塊100經(jīng)過(guò)數(shù)字邏輯信號(hào)的判斷，自動(dòng)切換供電模式給帶 隙基準(zhǔn)源電路200,實(shí)現(xiàn)前置電壓源的功能；帶隙基準(zhǔn)源電路200穩(wěn)定輸出低溫漂系數(shù)的基 準(zhǔn)電壓Switch Output給低壓差線性穩(wěn)壓源300,為芯片內(nèi)部提供一個(gè)穩(wěn)定的電壓源，并輸 出使能信號(hào)Bandgap_0K ;低壓差線性穩(wěn)壓源300給電源切換模塊100提供穩(wěn)定的電源電壓 Vout，并輸出使能信號(hào)LD0_0K，實(shí)現(xiàn)外部電源電壓VDD與低壓差線性穩(wěn)壓源300輸出電壓的 切換。
[0027] 如圖3所示，本發(fā)明中電源切換模塊100主要實(shí)現(xiàn)外部電源電壓與低壓差線性穩(wěn) 壓源300輸出電壓之間的切換：當(dāng)外部電源上電后，帶隙基準(zhǔn)源200與低壓差線性穩(wěn)壓源 300正常工作以后，分別輸出使能信號(hào)，之后經(jīng)過(guò)電源切換模塊100數(shù)字邏輯電路的控制， 電源切換模塊100將外部電源電壓切換到低壓差線性穩(wěn)壓源輸出電壓給帶隙基準(zhǔn)源。相比 之下，內(nèi)部低壓差線性穩(wěn)壓源基準(zhǔn)電壓的波動(dòng)比外部電源電壓要小很多，由此間接地提高 了帶隙基準(zhǔn)源200的電源電壓抑制比。
[0028] 本發(fā)明中的電源切換模塊100、帶隙基準(zhǔn)源200、低壓差線性穩(wěn)壓源300均可采用 多種電路形式，以下分別進(jìn)行說(shuō)明。
[0029] 1、電源切換模塊
[0030] 參見(jiàn)圖4,表示本發(fā)明基準(zhǔn)源中電源切換模塊100-較優(yōu)實(shí)施例的電路結(jié)構(gòu)。該電 源切換模塊100的電路包括電流源IB、增強(qiáng)型M0S管M1-M17、電阻R1、電容C1、二極管D1 等元件，由此分別構(gòu)成帶隙基準(zhǔn)源輸出使能信號(hào)輸入級(jí)電路、邏輯判斷級(jí)電路、開(kāi)關(guān)級(jí)電路 及保護(hù)級(jí)電路，以下進(jìn)一步進(jìn)行描述。
[0031] 帶隙基準(zhǔn)源輸出使能信號(hào)輸入級(jí)電路，由電流源IB、增強(qiáng)型M0S管組』213，電阻 R1、電容C1構(gòu)成，其中：電流源IB與增強(qiáng)型M0S管Ml構(gòu)成帶隙基準(zhǔn)源輸出使能信號(hào)判斷電 路；M2與M3構(gòu)成反相電路，以便將帶隙基準(zhǔn)源輸出使能信號(hào)反相；電阻R1與電容C1構(gòu)成 延時(shí)電路，以便將反相后的帶隙基準(zhǔn)源輸出使能信號(hào)延時(shí)預(yù)設(shè)時(shí)間后輸入到后續(xù)的邏輯判 斷級(jí)電路。
[0032] 邏輯判斷級(jí)電路，分別接入帶隙基準(zhǔn)源輸出使能信號(hào)Bandgap_0K和低壓差線性 穩(wěn)壓源輸出使能信號(hào)LD0_0K，其輸出電源轉(zhuǎn)換開(kāi)關(guān)信號(hào)，以便后續(xù)開(kāi)關(guān)級(jí)電路選擇性地接 入外部電源或帶隙基準(zhǔn)源，其中：M4-M7組成與非門(mén)，其對(duì)帶隙基準(zhǔn)源使能信號(hào)與線性穩(wěn)壓 源輸出使能信號(hào)做出邏輯判斷，輸出電源轉(zhuǎn)換開(kāi)關(guān)信號(hào)；M8、M9構(gòu)成反相器，對(duì)電源轉(zhuǎn)換開(kāi) 關(guān)信號(hào)反相，之后輸出至開(kāi)關(guān)級(jí)電路。
[0033] 開(kāi)關(guān)級(jí)電路，由開(kāi)關(guān)管Mil、M12、M13、M14、M15、M16構(gòu)成，根據(jù)邏輯判斷級(jí)電路輸 出的電源轉(zhuǎn)換開(kāi)關(guān)信號(hào)，各Ml?M17相應(yīng)導(dǎo)通或截止，以便選擇性地接入外部電源或低壓 差線性穩(wěn)壓源電壓。
[0034] 保護(hù)級(jí)電路，特別地設(shè)置有三鉗位電路，其中：M10、M17為增強(qiáng)型PM0S管，實(shí)現(xiàn)鉗 位保護(hù)；D1為保護(hù)二極管，也起鉗位作用。
[0035] 如圖4所示，該電源切換模塊100的工作過(guò)程是：電流源IB與增強(qiáng)型M0S管Ml、構(gòu) 成帶隙基準(zhǔn)源輸出使能信號(hào)判斷電路，其中Ml滿足下拉功能；M2與M3將帶隙基準(zhǔn)源輸出 使能信號(hào)反相以后經(jīng)過(guò)電阻R1與C1組成的延時(shí)單元，最終輸出到與非門(mén)的輸入端；M4-M7 組成與非門(mén)，其對(duì)帶隙基準(zhǔn)源使能信號(hào)與線性穩(wěn)壓源輸出使能信號(hào)做出邏輯判斷；使能信 號(hào)最終經(jīng)過(guò)由M8、M9構(gòu)成的反相器，分別為開(kāi)關(guān)管M11、M12、M13、M14、M15、M16提供開(kāi)關(guān)信 號(hào)，由此實(shí)現(xiàn)電源的切換。
[0036] 需說(shuō)明的是，上述實(shí)施例中的各級(jí)電路結(jié)構(gòu)均可采用其它電路形式實(shí)現(xiàn)。例如，圖 4中數(shù)字邏輯電路部分采用與非門(mén)，之后經(jīng)反相器輸出到開(kāi)關(guān)電路，顯然也可采用其它邏輯 電路結(jié)構(gòu)，例如直接以與門(mén)代替，不再贅述。
[0037] 如圖4所示，該電源切換模塊100的主要邏輯為：
[0038] (1)帶隙基準(zhǔn)源使能信號(hào)Bandgap_0K = "0"，低壓差線性穩(wěn)壓源輸出使能信號(hào) LD0_0K = "0" 時(shí)，
[0039] Vout = VIN-VDS_15-VDS_17
[0040] (2)帶隙基準(zhǔn)源使能信Bandgap_0K = "1"，低壓差線性穩(wěn)壓源輸出使能信號(hào)LD0_ 0K = "1" 時(shí)，
[0041] Vout = VBIAS-VDS_12
[0042] 本實(shí)施例通過(guò)供電開(kāi)關(guān)的作用，基準(zhǔn)電壓的電源電壓抑制比得到很大改善，在低 頻100Hz下，能夠達(dá)到106dB ;在中頻ΙΟΟΚΗζ下，能夠達(dá)到55dB。
[0043] 2、帶隙基準(zhǔn)源
[0044] 帶隙基準(zhǔn)源為得到與溫度無(wú)關(guān)的電壓源，其基本思路是將具有負(fù)溫度系數(shù)的雙極 三級(jí)管的基極-發(fā)射極電壓VBE與具有正溫度系數(shù)的雙極三級(jí)管VBE的差值Λ VBE以不同 權(quán)重相加，使Λ VBE的溫度系數(shù)剛好抵消VBE的溫度系數(shù)，得到一個(gè)與溫度無(wú)關(guān)的基準(zhǔn)電 壓。
[0045] 參見(jiàn)圖5,為本發(fā)明實(shí)施例中帶隙基準(zhǔn)源的一種電路結(jié)構(gòu)。該帶隙基準(zhǔn)源中，Vref 為輸出的基準(zhǔn)電壓，VBE為圖5中三級(jí)管Q1的基極-發(fā)射極電壓；R2、R3、R4在電路中的位 置如圖5所示。具體電路結(jié)構(gòu)為：包括晶體管M18、晶體管M19、三極管Q1、三級(jí)管Q2、放大 器1C及電阻R2、電阻R3、電阻R4,晶體管M18的源極與晶體管M19的源極共同接至電源，晶 體管M18的柵極與晶體管M19的柵極共同接放大器1C的輸出端，晶體管M18的漏極通過(guò)電 阻R2接放大器1C的一輸入端，晶體管M19的漏極通過(guò)電阻R3接放大器1C另一輸入端，該 電阻R2接至三級(jí)管Q1的集電極，該三級(jí)管Q1的集電極與該三級(jí)管Q1的基極連接，該三級(jí) 管Q1的發(fā)射極接地；該電阻R3通過(guò)電阻R4接至三級(jí)管Q2的集電極，該三級(jí)管Q2的集電 極與該三級(jí)管Q2的基極連接，該三級(jí)管Q2的發(fā)射極接地。
[0046] 圖5中電路工作原理為：運(yùn)算放大器1C、PM0S管M18和M19構(gòu)成一個(gè)負(fù)反饋，使 得運(yùn)放正負(fù)輸入端電壓相等。發(fā)射極面積之比為η的兩個(gè)三極管Q1、Q2的VBE差值Λ VBE 加在電阻R2上。運(yùn)放的輸入電流為零，所以電阻R2、R3上的電壓也和絕對(duì)溫度成正比，可 以用來(lái)補(bǔ)償三級(jí)管Q1管子VBE中隨絕對(duì)溫度線性減小的部分。因此，合理選擇R3、R4及η 的值，可以得到與溫度無(wú)關(guān)的輸入電壓
[0047]

【權(quán)利要求】
1. 一種數(shù)?；旌想娐?，其特征在于，包括集成在PCB上的電源電路部分、模擬電路部分 和數(shù)字電路部分，三個(gè)部分分割在獨(dú)立的區(qū)域且三個(gè)部分的地線和電源線在靠近電源電路 部分的地方連接；該數(shù)字電路和該模擬電路的中低頻部分相靠近，該數(shù)字電路和該模擬電 路的高頻部分相遠(yuǎn)離，其中高頻部分的信號(hào)線靠近連接器；該數(shù)字電路和該模擬電路物理 隔離，且該模擬電路地和該數(shù)字電路地分割在不同區(qū)域的地層。
2. 如權(quán)利要求1所述的數(shù)?；旌想娐?，其特征在于，該模擬電路地與該數(shù)字電路地之 間用溝壕分開(kāi)，并用連接線將該模擬電路地與該數(shù)字電路地橋接。
3. 如權(quán)利要求1所述的數(shù)?；旌想娐?，其特征在于，該電源電路包括基準(zhǔn)源，該基準(zhǔn)源 包括電源切換模塊、帶隙基準(zhǔn)源及低壓差線性穩(wěn)壓源，電源切換模塊一輸入端接入外部電 源，輸出端接帶隙基準(zhǔn)源輸入端，帶隙基準(zhǔn)源輸出端接低壓差線性穩(wěn)壓源輸入端，低壓差線 性穩(wěn)壓源輸出端反饋接入電源切換模塊另一輸入端；帶隙基準(zhǔn)源和低壓差線性穩(wěn)壓源可分 別向電源切換模塊提供使能信號(hào)，用以電源切換模塊在邏輯判斷后切換供電模式，給帶隙 基準(zhǔn)源提供外部電源電壓或低壓差線性穩(wěn)壓源電壓。
4. 如權(quán)利要求3所述的數(shù)?；旌想娐罚涮卣髟谟?，電源切換模塊包括邏輯判斷級(jí)電 路和開(kāi)關(guān)級(jí)電路；邏輯判斷級(jí)電路分別接入帶隙基準(zhǔn)源輸出使能信號(hào)和低壓差線性穩(wěn)壓源 輸出使能信號(hào)，根據(jù)相應(yīng)邏輯輸出電源轉(zhuǎn)換開(kāi)關(guān)信號(hào)；開(kāi)關(guān)級(jí)電路根據(jù)電源轉(zhuǎn)換開(kāi)關(guān)信號(hào) 相應(yīng)導(dǎo)通或截止，用以選擇性地接入外部電源或低壓差線性穩(wěn)壓源。
5. 如權(quán)利要求3所述的數(shù)模混合電路，其特征在于，該帶隙基準(zhǔn)源具有帶隙基準(zhǔn)源單 元、帶隙基準(zhǔn)源的啟動(dòng)單元和帶隙基準(zhǔn)源的放大單元，帶隙基準(zhǔn)源的啟動(dòng)單元可以使帶隙 基準(zhǔn)源單元的自啟動(dòng)，帶隙基準(zhǔn)源的放大單元可使帶隙基準(zhǔn)源單元的兩個(gè)輸入節(jié)點(diǎn)電平保 持相等。
6. 如權(quán)利要求5所述的數(shù)?；旌想娐?，其特征在于，帶隙基準(zhǔn)源的啟動(dòng)單元包括由 PMOS管MSA、PMOS管MSB、PMOS管MSC構(gòu)成的開(kāi)啟電路；PMOS管MSA的源極接電源，PMOS管 MSA的漏極接NMOS管MSC的漏極和NMOS管MSB的柵極，MOS管MSA的柵極、NMOS管MSC的 源極和NMOS管MSB的源極接地，NMOS管MSB的漏極、NMOS管MSC的柵極分別接至帶隙基準(zhǔn) 源的放大單元。
7. 如權(quán)利要求5所述的數(shù)?；旌想娐罚涮卣髟谟?，帶隙基準(zhǔn)源的放大單元包括PMOS 管 MAI、PM0S 管 MA2、PM0S 管 MA5、PM0S 管 MA7 和 NMOS 管 MA3、NM0S 管 MA4、NM0S 管 MA6 ;PM0S 管MA1的柵極和PMOS管MA2的柵極分別接帶隙基準(zhǔn)源模塊的對(duì)應(yīng)輸入端，PMOS管MA1的 源極和PMOS管MA2的源極共同接PMOS管MA5的漏極，PMOS管MA5的源極接電源，PMOS管 MA5的柵極接至帶隙基準(zhǔn)源的自啟動(dòng)模塊，PMOS管MA1的漏極與NMOS管MA3的漏極、NMOS 管MA3的柵極和NMOS管MA4的柵極連接，NMOS管MA3的源極和NMOS管MA4的源極接地， 構(gòu)成第一級(jí)放大電路；NMOS管MA6的柵極接NMOS管MA4的漏極，NMOS管MA6的柵極與M0S 管MA6的漏極之間接電容Cc，PMOS管MA7的漏極連接NMOS管MA6的漏極，PMOS管MA7源 極接電源，PMOS管MA7的柵極接PMOS管MA5的襯底，構(gòu)成第二級(jí)放大電路。
8. 如權(quán)利要求3所述的數(shù)?；旌想娐?，其特征在于，低壓差線性穩(wěn)壓源包括誤差放大 電路、功率級(jí)輸出電路及拓增帶寬電路，功率級(jí)輸出電路的輸出端負(fù)反饋接至誤差放大電 路的正相輸入端，誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓；拓增帶寬電路的輸出端連接 功率級(jí)輸出電路的輸入端，用以作為第二級(jí)非反相放大器而增加整個(gè)負(fù)反饋環(huán)路的帶寬。
9. 如權(quán)利要求8所述的數(shù)?；旌想娐?，其特征在于，拓增帶寬電路包括恒流源IB_1、恒 流源IB_2、M0S管M27、M0S管M28及電阻R11，其中：恒流源IB_1的一端接外部電源正端， 另一端接MOS管M28的漏極，且MOS管M28的漏極與MOS管M27的柵極連接；恒流源IB_2 的一端接地，另一端接MOS管M27的漏極，且MOS管M27的漏極與功率級(jí)輸出電路的輸入端 連接；MOS管M27的柵極通過(guò)電阻R11與MOS管M27的漏極連接，MOS管M27的源極接電源 正端；MOS管M28的柵極連接誤差放大電路的輸出端，MOS管M28的源極接地。
10. 如權(quán)利要求8所述的數(shù)?；旌想娐?，其特征在于，功率級(jí)輸出電路包括P型功率 MOS管MP、分壓網(wǎng)絡(luò)及外部補(bǔ)償用的電容Cout，其中：P型功率MOS管MP的柵極接拓增帶 寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過(guò)分壓網(wǎng)絡(luò)接地；電容 Cout接于P型功率M0S管MP的漏極和地之間，用以對(duì)輸出電壓穩(wěn)壓濾波。
【文檔編號(hào)】G05F1/56GK104090621SQ201410344238
【公開(kāi)日】2014年10月8日 申請(qǐng)日期:2014年7月18日 優(yōu)先權(quán)日:2014年7月18日
【發(fā)明者】周磊 申請(qǐng)人:周國(guó)文