一種具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源的制作方法
【專利摘要】一種具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源，在現(xiàn)有帶隙基準(zhǔn)核心電路的基礎(chǔ)上、增設(shè)了第一MOS管亞閾值電流補(bǔ)償電路和第二MOS管亞閾值電流補(bǔ)償電路，通過兩個(gè)亞閾值電流補(bǔ)償電路對(duì)基準(zhǔn)電流補(bǔ)償NMOS管和PMOS管的亞閾值電流，即利用亞閾值電流的指數(shù)變化關(guān)系補(bǔ)償傳統(tǒng)基準(zhǔn)電流的非線性，使得輸出帶隙基準(zhǔn)電流在寬溫度范圍內(nèi)得到補(bǔ)償，輸出帶隙基準(zhǔn)電壓與溫度變化趨緩，從而大大降低了基準(zhǔn)電壓的溫度系數(shù)。
【專利說明】一種具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及帶隙基準(zhǔn)電壓源，尤其涉及一種具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源，屬于集成電路【技術(shù)領(lǐng)域】，
【背景技術(shù)】
[0002]帶隙基準(zhǔn)電壓源在模擬集成電路或數(shù)?；旌闲盘?hào)設(shè)計(jì)領(lǐng)域有著廣泛的應(yīng)用，如數(shù)模轉(zhuǎn)換器(DAC)、模數(shù)轉(zhuǎn)換器(ADC)、直流-直流電壓變換器(DC-DC)、交流-直流電壓變換器(AC-DC)、線性穩(wěn)壓器、開關(guān)穩(wěn)壓器、溫度傳感器、充電電池芯片電路等等，它為系統(tǒng)提供電壓基準(zhǔn)和電流基準(zhǔn)，對(duì)系統(tǒng)性能起著至關(guān)重要的作用。集成電路的不斷發(fā)展，尤其是低壓應(yīng)用例如PDAs、照相機(jī)、筆記本等的需求不斷增大，使得對(duì)于基準(zhǔn)電壓的精度及穩(wěn)定性的要求也越來越高。
[0003]傳統(tǒng)的電壓模帶隙基準(zhǔn)電壓源的結(jié)構(gòu)如圖1所示，它利用具有負(fù)溫度系數(shù)的三極管Q6發(fā)射結(jié)電壓Vbe(非線性)和具有正溫度系數(shù)的三極管Q4和Q5發(fā)射結(jié)電壓之差A(yù)Vbe(線性)進(jìn)行線性疊加，從而得到一階補(bǔ)償?shù)幕鶞?zhǔn)電壓。
[0004]三極管發(fā)射結(jié)電壓Vbe的表達(dá)式為:
【權(quán)利要求】
1.一種具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源，電流模帶隙基準(zhǔn)電壓源設(shè)有帶隙基準(zhǔn)核心電路，包括運(yùn)算放大器、PMOS管MPUPM0S管MP2、PM0S管MP3、PNP管Q1、PNP管Q2、電阻R1、電阻R2、電阻R3、電阻R4，運(yùn)算放大器的同相輸入端與PMOS管MP2的漏極、電阻R2的一端以及電阻R3的一端連接在一起，電阻R2的另一端接地，電阻R3的另一端連接PNP管Q2的發(fā)射極，PNP管Q2的基極和集電極均接地，運(yùn)算放大器的反向輸入端與PMOS管MPl的漏極、電阻R2的一端以及PNP管Ql的發(fā)射極連接在一起，電阻R2的另一端以及PNP管Ql的基極和集電極均接地，PMOS管MPl的柵極與PMOS管MP2的柵極及PMOS管MP3的柵極互連并連接運(yùn)算放大器的輸出端，PMOS管MPl的源極以及PMOS管MP2的源極和PMOS管MP3的源極均連接電源VDD，PMOS管MP3漏極連接電阻R4的一端，電阻R4的另一端接地； 其特征在于:增設(shè)第一、第二兩個(gè)MOS管亞閾值電流補(bǔ)償電路，對(duì)電流模帶隙基準(zhǔn)電流進(jìn)行補(bǔ)償，通過MOS管近似指數(shù)變化關(guān)系的亞閾值電流溫度特性，補(bǔ)償基準(zhǔn)電流的二次變化關(guān)系，實(shí)現(xiàn)低溫度系數(shù)的帶隙基準(zhǔn)電壓； 第一 MOS管亞閾值電流補(bǔ)償電路包括NMOS管MN1、NMOS管MN2、PMOS管MP4、電阻R5、電阻R6，NMOS管麗I的漏極連接帶隙基準(zhǔn)核心電路中PMOS管MP2的漏極，NMOS管麗2的漏極連接帶隙基準(zhǔn)核心電路中PMOS管MPl的漏極，NMOS管麗I的源極和NMOS管麗2的源極均接地，NMOS管MNl的柵極與NMOS管MN2的柵極互連并連接電阻R6的一端和PMOS管MP4的漏極，電阻R6的另一端接地，PMOS管MP4的柵極連接帶隙基準(zhǔn)核心電路中運(yùn)算放大器的輸出端，PMOS管MP4的源極通過電阻R5連接電源VDD ； 第二 MOS管亞閾值電流補(bǔ)償電路包括PMOS管MP5、PM0S管MP6、電阻R7、電阻R8，PM0S管MP5的漏極連接帶隙基準(zhǔn)核心電路中PMOS管MP3的漏極并作為帶隙基準(zhǔn)電壓源的輸出端輸出基準(zhǔn)電壓VKEF，PMOS管MP5的源極和電阻R7的一端均連接電源VDD，PMOS管MP5的柵極與PMOS管MP6的源極以及電阻R7的另一端連接在一起，PMOS管MP6的柵極連接帶隙基準(zhǔn)核心電路中運(yùn)算放大器的輸出端，PMOS管MP6的漏極通過電阻R8接地。
2.根據(jù)權(quán)利要求1所述的具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源，其特征在于:所述電阻R6和電阻R7都是零溫度系數(shù)的電阻，都是由一個(gè)正溫度系數(shù)的電阻與一個(gè)負(fù)溫度系數(shù)的電阻串聯(lián)得到。
3.根據(jù)權(quán)利要求1所述的具有亞閾值電流補(bǔ)償?shù)碾娏髂痘鶞?zhǔn)電壓源，其特征在于:所述第一、第二兩個(gè)MOS管亞閾值電流補(bǔ)償電路中所有PMOS管的寬長比相同，NMOS管麗I和NMOS管麗2的寬長比相同，電阻Rl和電阻R2的阻值相同，PNP管Q2的面積是PNP管Ql面積的N倍，N = 8。
【文檔編號(hào)】G05F1/565GK104035471SQ201410299287
【公開日】2014年9月10日 申請(qǐng)日期:2014年6月27日 優(yōu)先權(quán)日:2014年6月27日
【發(fā)明者】孫偉鋒, 黃澤祥, 張?jiān)饰? 祝靖, 陸生禮, 時(shí)龍興 申請(qǐng)人:東南大學(xué)