射頻識(shí)別中的限幅電路的制作方法
【專(zhuān)利摘要】本實(shí)用新型公開(kāi)了一種射頻識(shí)別中的限幅電路，包括：第一NMOS晶體管、第二NMOS晶體管、第七NMOS晶體管～第九NMOS晶體管，第三PMOS晶體管～第六PMOS晶體管，以及第一電阻，第二電容和第三電容。其中，第一NMOS晶體管、第二NMOS晶體管和第三PMOS晶體管～第六PMOS晶體管和第一電阻組成限幅檢測(cè)電路，第七NMOS晶體管～第九NMOS晶體管，第二電容和第三電容組成限幅泄流電路。電容第二電容和第三電容設(shè)置在泄流管第九NMOS晶體管的柵極，對(duì)電路穩(wěn)定性進(jìn)行補(bǔ)償，使電路穩(wěn)定工作。本實(shí)用新型能提高限幅電路的穩(wěn)定性，最大限度保證包絡(luò)信號(hào)的完整性。
【專(zhuān)利說(shuō)明】射頻識(shí)別中的限幅電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及模擬集成電路中的限幅電路領(lǐng)域，特別是涉及一種射頻識(shí)別中的限幅電路。
【背景技術(shù)】
[0002]現(xiàn)有的限幅電路參見(jiàn)圖1所示；其中，包括由電感LI，電感L2和電容Cl組成的耦合電路，由NMOS晶體管MlO和Mll以及解調(diào)I旲塊組成的解調(diào)電路。限幅電路由NMOS晶體管Ml，M2，M7?M9，PMOS晶體管M3?M6，以及電阻Rl組成。限幅電路與耦合電路的輸出端相連接，并對(duì)耦合電路的輸出電壓進(jìn)行限幅，以滿(mǎn)足解調(diào)電路等后續(xù)電路的需求。
[0003]在射頻識(shí)別中，由于射頻識(shí)別卡片大都是無(wú)源的，所以射頻識(shí)別卡片電路的設(shè)計(jì)就相當(dāng)關(guān)鍵和重要。在射頻識(shí)別中，讀卡機(jī)發(fā)出來(lái)的是模擬的正弦波信號(hào)，射頻識(shí)別卡片需要耦合讀卡機(jī)發(fā)出來(lái)的波形，并從這個(gè)波形中獲得穩(wěn)定的電源電壓，供其他電路模塊正常工作。同時(shí)射頻識(shí)別卡片也需要將讀卡機(jī)端的包絡(luò)信號(hào)耦合過(guò)來(lái)并由解調(diào)電路解調(diào)出對(duì)應(yīng)的數(shù)字信號(hào)。
[0004]在傳統(tǒng)的限幅電路結(jié)構(gòu)中，當(dāng)凹槽來(lái)臨的時(shí)候，耦合的能量變小，限幅電路也開(kāi)始關(guān)閉，但是傳統(tǒng)限幅電路從關(guān)閉到開(kāi)啟的過(guò)程很容易導(dǎo)致限幅電路工作不穩(wěn)定，以至于壓制包絡(luò)信號(hào)的形狀，或者使得包絡(luò)信號(hào)發(fā)生過(guò)沖現(xiàn)象，最終導(dǎo)致包絡(luò)信號(hào)形狀變形以至于難以解調(diào)或解調(diào)錯(cuò)誤。一旦解調(diào)錯(cuò)誤，那么整個(gè)通訊就失敗了。
實(shí)用新型內(nèi)容
[0005]本實(shí)用新型要解決的技術(shù)問(wèn)題是提供一種射頻識(shí)別中的限幅電路，能提高限幅電路的穩(wěn)定性，最大限度保證包絡(luò)信號(hào)的完整性。
[0006]為解決上述技術(shù)問(wèn)題，本實(shí)用新型的射頻識(shí)別中的限幅電路，包括:第一 NMOS晶體管、第二 NMOS晶體管、第三PMOS晶體管至第六PMOS晶體管和第七NMOS晶體管至第九NMOS晶體管，以及第一電阻；
[0007]第一NMOS晶體管的柵極和漏極以及第七NMOS晶體管的柵極和漏極與耦合電路的一輸出端相連接，第二 NMOS晶體管的柵極和漏極以及第八NMOS晶體管的柵極和漏極與耦合電路的另一輸出端相連接；第一NMOS晶體管的源極與第二NMOS晶體管的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)A ;第七NMOS晶體管的源極與第八NMOS晶體管的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)B ；
[0008]第三PMOS晶體管的源極和第六PMOS晶體管的源極與所述端點(diǎn)A相連接，第三PMOS晶體管的柵極和漏極與第六PMOS晶體管的柵極以及第四PMOS晶體管的源極相連接，第四PMOS晶體管的的柵極和漏極與第五PMOS晶體管的源極相連接，第五PMOS晶體管的柵極和漏極接地；第六PMOS晶體管的漏極與第一電阻的一端和第九NMOS晶體管的柵極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)D ;第一電阻的另一端和第九NMOS晶體管的源極接地；第九NMOS晶體管的漏極與所述端點(diǎn)B相連接；其中還包括:第二電容和第三電容；第二電容一端與所述端點(diǎn)B相連接，另一端與所述端點(diǎn)D相連接；第三電容一端與所述端點(diǎn)D相連接，另一端接地；對(duì)電路穩(wěn)定性進(jìn)行補(bǔ)償，使電路穩(wěn)定工作。
[0009]本實(shí)用新型在現(xiàn)有限幅電路基礎(chǔ)上僅僅在泄流管第九NMOS晶體管的柵極添加了電容第二電容和第三電容進(jìn)行補(bǔ)償，采用這種簡(jiǎn)單有效的方式，當(dāng)凹槽信號(hào)來(lái)臨時(shí)，能夠使限幅電路穩(wěn)定的工作，并且能最大限度的保證包絡(luò)信號(hào)的完整性，這非常有利于解調(diào)電路對(duì)包絡(luò)信號(hào)的解調(diào)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明:
[0011]圖1是現(xiàn)有的限幅電路原理圖；
[0012]圖2是所述射頻識(shí)別中的限幅電路一實(shí)施例原理圖。
【具體實(shí)施方式】
[0013]參見(jiàn)圖2所示，所述射頻識(shí)別中的限幅電路在圖2所示的實(shí)施例中由NMOS晶體管Ml、M2、M7?M9，PMOS晶體管M3?M6以及第二電容C2、第三電容C3和電阻Rl組成。其中，NMOS晶體管Ml、M2和PMOS晶體管M3?M6和電阻Rl組成限幅檢測(cè)電路，NMOS晶體管M7?M9，第二電容C2和第三電容C3組成限幅泄流電路。
[0014]第一 NMOS晶體管Ml的柵極和漏極以及第七NMOS晶體管M7的柵極和漏極與耦合電路中電感L2的一端相連接，第二匪OS晶體管M2的柵極和漏極以及第八NMOS晶體管M8的柵極和漏極與耦合電路中電感L2的另一端相連接；第一 NMOS晶體管Ml的源極與第二NMOS晶體管M2的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)A ;第七NMOS晶體管M7的源極與第八NMOS晶體管M8的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)B。第三PMOS晶體管M3的源極和第六PMOS晶體管M6的源極與所述端點(diǎn)A相連接，第三PMOS晶體管M3的柵極和漏極與第六PMOS晶體管M6的柵極以及第四PMOS晶體管M4的源極相連接，第四PMOS晶體管M4的柵極和漏極與第五PMOS晶體管M5的源極相連接，第五PMOS晶體管M5的柵極和漏極接地；第六PMOS晶體管M6的漏極與第一電阻Rl的一端和第九NMOS晶體管M9的柵極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)D。第一電阻Rl的另一端和第九NMOS晶體管M9的源極接地；第九NMOS晶體管M9的漏極與所述端點(diǎn)B相連接；其中還包括:第二電容C2和第三電容C3 ;第二電容C2 一端與所述端點(diǎn)B相連接，另一端與所述端點(diǎn)D相連接；第三電容C3 —端與所述端點(diǎn)D相連接，另一端接地。
[0015]限幅檢測(cè)電路主要目的是用于檢測(cè)整流后的電壓幅度，即A點(diǎn)電壓值的大小。當(dāng)?shù)谝?NMOS晶體管Ml的源極與第二 NMOS晶體管M2的源極電壓，即A點(diǎn)電壓升高并大于第三PMOS晶體管M3、第四PMOS晶體管M4和第五PMOS晶體管M5的閾值電壓之和時(shí)，限幅檢測(cè)電路的輸出端D點(diǎn)就會(huì)輸出一個(gè)較高的電壓開(kāi)啟限幅泄流電路中的泄流管即第九NMOS晶體管M9。泄流管M9開(kāi)啟后就開(kāi)始泄放多余的電流，就使得B點(diǎn)電壓下降，從而保證A點(diǎn)、B點(diǎn)和C點(diǎn)的電壓都穩(wěn)定在一個(gè)電壓范圍內(nèi)，不損壞后續(xù)的電路和晶體管。PMOS晶體管M3?M6和電阻Rl構(gòu)成了核心限幅檢測(cè)電路且具有一定的增益，從而保證泄流管M9能穩(wěn)定有效的控制B點(diǎn)電壓，B點(diǎn)電壓穩(wěn)定也就穩(wěn)定了 A點(diǎn)和C點(diǎn)的電壓。限幅檢測(cè)電路和限幅泄流電路構(gòu)成了一個(gè)環(huán)路，設(shè)計(jì)電路時(shí)需要AC (交流)分析保證環(huán)路的穩(wěn)定工作。在不加電容C2和C3，做環(huán)路穩(wěn)定性分析時(shí)，環(huán)路的相位裕度不夠；在做瞬態(tài)分析時(shí)，如果不加電容C2和C3，那么包絡(luò)信號(hào)就會(huì)變差，包絡(luò)信號(hào)的調(diào)整深度也變淺，這將直接導(dǎo)致后續(xù)解調(diào)電路難以檢波和解調(diào)；另外不加電容C2和C3，還發(fā)現(xiàn)在包絡(luò)信號(hào)結(jié)束時(shí)，會(huì)引起過(guò)沖，這也影響解調(diào)電路的檢波和解調(diào)。
[0016]第二電容C2的電容值一般在3~IOpF之間，具體需要根據(jù)電路穩(wěn)定性分析結(jié)果而定。第三電容C3的電容值一般是第二電容C2電容值的2倍左右，具體值也需要根據(jù)電路穩(wěn)定性分析而定。
[0017]圖2中電感LI，電感L2和第一電容Cl組成耦合電路，第一電容Cl并聯(lián)在電感L2的兩端，輸入信號(hào)IN通過(guò)電感LI和電感L2耦合到射頻識(shí)別卡片端，并與第一電容Cl發(fā)生諧振，產(chǎn)生較高的諧振電壓；同時(shí)將載波信號(hào)和包絡(luò)信號(hào)從讀卡機(jī)端耦合到射頻識(shí)別卡片端。
[0018]圖2中由匪OS晶體管MlO和MlI以及解調(diào)模塊組成解調(diào)電路。第十NMOS晶體管MlO的柵極和漏極與耦合電路中電感L2的一端相連接，第十一NMOS晶體管Mll的柵極和漏極與耦合電路中電感L2的另一端相連接；第十NMOS晶體管MlO的源極與第十一 NMOS晶體管Mll的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)C ;解調(diào)模塊與端點(diǎn)C相連接。解調(diào)電路用于對(duì)端點(diǎn)C的包絡(luò)信號(hào)進(jìn)行檢波和解調(diào)，最后輸出數(shù)字信號(hào)給數(shù)字電路。
[0019]雖然本實(shí)用新型利用具體的實(shí)施例進(jìn)行說(shuō)明，但是對(duì)實(shí)施例的說(shuō)明并不限制本實(shí)用新型的范圍。本領(lǐng)域內(nèi)的熟練技術(shù)人員通過(guò)參考本實(shí)用新型的說(shuō)明，在不背離本實(shí)用新型的精神和范圍的情況下，容易進(jìn)行各種修改或者可以對(duì)實(shí)施例進(jìn)行組合。
【權(quán)利要求】
1.一種射頻識(shí)別中的限幅電路，包括:第一 NMOS晶體管(Ml)、第二 NMOS晶體管(M2)、第三PMOS晶體管至第六PMOS晶體管(M3?M6)和第七NMOS晶體管至第九NMOS晶體管(M7?M9)，以及第一電阻(Rl)； 第一 NMOS晶體管(Ml)的柵極和漏極以及第七NMOS晶體管(M7)的柵極和漏極與耦合電路的一輸出端相連接，第二 NMOS晶體管(M2)的柵極和漏極以及第八NMOS晶體管(M8)的柵極和漏極與耦合電路的另一輸出端相連接；第一 NMOS晶體管(Ml)的源極與第二 NMOS晶體管(M2)的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)A ;第七NMOS晶體管(M7)的源極與第八NMOS晶體管(M8)的源極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)B ;第三PMOS晶體管(M3)的源極和第六PMOS晶體管(M6)的源極與所述端點(diǎn)A相連接，第三PMOS晶體管(M3)的柵極和漏極與第六PMOS晶體管(M6)的柵極以及第四PMOS晶體管(M4)的源極相連接，第四PMOS晶體管(M4)的柵極和漏極與第五PMOS晶體管(M5)的源極相連接，第五PMOS晶體管(M5)的柵極和漏極接地；第六PMOS晶體管(M6)的漏極與第一電阻(Rl)的一端和第九NMOS晶體管(M9)的柵極相連接，其連接的節(jié)點(diǎn)記為端點(diǎn)D ;第一電阻(Rl)的另一端和第九NMOS晶體管(M9)的源極接地；第九NMOS晶體管(M9)的漏極與所述端點(diǎn)B相連接； 其特征在于，還包括:第二電容(C2)和第三電容(C3);第二電容(C2) —端與所述端點(diǎn)B相連接，另一端與所述端點(diǎn)D相連接；第三電容(C3) —端與所述端點(diǎn)D相連接，另一端接地；對(duì)電路穩(wěn)定性進(jìn)行補(bǔ)償，使電路穩(wěn)定工作。
2.如權(quán)利要求1所述的限幅電路，其特征在于:所述第二電容(C2)的電容值為3?10pF，具體值根據(jù)電路穩(wěn)定性分析結(jié)果而定；第三電容(C3)的電容值是第二電容(C2)電容值的2倍，具體值也需要根據(jù)電路穩(wěn)定性分析而定。
【文檔編號(hào)】G05F1/56GK203588104SQ201320650830
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2013年10月21日 優(yōu)先權(quán)日:2013年10月21日
【發(fā)明者】傅志軍, 馬和良 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司