一種輸出電壓控制電路的制作方法
【專利摘要】本實用新型公開了一種輸出電壓控制電路，通過輸入邏輯信號控制電路中兩個穩(wěn)壓芯片是否工作，以在不同情況下為系統(tǒng)提供不同的輸出電壓。實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。且電路結(jié)構(gòu)簡單，實現(xiàn)容易，可以較為準(zhǔn)確地控制輸出電壓的轉(zhuǎn)換。
【專利說明】—種輸出電壓控制電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及電路【技術(shù)領(lǐng)域】，尤其涉及一種輸出電壓控制電路。
【背景技術(shù)】
[0002]目前，隨著產(chǎn)品的日益更新，有效率的電源管理已成為電路設(shè)計的重要因素之一。
[0003]由于系統(tǒng)在不同工作狀態(tài)下，對電壓的需求是不同的。例如，當(dāng)需要處理大量數(shù)據(jù)的時候，使用幅度較高的電壓，當(dāng)計算量小，或者處于待機狀態(tài)下時，可以使用幅度較低的電壓。
[0004]如果電源一直提供較高電壓，則可能造成電量的浪費。如果一直提供較低電壓，則會影響系統(tǒng)運行，無法進(jìn)行大規(guī)模運算處理。
[0005]因此，現(xiàn)今在電源效率的設(shè)計領(lǐng)域上，其中之一就是必須針對系統(tǒng)的不同工作情況提供不同的輸出電壓，以實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。
實用新型內(nèi)容
[0006]本實用新型實施例提供一種輸出電壓控制電路，用于實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。
[0007]—種輸出電壓控制電路，其特征在于，包括:第一電壓輸入端口(11)、第二電壓輸入端口(12)、第一邏輯輸入端口(13)、第二邏輯輸入端口(14)及電壓輸出端口(15)、第一穩(wěn)壓芯片(16)、第二穩(wěn)壓芯片(17)、第一邏輯控制電路(18)及第二邏輯控制電路(19);
[0008]所述第一穩(wěn)壓芯片(16)的第一端口與所述第一電壓輸入端口( 11)連接，所述第一穩(wěn)壓芯片(16)的第二端口與第一邏輯控制電路(18)的第五端口連接；所述第一穩(wěn)壓芯片(16)的第三端口與所述電壓輸出端口(15)連接；
[0009]所述第二穩(wěn)壓芯片(17)的第一端口與所述第二電壓輸入端口( 12)連接，所述第二穩(wěn)壓芯片(17)的第二端口與所述第二邏輯控制電路(19)的第五端口連接；所述第二穩(wěn)壓芯片(17)的第三端口與所述電壓輸出端口(15)連接；
[0010]所述第一邏輯控制電路(18)的第一端口與所述第一電壓輸入端口( 11)連接，所述第一邏輯控制電路(18)的第二端口與所述第二電壓輸入端口( 12)連接，所述第一邏輯控制電路(18)的第三端口與所述第一邏輯輸入端口( 13)連接，所述第一邏輯控制電路
(18)的第四端口接地；
[0011 ] 所述第二邏輯控制電路(19)的第一端口與第一電壓輸入端口( 11)連接，所述第二邏輯控制電路(19)的第二端口與所述第二電壓輸入端口( 12)連接，所述第二邏輯控制電路(19)的第三端口與所述第二邏輯輸入端口(14)連接，所述第二邏輯控制電路(19)的第四端口接地；
[0012]其中，所述第一邏輯控制電路(18)通過第一邏輯輸入端口(13)接收邏輯控制信號，根據(jù)接收到的邏輯控制信號控制所述第一穩(wěn)壓芯片(16)是否導(dǎo)通；所述第二邏輯控制電路(19)通過第二邏輯輸入端口(14)接收邏輯控制信號，根據(jù)接收到的邏輯控制信號控制所述第二穩(wěn)壓芯片(17)是否導(dǎo)通；當(dāng)所述第一穩(wěn)壓芯片(16)或所述第二穩(wěn)壓芯片(17)導(dǎo)通時，輸出電壓到所述電壓輸出端(15)。
[0013]優(yōu)選地，所述第一邏輯控制電路(18)包括:第一電阻(181)、第二電阻(182)、第三電阻(183)和第一三極管(184)；
[0014]所述第一電阻(181) —端與所述第一電壓輸入端口(11)連接，所述第一電阻(181)另一端與所述第一邏輯控制電路(18)的第五端口連接；所述第二電阻(182) —端與所述第一邏輯輸入端口( 13)連接，所述第二電阻(182)另一端與所述第一三極管(184)的基極連接；所述第三電阻(183)的一端與所述第二電壓輸入端(12)連接，所述第三電阻(183)另一端與所述第一邏輯輸入端口(13)連接；所述第一三極管(184)的集電極與所述第一邏輯控制電路(18)的第五端口連接，所述第一三極管(184)的發(fā)射極接地。
[0015]優(yōu)選地，所述第二邏輯控制電路(19)包括:第四電阻(191)、第五電阻(192)、第六電阻(193)和第二三極管(194)；
[0016]所述第四電阻(191) 一端與所述第一電壓輸入端口(11)連接，所述第四電阻(191)另一端與所述第二邏輯控制電路(19)的第五端口連接；所述第五電阻(192) —端與所述第二邏輯輸入端口( 14)連接，所述第五電阻(192)另一端與所述第二三極管(194)的基極連接；所述第六電阻(193)的一端與所述第二電壓輸入端(12)連接，所述第六電阻(193)另一端與所述第二邏輯輸入端口(14)連接；所述第二三極管(194)的集電極與所述第二邏輯控制電路(19)的第五端口連接，所述第二三極管(194)的發(fā)射極接地。
[0017]本實施例的輸出電壓控制電路，通過輸入邏輯信號控制電路中兩個穩(wěn)壓芯片是否工作，以在不同情況下為系統(tǒng)提供不同的輸出電壓。實現(xiàn)在保證系統(tǒng)正常運行的同時，為系統(tǒng)節(jié)約電源電量。且電路結(jié)構(gòu)簡單，實現(xiàn)容易，可以較為準(zhǔn)確地控制輸出電壓的轉(zhuǎn)換。
[0018]本實用新型的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本實用新型而了解。本實用新型的目的和其他優(yōu)點可通過在所寫的說明書、權(quán)利要求書、以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
[0019]下面通過附圖和實施例，對本實用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
【專利附圖】

【附圖說明】
[0020]附圖用來提供對本實用新型的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本實用新型的實施例一起用于解釋本實用新型，并不構(gòu)成對本實用新型的限制。在附圖中:
[0021]圖1為本實用新型實施例中輸出電壓控制電路的結(jié)構(gòu)示意圖；
[0022]圖2為本實用新型實施例中第一邏輯控制電路的電路結(jié)構(gòu)示意圖；
[0023]圖3為本實用新型實施例中第二邏輯控制電路的電路結(jié)構(gòu)示意圖。
【具體實施方式】
[0024]以下結(jié)合附圖對本實用新型的優(yōu)選實施例進(jìn)行說明，應(yīng)當(dāng)理解，此處所描述的優(yōu)選實施例僅用于說明和解釋本實用新型，并不用于限定本實用新型。
[0025]由于系統(tǒng)在不同工作狀態(tài)下，對電壓的需求是不同的。本實用新型提供一種可以簡單、快速、準(zhǔn)確地實現(xiàn)對電源輸出電壓的轉(zhuǎn)換。
[0026]如圖1所示，本實用新型實施例的輸出電壓控制電路，包括:[0027]第一電壓輸入端口 11、第二電壓輸入端口 12、第一邏輯輸入端口 13、第二邏輯輸入端口 14及電壓輸出端口 15、第一穩(wěn)壓芯片16、第二穩(wěn)壓芯片17、第一邏輯控制電路18及第二邏輯控制電路19。
[0028]第一穩(wěn)壓芯片16的第一端口 P61與第一電壓輸入端口 11連接，第一穩(wěn)壓芯片16的第二端口 P62與第一邏輯控制電路18的第五端口 P85連接；第一穩(wěn)壓芯片16的第三端口 P63與電壓輸出端口 15連接；
[0029]第二穩(wěn)壓芯片17的第一端口 P71與第二電壓輸入端口 12連接，第二穩(wěn)壓芯片17的第二端口 P72與第二邏輯控制電路19的第五端口 P95連接；第二穩(wěn)壓芯片17的第三端口 P73與電壓輸出端口 15連接；
[0030]第一邏輯控制電路18的第一端口 P81與第一電壓輸入端口 11連接,第一邏輯控制電路18的第二端口 P82與第二電壓輸入端口 12連接，第一邏輯控制電路18的第三端口P83與第一邏輯輸入端口 13連接，第一邏輯控制電路18的第四端口 P84接地；
[0031]第二邏輯控制電路19的第一端口 P91與第一電壓輸入端口 11連接，第二邏輯控制電路19的第二端口 P92與第二電壓輸入端口 12連接，第二邏輯控制電路19的第三端口P93與第二邏輯輸入端口 14連接，第二邏輯控制電路19的第四端口 P94接地；
[0032]其中，第一邏輯控制電路18通過第一邏輯輸入端口 13接收邏輯控制信號，根據(jù)接收到的邏輯控制信號控制第一穩(wěn)壓芯片16是否導(dǎo)通；第二邏輯控制電路19通過第二邏輯輸入端口 14接收邏輯控制信號，根據(jù)接收到的邏輯控制信號控制第二穩(wěn)壓芯片17是否導(dǎo)通；當(dāng)?shù)谝环€(wěn)壓芯片16或第二穩(wěn)壓芯片17導(dǎo)通時，輸出電壓到電壓輸出端15。
[0033]優(yōu)選地，如圖2所示，第一邏輯控制電路18包括:第一電阻181、第二電阻182、第三電阻183和第一三極管184。
[0034]第一電阻181 —端與第一電壓輸入端口 11連接，第一電阻181另一端與第一邏輯控制電路18的第五端口連接；第二電阻182 —端與第一邏輯輸入端口 13連接，第二電阻182另一端與第一三極管184的基極連接；第三電阻183的一端與第二電壓輸入端12連接，第三電阻183另一端與第一邏輯輸入端口 13連接；第一三極管184的集電極與第一邏輯控制電路18的第五端口連接，第一三極管184的發(fā)射極接地。
[0035]優(yōu)選地，如圖3所示，第二邏輯控制電路19包括:第四電阻191、第五電阻192、第六電阻193和第二三極管194。
[0036]第四電阻191 一端與第一電壓輸入端口 11連接，第四電阻191另一端與第二邏輯控制電路19的第五端口連接；第五電阻192 —端與第二邏輯輸入端口 14連接，第五電阻192另一端與第二三極管194的基極連接；第六電阻193的一端與第二電壓輸入端12連接，第六電阻193另一端與第二邏輯輸入端口 14連接；第二三極管194的集電極與第二邏輯控制電路19的第五端口連接，第二三極管194的發(fā)射極接地。
[0037]以下對本實用新型實施例的輸出電壓控制電路的具體工作原理進(jìn)行說明。
[0038]在不同工作狀態(tài)下，系統(tǒng)對電壓的需求是不同的。系統(tǒng)可以工作在兩種電壓模式，
3.3V和5V，當(dāng)需要處理大量數(shù)據(jù)的時候，使用5V電壓，當(dāng)計算量小，或者處于待機狀態(tài)下時，使用3.3V電壓。
[0039]設(shè)置邏輯控制信號為O或1，分別控制2個穩(wěn)壓芯片中的其中一個導(dǎo)通，提供相應(yīng)幅度的電壓。[0040] 本實施例中，第一電壓輸入端口 11輸入電壓為5V,第二電壓輸入端口 12輸入電壓為 3.3V。
[0041 ] 如下表1所示，當(dāng)?shù)谝贿壿嬢斎攵丝?13接收邏輯控制信號為0，第二邏輯輸入端口14接收到的邏輯控制信號為I。相當(dāng)于在第一三極管184的基極提供一個低電平，第一三極管184開啟，第一三極管184的集電極、發(fā)射極電流均為0，集電極和發(fā)射極之間相當(dāng)于開關(guān)的斷開狀態(tài)，第一三極管184工作于截止區(qū)；在第二三極管194的基極提供一個高電平，第二三極管194閉合，第二三極管194的集電極和發(fā)射極有電流，集電極和發(fā)射極之間相當(dāng)于開關(guān)的導(dǎo)通狀態(tài)，第二三極管194工作于飽和區(qū)。
[0042]由于第一三極管184工作于截止區(qū)，在第一穩(wěn)壓芯片16的第二端口 P62，通過第一電阻181獲得一個高電平，使得第一穩(wěn)壓芯片16導(dǎo)通；而第二三極管194工作于飽和區(qū)，由于三極管的分流，使得在第二穩(wěn)壓芯片17的第二端口 P72獲得一個低電平，第二穩(wěn)壓芯片17關(guān)閉。，因此，在電壓輸出端口 15輸出的電壓為5V。
[0043]同理，當(dāng)?shù)谝贿壿嬢斎攵丝?13接收邏輯控制信號為I，第二邏輯輸入端口 14接收到的邏輯控制信號為O時，相當(dāng)于在第一三極管184的基極提供一個高電平，第一三極管184閉合；在第二三極管194的基極提供一個低電平，第二三極管194開啟。使得第一穩(wěn)壓芯片16關(guān)閉，第二穩(wěn)壓芯片17導(dǎo)通，在電壓輸出端口 15輸出的電壓為3.3V。
[0044]表1
[0045]
【權(quán)利要求】
1.一種輸出電壓控制電路，其特征在于，包括:第一電壓輸入端口(11)、第二電壓輸入端口(12)、第一邏輯輸入端口(13)、第二邏輯輸入端口(14)及電壓輸出端口(15)、第一穩(wěn)壓芯片(16)、第二穩(wěn)壓芯片(17)、第一邏輯控制電路(18)及第二邏輯控制電路(19)； 所述第一穩(wěn)壓芯片(16)的第一端口與所述第一電壓輸入端口( 11)連接，所述第一穩(wěn)壓芯片(16)的第二端口與第一邏輯控制電路(18)的第五端口連接；所述第一穩(wěn)壓芯片(16)的第三端口與所述電壓輸出端口(15)連接； 所述第二穩(wěn)壓芯片(17)的第一端口與所述第二電壓輸入端口( 12)連接，所述第二穩(wěn)壓芯片(17)的第二端口與所述第二邏輯控制電路(19)的第五端口連接；所述第二穩(wěn)壓芯片(17)的第三端口與所述電壓輸出端口(15)連接； 所述第一邏輯控制電路(18)的第一端口與所述第一電壓輸入端口( 11)連接，所述第一邏輯控制電路(18)的第二端口與所述第二電壓輸入端口( 12)連接，所述第一邏輯控制電路(18)的第三端口與所述第一邏輯輸入端口(13)連接，所述第一邏輯控制電路(18)的第四端口接地； 所述第二邏輯控制電路(19)的第一端口與第一電壓輸入端口( 11)連接，所述第二邏輯控制電路(19)的第二端口與所述第二電壓輸入端口( 12)連接，所述第二邏輯控制電路(19)的第三端口與所述第二邏輯輸入端口( 14)連接，所述第二邏輯控制電路(19)的第四端口接地； 其中，所述第一邏輯控制電路(18)通過第一邏輯輸入端口( 13)接收邏輯控制信號，根據(jù)接收到的邏輯控制信號控制所述第一穩(wěn)壓芯片(16)是否導(dǎo)通；所述第二邏輯控制電路(19)通過第二邏輯輸入端口( 14)接收邏輯控制信號，根據(jù)接收到的邏輯控制信號控制所述第二穩(wěn)壓芯片(17)是否導(dǎo)通；當(dāng)所述第一穩(wěn)壓芯片(16)或所述第二穩(wěn)壓芯片(17)導(dǎo)通時，輸出電壓到所述電壓輸出端(15)。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一邏輯控制電路(18)包括:第一電阻(181 )、第二電阻(182)、第三電阻(183)和第一三極管(184); 所述第一電阻(181) —端與所述第一電壓輸入端口( 11)連接，所述第一電阻(181)另一端與所述第一邏輯控制電路(18)的第五端口連接；所述第二電阻(182) —端與所述第一邏輯輸入端口(13)連接，所述第二電阻(182)另一端與所述第一三極管(184)的基極連接；所述第三電阻(183)的一端與所述第二電壓輸入端(12)連接，所述第三電阻(183)另一端與所述第一邏輯輸入端口(13)連接；所述第一三極管(184)的集電極與所述第一邏輯控制電路(18)的第五端口連接，所述第一三極管(184)的發(fā)射極接地。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第二邏輯控制電路(19)包括:第四電阻(191 )、第五電阻(192)、第六電阻(193)和第二三極管(194)； 所述第四電阻(191) 一端與所述第一電壓輸入端口( 11)連接，所述第四電阻(191)另一端與所述第二邏輯控制電路(19)的第五端口連接；所述第五電阻(192) —端與所述第二邏輯輸入端口(14)連接，所述第五電阻(192)另一端與所述第二三極管(194)的基極連接；所述第六電阻(193)的一端與所述第二電壓輸入端(12)連接，所述第六電阻(193)另一端與所述第二邏輯輸入端口(14)連接；所述第二三極管(194)的集電極與所述第二邏輯控制電路(19)的第五端口連接，所述第二三極管(194)的發(fā)射極接地。
【文檔編號】G05F1/46GK203444379SQ201320555134
【公開日】2014年2月19日 申請日期:2013年9月6日 優(yōu)先權(quán)日:2013年9月6日
【發(fā)明者】王羽 申請人:天脈聚源(北京)傳媒科技有限公司