電流鏡電路的制作方法
【專利摘要】本發(fā)明提供一種電流鏡電路，包括：第一開關(guān)；第二開關(guān)，與該第一開關(guān)形成電流鏡，以根據(jù)耦接至該第一開關(guān)的漏極的電流源而在該第二開關(guān)的漏極處產(chǎn)生鏡電流；第一補償電路，根據(jù)該第二開關(guān)的該漏極處的電壓而調(diào)整該第一開關(guān)的該漏極處的電壓；以及第二補償電路，根據(jù)該第二開關(guān)的該漏極處的該電壓而調(diào)整通過該第一開關(guān)的電流，其中，該第一開關(guān)的該漏極耦接至該第一開關(guān)的柵極以及該第二開關(guān)的柵極。在本發(fā)明中，第一補償電路基于第二開關(guān)的漏極電壓而調(diào)整第一開關(guān)的漏極電壓，且第二補償電路基于第二開關(guān)的漏極電壓而調(diào)整通過第一開關(guān)的電流。本發(fā)明能夠在較大范圍的第二開關(guān)的漏極電壓下維持電流匹配，且能夠減輕通道調(diào)制效應(yīng)。
【專利說明】電流鏡電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于一種電路，且特別是有關(guān)于一種用于鏡射電流的系統(tǒng)及方法。
【背景技術(shù)】
[0002]隨著用于金屬氧化物半導(dǎo)體(metal-oxide semiconductor, MOS)的制造技術(shù)的進 步，電源供應(yīng)電壓可相應(yīng)地減小。然而，電源供應(yīng)電壓的持續(xù)減小將產(chǎn)生其自身的缺點。因 此，在工業(yè)中仍然存在迄今尚未解決的需求，并需要對前述缺陷及不足之處加以解決。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種用于鏡射電流的系統(tǒng)及方法。簡而言之，本發(fā)明提供一種電流鏡 電路，包括:第一開關(guān)；第二開關(guān)，與該第一開關(guān)形成電流鏡，以根據(jù)耦接至該第一開關(guān)的 漏極的電流源而在該第二開關(guān)的漏極處產(chǎn)生鏡電流；第一補償電路，根據(jù)該第二開關(guān)的該 漏極處的電壓而調(diào)整該第一開關(guān)的該漏極處的電壓；以及第二補償電路，根據(jù)該第二開關(guān) 的該漏極處的該電壓而調(diào)整通過該第一開關(guān)的電流，其中，該第一開關(guān)的該漏極耦接至該 第一開關(guān)的柵極以及該第二開關(guān)的柵極。在本發(fā)明中，第一補償電路基于第二開關(guān)的漏極 電壓而調(diào)整第一開關(guān)的漏極電壓，且第二補償電路基于第二開關(guān)的漏極電壓而調(diào)整通過第 一開關(guān)的電流。
[0004]本發(fā)明能夠在較大范圍的第二開關(guān)的漏極電壓下維持電流匹配，且能夠減輕通道 調(diào)制效應(yīng)。
[0005]結(jié)合以下的附圖及詳細(xì)描述，對于本領(lǐng)域技術(shù)人員而言，其它系統(tǒng)、裝置、方法、特 征及優(yōu)點將變得顯而易見。本發(fā)明所涉及的所有額外系統(tǒng)、方法、特征及優(yōu)點均包含于本發(fā) 明內(nèi)，本發(fā)明的范疇由權(quán)利要求書所界定的范圍為準(zhǔn)。
【專利附圖】

【附圖說明】
[0006]可參看附圖更好地理解本發(fā)明的許多態(tài)樣。各圖中的組件未必按比例繪制，而是 著重于清楚地說明本發(fā)明的原理。此外，在各圖中，遍及若干視圖中的相似/相同附圖標(biāo)記 表示相對應(yīng)的部分。
[0007]圖1為展示電流鏡的一個實施例的電路圖。
[0008]圖2A為展示具有補償電路的電流鏡的一個實施例的電路圖。
[0009]圖2B為展示具有補償電路的電流鏡的另一實施例的電路圖。
[0010]圖2C為展示具有補償電路的電流鏡的又一實施例的電路圖。
[0011]圖3為展示具有補償電路的電流鏡的又一實施例的電路圖。
[0012]圖4為展示放大器的一個實施例的電路圖。
[0013]圖5為展示電流鏡的一個實施例的模擬圖表。
[0014]圖6為展示具有補償電路的電流鏡的一個實施例的模擬圖表。
[0015]附圖中符號的簡單說明如下:[0016]AMPl:第一放大器
[0017]AMP2:第二放大器
[0018]AMP3:第三放大器
[0019]1:鏡射電流
[0020]Iref:電流源
[0021]麗3:第三晶體管
[0022]MN6:第六晶體管
[0023]MN9:NM0S 晶體管
[0024]MNlO:NM0S 晶體管
[0025]MNll =NMOS 晶體管
[0026]MPl:第一晶體管
[0027]MP2:第二晶體管
[0028]MP4:第四晶體管
[0029]MP5:第五晶體管
[0030]MP7:PM0S 晶體管
[0031]MP8:PMOS 晶體管
[0032]Rs:電阻器
[0033]Vb:偏壓電壓
[0034]Vd:漏極電壓
[0035]VDD:電源供應(yīng)電壓/電壓源
[0036]Vg:柵極電壓
[0037]Vo:輸出電壓
[0038]Vref:參考電壓。
【具體實施方式】
[0039]隨著用于金屬氧化物半導(dǎo)體(MOS)的制造技術(shù)的進步，電源供應(yīng)電壓持續(xù)減小。然 而，當(dāng)電源供應(yīng)電壓(VDD)變得足夠低(例如，約I伏或2伏)時，電壓頂端余量(headroom) 將變得重要。在電流鏡的狀況下，低的VDD可導(dǎo)致鏡射效應(yīng)的降低(degradation)?？蓞⒖?圖1及圖5了解此降低的實例。
[0040]具體言之，圖1為展示電流鏡的一個實施例的電路圖。如圖1所示，電流鏡包括具 有柵極、源極及漏極的第一晶體管(MP1)。MPl的漏極電性耦接至電流源(Iref)。MPl的柵 極電性耦接至第二晶體管(MP2)，第二晶體管(MP2)也具有柵極、源極及漏極。MPl及MP2的 柵極以一方式電性耦接，所述方式使得MPl的柵極電壓(Vg)根據(jù)Iref而決定，且鏡射電流
(1)與MP2的漏極處的對應(yīng)輸出電壓(Vo) —起產(chǎn)生于MP2的漏極處。本領(lǐng)域技術(shù)人員均 可了解，Iref可通過額外的、近似的電流鏡分支以鏡射至許多局部電路。
[0041]在圖1的電路中，若Vo比Vg低，則MP2進入飽和區(qū)域，借此維持恰當(dāng)?shù)碾娏麋R射。 相比而言，若Vo持續(xù)增大，則在Vo的某一點處，MP2進入鏡射效應(yīng)降低的線性區(qū)域。參看 圖5來展示此降低的一個實施例，圖5展示圖1的電流鏡的模擬圖表。
[0042]在圖5的模擬圖表中，Iref設(shè)定為約100微安培(約100 ii A)，且VDD設(shè)定為約I伏(約IV)。如圖5所示，隨著Vo自約IV升高至約1.8V，電流匹配誤差會改變。具體言之， 在Vo范圍約IV至約1.5V之間，誤差在約百分之十(約10%)內(nèi)。然而，隨著Vo增大而超過 約1.5V，此失配(mismatch)將顯著地增大且在Vo為約1.7V時達到約50%誤差。
[0043]本發(fā)明所述的實施例設(shè)法通過使用補償電路來減少所述類型的電流失配。舉例而 言，一些實施例提供用于具有兩個開關(guān)(第一開關(guān)及第二開關(guān))的電流鏡的電流補償系統(tǒng)。 在一些實施例中，電流補償系統(tǒng)包括兩個補償電路(第一補償電路及第二補償電路)，其中 第一補償電路基于第二開關(guān)的漏極電壓而調(diào)整第一開關(guān)的漏極電壓，且第二補償電路基于 第二開關(guān)的漏極電壓而調(diào)整通過第一開關(guān)的電流。通過調(diào)整每一開關(guān)處的適當(dāng)?shù)穆O電 壓，電流補償系統(tǒng)提供遍及較大Vo范圍維持電流匹配的機制。
[0044]隨著電流補償系統(tǒng)的概述，現(xiàn)詳細(xì)地參考如圖式所說明的實施例的描述。雖然若 干實施例是結(jié)合所述圖式而描述，但本發(fā)明不欲將本發(fā)明限于所述的一或多個實施例。相 反地，本發(fā)明意欲涵蓋所有替代、修改及等效發(fā)明的實施方式。
[0045]圖2A為展示電流補償系統(tǒng)的一個實施例的電路圖。為了清楚起見，圖2A的實 施例使用場效晶體管(field-effect transistor, FET)技術(shù),具體而言為金屬氧化物半導(dǎo) 體(MOS) FET技術(shù)，來描述。然而，應(yīng)了解，系統(tǒng)可使用其它技術(shù)(諸如，雙極結(jié)型面晶體管 (bipolar junction transistor, BJT)或其它等效結(jié)構(gòu))來實施。
[0046]如圖2A所示，系統(tǒng)包括展示為P型MOS (positive M0S，PM0S)的第一晶體管 (MP1)，第一晶體管(MPl)具有第一柵極、第一源極及第一漏極。第一源極電性耦接至電壓源 (VDD)，且在(MPl的)第一漏極處具有漏極電壓(Vd)。系統(tǒng)還包括具有第二柵極、第二源極 及第二漏極的第二晶體管(MP2，也展示為PM0S)。此處，(MP2的)第二源極電性耦接至VDD， 且(MP2的)第二柵極電性耦接至(MPl的)第一柵極。系統(tǒng)還包括展示為N型MOSUegative M0S, NM0S)的第三晶體管(麗3)。麗3具有第三柵極、第三源極及第三漏極，其中(麗3的)第 三漏極電性耦接至(MPl的)第一漏極。MP1、MP2及MN3電耦性接至展示為差動放大器的第 一放大器(AMP1)。AMPl包括第一輸入(展示為對AMPl的負(fù)輸入)、第二輸入(展示為對AMPl 的正輸入)及第一輸出。(AMP1的)負(fù)輸入電性耦接至(MPl的)第一漏極，(AMPI的)正輸入 電性耦接至(MP2的)第二漏極，且(AMP1的)第一輸出電性耦接至(MN3的)第三柵極。(麗3 的)第三源極電性耦接至電流源(Iref )。
[0047]在此特定組態(tài)中，MP2在其漏極處具有輸出電壓(Vo)，且產(chǎn)生鏡射電流(1)。由 于在AMPl的正輸入與負(fù)輸入之間所發(fā)生的虛擬短路(virtual short circuit),Vd會跟隨 Vo0因此，即使當(dāng)Vo增大時，MP2的電流仍與MPl的電流相匹配。換言之，不同于在Vo增 大超過約1.5V時存在大的電流而發(fā)生失配的圖1的實施例，圖2A的實施例即使在Vo增大 至約1.7V時仍維持緊密的電流匹配。
[0048]在較低的電壓范圍下，當(dāng)Vo下降至約IV以下時，電流鏡會經(jīng)歷通道調(diào)制效應(yīng) (channel modulation effect)。因此，當(dāng)Vo極低時,AMPl的輸出變高，且啟動MN3使其具 有極低的等效電阻值。當(dāng)此情況發(fā)生時，反饋回路增益變得過低而不能維持閉合回路響應(yīng)， 因此產(chǎn)生開放回路響應(yīng)，且由此消除在Vo與Vd之間的虛擬短路。此將必然地導(dǎo)致在較低 電壓范圍下的電流失配。然而，此較低電壓范圍失配可通過使用第二放大器(AMP2，其展示 為差動放大器)、第四晶體管(MP4，其展示為PM0S)及第五晶體管(MP5，其也展示為PM0S)來 減小，所有所述組件展示于圖2A中。[0049]繼續(xù)參看圖2A，AMP2包括第三輸入(展示為對AMP2的負(fù)輸入)、第四輸入(展示為 對AMP2的正輸入)及第二輸出。第三輸入電性耦接至(MN3的)第三源極，且第四輸入電性 耦接至(MP2的)第二漏極。MP4包括第四柵極、第四源極及第四漏極。(MP4的)第四柵極電 性耦接至(MP2的)第二輸出，而(MP4的)第四漏極電性耦接至(麗3的)第三源極。MP5包 括第五柵極、第五源極及第五漏極。(MP5的)第五柵極電性耦接至(MPl的)第一柵極，(MP5 的)第五源極電性耦接至VDD，且(MP5的)第五漏極電性耦接至(MP4的)第四源極。
[0050]如上所述，AMP2、MP4及MP5的組合在Vo較低時提供電流補償。具體言之，在較低 電壓范圍下，當(dāng)通道調(diào)制發(fā)生時，MP2中的電流增大。作為差動放大器，AMP2偵測增大的電 流并啟動MP4，其將Iref的一部分自MPl分流。因此，MPl中的電流減小，借此使得來自MP2 的鏡射電流1對應(yīng)減小。
[0051]本領(lǐng)域技術(shù)人員將了解，分流的電流的部分可通過MPl的縱橫比(W/L)與MP5的 縱橫比(W/L)之間的比率(1:N)決定，所述比率可基于MP2的通道調(diào)制參數(shù)與Vo的操作范 圍的乘積來決定。針對一些實施例，N可為約0.1至約0.2。
[0052]圖6為展示具有補償電路的電流鏡的模擬圖表。具體言之，圖6比較以下各者的 模擬結(jié)果:(a)圖1的電路；(b)具有僅使用AMPl及麗3的電流補償?shù)膱D2A的電路；以及 (c)具有使用AMP1、麗3、AMP2、MP4及MP5的電流補償?shù)膱D2A的電路。如圖6所示，當(dāng)Vo 增大超過約1.5V時，圖1中未經(jīng)補償?shù)碾娐氛宫F(xiàn)大的電流失配。使用AMPl及麗3的電流 補償隨著Vo增大高達約1.7V而提供較好的電流匹配，但在Vo低于約IV時展示通道調(diào)制 效應(yīng)。當(dāng)電流是使用AMPl、麗3、AMP2、MP4及MP5來補償時，系統(tǒng)針對在約OV至約1.7V之 間的Vo展現(xiàn)較好的電流匹配，借此減輕通道調(diào)制效應(yīng)。
[0053]在圖2A的實施例中，當(dāng)Vo接近VDD (在圖5及圖6中展示為約1.8V)時，在MPl 及MP2處的柵極電壓(Vg)變得極低，此可使Iref出現(xiàn)故障。此類型的故障可通過使電流 鏡包含第六晶體管(MN6)而減小,如圖2B所示。具體言之，MN6 (展示為NM0S)包括第六 柵極、第六源極及第六漏極。MN6的漏極電性耦接至MN6的柵極，借此產(chǎn)生電壓箝(voltage clamp),此電壓箝將Vg與Vd之間的電壓差箝制在一定值,借此減小Iref將出現(xiàn)故障的可 能性。因為圖2B的其它組件與圖2A中的描述類似，所以省略圖2B中的其它組件的進一步 論述。
[0054]在另一實施例中，如圖2C所示，通過用N型晶體管替換圖2A中的P型晶體管且用 P型晶體管替換圖2A中的N型晶體管，鏡射電流(1)可自供應(yīng)電流改變?yōu)楣嚯娏?sinking current)。由于圖2C中的電路的操作與圖2A中的電路的操作相當(dāng)且對于本領(lǐng)域技術(shù)人員 而言可易于理解，因此此處省略圖2C的進一步描述。
[0055]圖3為展示具有補償電路的電流鏡的又一實施例的電路圖。特定言之，圖3展示通 過第三放大器(AMP3)以及電阻器(Rs)而實施的Iref的一個實施例。AMP3包括第五輸入 (展示為對AMP3的負(fù)輸入)、第六輸入(展示為對AMP3的正輸入)及第三輸出。對AMP3的負(fù) 輸入電性耦接至(MN3的)第三源極以及Rs的一個末端，而對AMP3的正輸入電性耦接至參 考電壓(Vref)。Rs的另一末端為接地的。因此,Vref與Rs的組合產(chǎn)生電流源Iref (=Vref/ Rs)。
[0056]圖4為展示放大器的一個實施例的電路圖。具體言之，放大器中的每一者(AMP1、 AMP2及AMP3)可使用MOSFET技術(shù)來實施，如圖4所示。舉例而言，放大器可使用各自具有源極、漏極及柵極的兩個PMOS晶體管(MP7及MP8)以及三個NMOS晶體管(MN9、MN10及MN11) 來建構(gòu)。如圖4所示，MP7的柵極電性耦接至MP8的柵極，且MP8的柵極箝制至MP8的漏極。 MP8及麗10的漏極彼此電性耦接，而MP7及MP9的漏極彼此電性耦接。MN9及麗10的源極 電性耦接至麗11的漏極。偏壓電壓(Vb)供應(yīng)于麗11的柵極處，且麗11的源極為接地的。 晶體管MN9的柵極充當(dāng)放大器的負(fù)輸入，晶體管MNlO的柵極充當(dāng)放大器的正輸入，且晶體 管MN9的漏極充當(dāng)放大器的輸出。本領(lǐng)域技術(shù)人員應(yīng)了解，放大器可使用其它已知的組態(tài) 來實施，且圖4僅用以展示放大器的一個實施例。
[0057]由圖1至圖6的詳細(xì)描述，應(yīng)了解，雖然已展示且描述了例示性實施例，但可對所 述的本發(fā)明進行多種改變、修改或更改。舉例而言，雖然電路的較佳實施例展示為使用晶體 管作為開關(guān)來實施，但應(yīng)了解，其它類型的開關(guān)可針對開關(guān)來實施。另外，雖然FET(且更具 體言之為MOSFET )技術(shù)用以描述晶體管，但晶體管也可使用雙極接面晶體管(BJT )來實施。 因此，術(shù)語柵極在晶體管為FET或MOSFET時清楚地定義為FET柵極，但在晶體管為BJT時 定義為基極。因此，術(shù)語源極在晶體管為FET或MOSFET時清楚地定義為FET源極，但在晶 體管為BJT時定義為發(fā)射極。類似地，術(shù)語漏極在晶體管為FET或MOSFET時清楚地定義為 FET漏極，但在晶體管為BJT時定義為集電極。且，雖然某些晶體管展示為PMOS抑或NM0S， 但本領(lǐng)域技術(shù)人員應(yīng)了解，正端子及負(fù)端子可經(jīng)切換以使得PMOS晶體管可使用NMOS來實 施，且NMOS晶體管可使用PMOS來實施。所有所述改變、修改及更改應(yīng)因此被視為在本發(fā)明 的范疇內(nèi)。
[0058]以上所述僅為本發(fā)明較佳實施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本 項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進一步的改進和變化，因 此本發(fā)明的保護范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。
【權(quán)利要求】
1.一種電流鏡電路，其特征在于，包括:第一開關(guān)；第二開關(guān)，與該第一開關(guān)形成電流鏡，以根據(jù)耦接至該第一開關(guān)的漏極的電流源而在該第二開關(guān)的漏極處產(chǎn)生鏡電流；第一補償電路，根據(jù)該第二開關(guān)的該漏極處的電壓而調(diào)整該第一開關(guān)的該漏極處的電壓；以及第二補償電路，根據(jù)該第二開關(guān)的該漏極處的該電壓而調(diào)整通過該第一開關(guān)的電流， 其中，該第一開關(guān)的該漏極耦接至該第一開關(guān)的柵極以及該第二開關(guān)的柵極。
2.根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該第一補償電路包括:第一差動放大器，具有耦接至該第一開關(guān)的該漏極的第一輸入端子、耦接至該第二開關(guān)的該漏極的第二輸入端子以及輸出端子；以及第三開關(guān)，具有耦接至該電流源的源極、耦接該第一差動放大器的該輸出端子的柵極以及耦接至該第一開關(guān)的該漏極的漏極。
3.根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該第一補償電路包括:第六開關(guān)，具有耦接至該電流源的源極、耦接至該第一開關(guān)的該漏極的柵極以及耦接至該第一開關(guān)的該漏極的柵極的漏極。
4.根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該第二補償電路包括:第二差動放大器，具有耦接至該電流源的第一輸入端子、耦接至該第二開關(guān)的該漏極的第二輸入端子以及輸出端子；以及第四開關(guān)，具有耦接該第二差動放大器的該輸出端子的柵極、耦接至該電流源的漏極以及源極。
5.根據(jù)權(quán)利要求4所述的電流`鏡電路，其特征在于，該第二補償電路還包括:第五開關(guān)，具有耦接該第一開關(guān)的該柵極的柵極以及耦接至該第四開關(guān)的該源極的漏極。
6.根據(jù)權(quán)利要求5所述的電流鏡電路，其特征在于，該第一開關(guān)的縱橫比與該第五開關(guān)的縱橫比之間的比率介于0.1與0.2之間。
7.根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該電流源包括:電阻器，耦接于該第一開關(guān)的該漏極與接地之間；以及第三差動放大器，具有耦接至該電阻器的第一輸入端子、耦接至參考電壓的第二輸入端子以及耦接至該第一開關(guān)的該柵極的輸出端子。
8.根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該第一開關(guān)以及該第二開關(guān)為N型晶體管。
9.根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該第一開關(guān)以及該第二開關(guān)為P型晶體管。
10.根據(jù)權(quán)利要求2、4至7中任一項所述的電流鏡電路，其特征在于，該第一差動放大器、該第二差動放大器或該第三差動放大器包括:第七開關(guān)，具有柵極、耦接至電壓源的源極以及漏極；第八開關(guān)，具有耦接至該第七開關(guān)的該柵極的柵極、耦接至該第七開關(guān)的該柵極的柵極的漏極以及耦接至該電壓源的源極；第九開關(guān)，具有耦接至該第七開關(guān)的該漏極的漏極、源極以及柵極；第十開關(guān)，具有耦接至該第八開關(guān)的該漏極的漏極、耦接至該第九開關(guān)的該源極的源極以及柵極，其中該第九開關(guān)的該柵極為該第一差動放大器、該第二差動放大器或該第三差動放大器的該第一輸入端子，該第十開關(guān)的該柵極為該第一差動放大器、該第二差動放大器或該第三差動放大器的該第二輸入端子，且該第九開關(guān)的該漏極為該第一差動放大器、該第二差動放大器或該第三差動放大器的該輸 出端子。
【文檔編號】G05F3/26GK103558899SQ201310574475
【公開日】2014年2月5日 申請日期:2013年11月13日 優(yōu)先權(quán)日:2013年6月11日
【發(fā)明者】李永勝 申請人:威盛電子股份有限公司