低壓差線性穩(wěn)壓器的制造方法
【專利摘要】本發(fā)明公開一種低壓差線性穩(wěn)壓器，包括誤差放大器、調(diào)整管及取樣電路，其中，該低壓差線性穩(wěn)壓器還包括一低阻抗的緩沖電路，該緩沖電路接于該誤差放大器與該調(diào)整管間，以使非主極點(diǎn)移到更高頻率，該穩(wěn)壓器的輸出端形成的主極點(diǎn)與非主極點(diǎn)的距離加大，使低壓差線性穩(wěn)壓器更加穩(wěn)定，本發(fā)明還將誤差放大器的電流源的部分電流，調(diào)整管與緩沖電路三者形成鏡像關(guān)系，當(dāng)負(fù)載電流增大時(shí)，誤差放大器以及緩沖電路電流相應(yīng)增加，環(huán)路帶寬變大，主極點(diǎn)與非主極點(diǎn)距離進(jìn)一步拉大，使得電路更穩(wěn)定，瞬態(tài)響應(yīng)更快。
【專利說明】低壓差線性穩(wěn)壓器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明關(guān)于一種低壓差線性穩(wěn)壓器(LDO, Low Dropout Regulator),特別是涉及一種穩(wěn)定性高、瞬態(tài)響應(yīng)快的低壓差線性穩(wěn)壓器。
【背景技術(shù)】
[0002]近來，越來越多的場合需要使用LDO (低壓差線性穩(wěn)壓器)給芯片供電。出于對電池能量的節(jié)約管理，LDO的負(fù)載變化頻繁，這對LDO設(shè)計(jì)提出更高的要求，特別是對穩(wěn)定性和瞬態(tài)響應(yīng)是指標(biāo)要求更聞。
[0003]傳統(tǒng)的LDO —般由誤差放大器和調(diào)整管簡單級(jí)聯(lián)得到，其交流穩(wěn)定性和瞬態(tài)響應(yīng)不夠好，在負(fù)載變化劇烈時(shí)可能引起電路的穩(wěn)定性問題。
[0004]圖1為傳統(tǒng)的LDO的電路示意圖。如圖1所示，PMOS管Mpa、Mpb組成差分輸入，其源極接電流源I供電，NMOS管Mna、Mnb組成鏡像管作為誤差放大器的負(fù)載，PMOS管Mpb的柵極接輸出取樣電壓，PMOS管Mpb漏極接Mnb的漏極，PMOS管Mpa的柵極接參考電壓VREF，PMOS管Mpa漏極接Mna的漏極和調(diào)整管Mpd的柵極，調(diào)整管Mpd的源極接電源電壓，其漏極接取樣電路(電阻Rl、R2)和退耦電路(R3、Cl)及負(fù)載(未示出)。由于其輸出極點(diǎn)(主極點(diǎn))隨負(fù)載電流變化而變化，而誤差放大器的帶寬以及非主極點(diǎn)保持不變，其零極點(diǎn)調(diào)整困難，穩(wěn)定性和瞬態(tài)響應(yīng)難以做得更好。

【發(fā)明內(nèi)容】

[0005]為克服上述現(xiàn)有技術(shù)存在的問題，本發(fā)明的主要目的在于提供一種低壓差線性穩(wěn)壓器，其通過誤差放大器與調(diào)整管間增加一低阻抗緩沖電路，使得第一非主極點(diǎn)移到高頻，穩(wěn)壓器輸出端的主極點(diǎn)與非主極點(diǎn)間的距離加大，從而使LDO更加穩(wěn)定。
[0006]本發(fā)明的另一目的在于提供一種低壓差線性穩(wěn)壓器，其通過將誤差放大器部分電流，調(diào)整管與緩沖電路形成鏡像關(guān)系，增加一隨負(fù)載電流變化的電流源，從而將輸出電流的變化傳遞到誤差放大器和緩沖電路從而使負(fù)載電流增大時(shí)，環(huán)路帶寬變大，主極點(diǎn)與非主極點(diǎn)距離進(jìn)一步拉大，電路更穩(wěn)定瞬態(tài)響應(yīng)更快。
[0007]為達(dá)上述目的，本發(fā)明提供一種低壓差線性穩(wěn)壓器，包括誤差放大器、調(diào)整管及取樣電路，其中，該低壓差線性穩(wěn)壓器還包括一低阻抗的緩沖電路，該緩沖電路接于該誤差放大器輸出與該調(diào)整管間，以使該穩(wěn)壓器的輸出端形成的主極點(diǎn)與非主極點(diǎn)的距離加大。
[0008]進(jìn)一步地，該緩沖電路包括第一 PMOS管及第一 NMOS管，該第一 PMOS管源極接電源電壓，柵極和漏極短接并與該調(diào)整管柵極互連于第二節(jié)點(diǎn)，該第一 PMOS管漏極與該第一NMOS管的漏極相連，該第一 NMOS管的柵極與該誤差放大器輸出端相連形成第一節(jié)點(diǎn)，該第一 NMOS管源極接地。
[0009]進(jìn)一步地，該誤差放大器的之一 PMOS管漏極與該第一 NMOS管的柵極相連，形成該
第一節(jié)點(diǎn)。
[0010]進(jìn)一步地，該低壓差線性穩(wěn)壓器還包括第二 PMOS管，該第二 PMOS管與誤差放大器的電流源并聯(lián)，以與該第一 PMOS管及該調(diào)整管形成鏡像電流源。
[0011]進(jìn)一步地，該第二 PMOS管源極接電源電壓，漏極接誤差放大器的兩個(gè)差分輸入PMOS管的源極，柵極與該第一 PMOS管、調(diào)整管Mpd的柵極以及該第一 NMOS管漏極相接于該
第二節(jié)點(diǎn)。
[0012]進(jìn)一步地，當(dāng)負(fù)載電流增加時(shí)，該第二 PMOS管的電流也增加，從而使得誤差放大器的電流增加。
[0013]進(jìn)一步地，該誤差放大器包括兩個(gè)PMOS管、兩個(gè)NMOS管及一電流源，該兩個(gè)PMOS管源極接電流源，漏極分別接該兩個(gè)NMOS管的漏極，一 PMOS管柵極接參考電壓，另一 PMOS管柵極接該取樣電路，一 ?OS管柵漏互連后與另一 NMOS管柵極相連。
[0014]與現(xiàn)有技術(shù)相比，本發(fā)明一種低壓差線性穩(wěn)壓器通過在誤差放大器與調(diào)整管間增加一低阻抗緩沖電路，第一非主極點(diǎn)移到高頻，穩(wěn)壓器輸出端的主極點(diǎn)與非主極點(diǎn)間的距離加大，從而使LDO更加穩(wěn)定，同時(shí)本發(fā)明還通過將誤差放大器部分電流，調(diào)整管與緩沖電路形成鏡像關(guān)系，從而將輸出電流的變化傳遞到誤差放大器和緩沖電路從而使負(fù)載電流增大時(shí)，環(huán)路帶寬變大，主極點(diǎn)與非主極點(diǎn)距離進(jìn)一步拉大，電路更穩(wěn)定瞬態(tài)響應(yīng)更快 。
【專利附圖】

【附圖說明】
[0015]圖1為傳統(tǒng)的LDO的電路示意圖；
[0016]圖2為本發(fā)明一種低壓差線性穩(wěn)壓器之較佳實(shí)施例的電路示意圖；
[0017]圖3為本發(fā)明較佳實(shí)施例之仿真電路圖；
[0018]圖4為圖3電路的波特圖；
[0019]圖5及圖6為圖3電路的瞬態(tài)響應(yīng)示意圖；
[0020]圖7現(xiàn)有技術(shù)的仿真電路圖；
[0021 ]圖8為圖6電路的波特圖；
[0022]圖9及圖10為圖6電路的瞬態(tài)響應(yīng)示意圖。
【具體實(shí)施方式】
[0023]以下通過特定的具體實(shí)例并結(jié)合【專利附圖】

【附圖說明】本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)與功效。本發(fā)明亦可通過其它不同的具體實(shí)例加以施行或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)亦可基于不同觀點(diǎn)與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。
[0024]圖2為本發(fā)明一種低壓差線性穩(wěn)壓器之較佳實(shí)施例的電路示意圖。如圖2所示，本發(fā)明一種低壓差線性穩(wěn)壓器，包括:誤差放大器21、緩沖電路22、調(diào)整管23以及取樣電路24。
[0025]誤差放大器21由PMOS管Mpa、PMOS管Mpb、NMOS管Mna、NMOS管Mnb及電流源I組成，PMOS管Mpa及Mpb源極接電流源I供電，PMOS管Mpa的柵極接參考電壓VREF，漏極接NMOS管Mna的漏極和柵極)，NMOS管Mna的漏柵短接后接于NMOS管Mnb柵極，PMOS管Mpb的柵極接取樣電路24，取樣電路24包括串聯(lián)于調(diào)整管23與地的電阻Rl及R2，PM0S管Mpb的柵極接Rl及R2的中間節(jié)點(diǎn)以獲得取樣電壓，PMOS管Mpb漏極接NMOS管Mnb漏極；調(diào)整管23包括一 PMOS管Mpd，調(diào)整管Mpd的源極接電源電壓，漏極接取樣電路和退耦電路(R3、C1)及負(fù)載(未示出)，與現(xiàn)有技術(shù)不同的是，本發(fā)明在誤差放大器和調(diào)整管間增加低阻抗的緩沖電路22，以使非主極點(diǎn)移到更高頻率，該穩(wěn)壓器的輸出端形成的主極點(diǎn)與非主極點(diǎn)的距離加大，從而使LDO更穩(wěn)定。
[0026]在本發(fā)明較佳實(shí)施例中，緩沖電路22包括第一 PMOS管MPl及第一 NMOS管麗I，第一 PMOS管MPl源極接電源電壓，柵極和漏極短接并與調(diào)整管Mpd柵極互連于第二節(jié)點(diǎn)P2(第一非主極點(diǎn))，第一 PMOS管MPl漏極與第一 NMOS管MNl的漏極相連，第一 NMOS管MNl的柵極與誤差放大器20相連，即誤差放大器20的PMOS管Mpb漏極接NMOS管Mnb漏極的同時(shí)，還與低阻抗的緩沖電路22的第一 NMOS管Mnl的柵極相連，形成第一節(jié)點(diǎn)Pl (第二非主極點(diǎn))，第一 NMOS管麗I源極接地。
[0027]較佳的，在誤差放大器20中，還增加一第二 PMOS管，該第二 PMOS管與電流源I并聯(lián)，以與第一 PMOS管及調(diào)整管Mpd形成鏡像電流源。該第二 PMOS管源極接電源電壓，漏極接PMOS管Mpa、Mpb源極，柵極與第一 PMOS管Mpl、調(diào)整管Mpd的柵極以及第一 NMOS管漏極相互連接于節(jié)點(diǎn)P2。當(dāng)負(fù)載電流增加時(shí)，引入的電流源的第二 PMOS管Mp2的電流也增加，此電流被分配至誤差放大器的兩個(gè)放大管Mpa、Mpb，這一反饋使LDO的帶寬變大，從而較傳統(tǒng)電路具有更快的瞬態(tài)響應(yīng)。
[0028]以下將根據(jù)較佳實(shí)施例進(jìn)一步說明本發(fā)明。在本發(fā)明較佳實(shí)施例中，Mpa, Mpb,Mna,Mnb組成誤差放大器，Mpa,Mpb其源極接電流源I供電，增加的鏡像電流源增加的電流源Mp2和I并聯(lián)，Mpa的柵極接參考電壓VREF，Mpa漏極接NMOS管Mna漏極和柵極，Mpb的柵極接輸出取樣電壓，Mpb漏極接誤差放大器輸出端(Mnb漏極)和低阻抗緩沖電路的第一NMOS管Mnl的柵極節(jié)點(diǎn)Pl，第一 NMOS管Mnl的漏極接作為負(fù)載的第一 PMOS管Mpl的漏極，第一 PMOS管Mpl和第二 PMOS管Mp2及調(diào)整管Mpd形成鏡像電流源接法:Mpl和Mp2及Mpd源極接電源正端電壓、Mpl的柵極和漏極短接、Mpl和Mp2及Mpd的柵極相互連接于節(jié)點(diǎn)P2，Mpd的源極接電源電壓，其漏極接取樣電路(電阻Rl、R2)和退耦電路(R3、C1)及負(fù)載(未示出)。由于Mnl和Mpl組成的緩沖電路阻抗低，故其輸出節(jié)點(diǎn)P2引入一更高頻率的極點(diǎn)，當(dāng)負(fù)載電流即Mpd輸出電流增大時(shí)，Mpl和Mp2的電流也增大(Mpl和Mp2及Mpd形成鏡像接法)，故在節(jié)點(diǎn)Pl和P2引入的極點(diǎn)的頻率變高，因此輸出端調(diào)整管Mpd漏極形成的主極點(diǎn)和在節(jié)點(diǎn)Pl和P2引入的第二第一非主極點(diǎn)間的距離加大，從而LDO更加穩(wěn)定。
[0029]當(dāng)負(fù)載電流增加時(shí)，引入的鏡像電流源Mp2的電流也增加，此電流被分配至誤差放大器的兩個(gè)放大管Mpa、Mpb，這一反饋使LDO的帶寬變大，從而較傳統(tǒng)電路具有更快的瞬態(tài)響應(yīng)。
[0030]圖3為本發(fā)明較佳實(shí)施例之仿真電路圖，圖4為圖3電路的波特圖，圖5及圖6為圖3電路的瞬態(tài)響應(yīng)示意圖。圖7現(xiàn)有技術(shù)的仿真電路圖，圖8為圖6電路的波特圖，圖9及圖10為圖6電路的瞬態(tài)響應(yīng)示意圖。由圖可見，在負(fù)載電容CL為luF，等效串連電阻ESR為0.5歐時(shí)，靜態(tài)電流=30.luA，在3V供電、負(fù)載電流IL = 50mA、輸出電壓=1.504V、各器件采用典型參數(shù)時(shí)仿真得到其相位裕量達(dá)到75度；同樣條件，傳統(tǒng)電路相位裕量僅44度。當(dāng)電流從O增加至50mA時(shí)，本發(fā)明輸出電壓波動(dòng)為1.485?1.506V，瞬態(tài)穩(wěn)定時(shí)間為5000.67?5001.33uS ;同樣條件，傳統(tǒng)電路1.453?1.504V，瞬態(tài)穩(wěn)定時(shí)間為5000.67?5004.2mS,衰減波動(dòng)持續(xù)時(shí)間明顯長。當(dāng)電流從50mA減小至O時(shí)，傳統(tǒng)LDO輸出的過沖為23mV,時(shí)間是mS級(jí)，而本發(fā)明的過沖僅為llmV，時(shí)間為uS級(jí)，可見，本發(fā)明過沖時(shí)間與幅度明顯變小，瞬態(tài)響應(yīng)更快。
[0031]綜上所述，本發(fā)明一種低壓差線性穩(wěn)壓器通過在誤差放大器與調(diào)整管間增加一低阻抗緩沖電路，將第二極點(diǎn)移到高頻處，使得主極點(diǎn)與非主極點(diǎn)間的距離加大，從而使LDO更加穩(wěn)定，同時(shí)本發(fā)明還將誤差放大器的部分電流源的電流，調(diào)整管與緩沖電路三者形成鏡像關(guān)系，當(dāng)負(fù)載電流增大時(shí)，誤差放大器以及緩沖電路電流相應(yīng)增加，環(huán)路帶寬變大，主極點(diǎn)與非主極點(diǎn)距離進(jìn)一步拉大，使得電路更穩(wěn)定，瞬態(tài)響應(yīng)更快。
[0032]上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
【權(quán)利要求】
1.一種低壓差線性穩(wěn)壓器，包括誤差放大器、調(diào)整管及取樣電路，其特征在于:該低壓差線性穩(wěn)壓器還包括一低阻抗的緩沖電路，該緩沖電路接于該誤差放大器輸出與該調(diào)整管間，以使非主極點(diǎn)移到更高頻率，該穩(wěn)壓器的輸出端形成的主極點(diǎn)與非主極點(diǎn)的距離加大。
2.如權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于:該緩沖電路包括第一PMOS管及第一 NMOS管，該第一 PMOS管源極接電源電壓，柵極和漏極短接并與該調(diào)整管柵極互連于第二節(jié)點(diǎn)，該第一 PMOS管漏極與該第一 NMOS管的漏極相連，該第一 NMOS管的柵極與該誤差放大器輸出端相連形成第一節(jié)點(diǎn)，該第一 NMOS管源極接地。
3.如權(quán)利要求2所述的低壓差線性穩(wěn)壓器，其特征在于:該誤差放大器的一PMOS管漏極與該第一 NMOS管的柵極相連，形成該第一節(jié)點(diǎn)。
4.如權(quán)利要求3所述的低壓差線性穩(wěn)壓器，其特征在于:該低壓差線性穩(wěn)壓器還包括第二 PMOS管，該第二 PMOS管與該誤差放大器的電流源并聯(lián)，以與該第一 PMOS管及該調(diào)整管形成鏡像電流源。
5.如權(quán)利要求4所述的低壓差線性穩(wěn)壓器，其特征在于:該第二PMOS管源極接電源電壓，漏極接該誤差放大器的兩個(gè)差分輸入PMOS管的源極，柵極與該第一 PMOS管、該調(diào)整管的柵極以及該第一 NMOS管漏極相接于該第二節(jié)點(diǎn)。
6.如權(quán)利要求5所述的低壓差線性穩(wěn)壓器，其特征在于:當(dāng)負(fù)載電流增加時(shí)，該第二PMOS管的電流也增加，從而使得該誤差放大器的電流增加，同時(shí)，當(dāng)負(fù)載電流增加時(shí)，該緩沖電路的電流增加，第一非主極點(diǎn)進(jìn)一步移到更高頻率。
7.如權(quán)利要求1所述的低壓差線性穩(wěn)壓器，其特征在于:該誤差放大器包括兩個(gè)PMOS管、兩個(gè)NMOS管及電流源，該兩個(gè)PMOS管源極接電流源，漏極分別接該兩個(gè)NMOS管的漏極，一 PMOS管柵極接參考電壓，另一 PMOS管柵極接該取樣電路，一 NMOS管柵漏互連后與另一 NMOS管柵極相連。
【文檔編號(hào)】G05F1/56GK103513688SQ201310385921
【公開日】2014年1月15日 申請日期:2013年8月29日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】徐光磊 申請人:上海宏力半導(dǎo)體制造有限公司