基于pc104總線的多通道同步數(shù)據(jù)采集卡的制作方法
【專利摘要】本發(fā)明公開了一種基于PC104總線的多通道同步數(shù)據(jù)采集卡，包括調(diào)理電路、ADC、時鐘電路、FPGA、SRAM、顯示器和PC104總線控制器，調(diào)理電路輸入模擬信號，調(diào)理電路的輸出端與FPGA內(nèi)設(shè)有依次串聯(lián)連接的數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊，ADC的輸出端與數(shù)據(jù)解析模塊的輸入端連接，數(shù)據(jù)同步模塊的存儲端與SRAM連接，數(shù)據(jù)同步模塊的通訊端與PC104總線控制器連接，PC104總線控制器還與顯示器通過PC104總線連接。本發(fā)明利用FPGA把模擬信號經(jīng)過ADC轉(zhuǎn)換成數(shù)字信號，再利用PC104總線控制器傳輸給顯示器；PC104總線控制器在不與FPGA進(jìn)行數(shù)據(jù)傳輸時呈高阻狀態(tài)，可防止FPGA與顯示器之間的數(shù)據(jù)干擾，提高數(shù)據(jù)采集精度。
【專利說明】基于PC104總線的多通道同步數(shù)據(jù)采集卡

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多通道同步數(shù)據(jù)采集卡，尤其涉及一種用于航空數(shù)據(jù)采集的基于PC104總線的多通道同步數(shù)據(jù)采集卡。

【背景技術(shù)】
[0002]PC104總線作為一種國際標(biāo)準(zhǔn)的控制總線，在測試和控制中得到了廣泛應(yīng)用，但目前市場上還沒有與之配套的多通道同步數(shù)據(jù)采集卡。航空數(shù)據(jù)采集卡用于各種航空數(shù)據(jù)的采集，如飛機(jī)發(fā)動機(jī)的運(yùn)行參數(shù)采集等，這類數(shù)據(jù)采集卡要求具有高精度的數(shù)據(jù)采集能力和快速分析與傳輸能力，所以一般采用了 FPGA作為編程器件。但傳統(tǒng)的多通道同步數(shù)據(jù)采集卡在FPGA不向顯示器(或主機(jī))傳輸數(shù)據(jù)時為低阻狀態(tài)，所以會形成FPGA和顯示器之間的數(shù)據(jù)干擾，降低數(shù)據(jù)采集的精度。


【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的就在于為了解決上述問題而提供一種無干擾、高精度的基于PC104總線的多通道同步數(shù)據(jù)采集卡。
[0004]本發(fā)明通過以下技術(shù)方案來實(shí)現(xiàn)上述目的:
[0005]本發(fā)明所述基于PC104總線的多通道同步數(shù)據(jù)采集卡包括調(diào)理電路、ADC、時鐘電路、FPGA、SRAM、顯示器和PC104總線控制器，所述調(diào)理電路輸入模擬信號，所述FPGA內(nèi)設(shè)有依次串聯(lián)連接的數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊，所述ADC的輸出端與所述數(shù)據(jù)解析模塊的輸入端連接，所述數(shù)據(jù)同步模塊的存儲端與所述SRAM連接，所述數(shù)據(jù)同步模塊的通訊端與所述PC104總線控制器連接，所述PC104總線控制器還與所述顯示器通過PC104總線連接。
[0006]ADC, Analog-to-Digital Converter的縮寫,指模/數(shù)轉(zhuǎn)換器或者模擬/數(shù)字轉(zhuǎn)換器。是指將連續(xù)變量的模擬信號轉(zhuǎn)換為離散的數(shù)字信號的器件。真實(shí)世界的模擬信號，例如溫度、壓力、聲音或者圖像等，需要轉(zhuǎn)換成更容易儲存、處理和發(fā)射的數(shù)字形式。
[0007]FPGA (Field — Programmable Gate Array),即現(xiàn)場可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
[0008]SRAM是英文Static RAM的縮寫，即靜態(tài)隨機(jī)存儲器。它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù)。
[0009]PC104是一種工業(yè)計算機(jī)總線標(biāo)準(zhǔn)。PC104總線是一種專門為嵌入式控制而定義的工業(yè)控制總線。PC104總線控制器是針對PC104總線數(shù)據(jù)傳輸而設(shè)定的通訊控制器。PC104總線控制器與PC104總線可以分開，也可以集成在一起稱為PC104總線控制器或PC104總線。
[0010]本發(fā)明的有益效果在于:
[0011]本發(fā)明利用FPGA把模擬信號經(jīng)過ADC轉(zhuǎn)換成數(shù)字信號，再利用PC104總線控制器傳輸給顯示器；PC104總線控制器在不與FPGA進(jìn)行數(shù)據(jù)傳輸時呈高阻狀態(tài)，可防止FPGA與顯示器之間的數(shù)據(jù)干擾，提高數(shù)據(jù)采集精度；另外，F(xiàn)PGA包含數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊三部分，具有防止數(shù)據(jù)丟失、數(shù)據(jù)傳輸速度快的優(yōu)點(diǎn)，尤其適用于航空數(shù)據(jù)采集。

【專利附圖】

【附圖說明】
[0012]圖1是本發(fā)明所述基于PC104總線的多通道同步數(shù)據(jù)采集卡的電路框圖。

【具體實(shí)施方式】
[0013]下面結(jié)合附圖對本發(fā)明作進(jìn)一步說明:
[0014]如圖1所示，本發(fā)明所述基于PC104總線的多通道同步數(shù)據(jù)采集卡包括調(diào)理電路、ADC、時鐘電路、FPGA、SRAM、顯示器和PC104總線控制器，調(diào)理電路輸入模擬信號，調(diào)理電路的輸出端與ADC的輸入端連接，ADC的時鐘輸入端與時鐘電路的輸出端連接，F(xiàn)PGA內(nèi)設(shè)有依次串聯(lián)連接的數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊，ADC的輸出端與數(shù)據(jù)解析模塊的輸入端連接，數(shù)據(jù)同步模塊的存儲端與SRAM連接，數(shù)據(jù)同步模塊的通訊端與PC104總線控制器連接，PC104總線控制器還與顯示器通過PC104總線連接。
[0015]本發(fā)明所述高精度數(shù)據(jù)采集裝置中主要部件采用的型號如下:
[0016]ADC:采用AD公司推出的AD7864，具有高速、低功耗的特點(diǎn)，是四通道同步采樣12位并行接口的A/D轉(zhuǎn)換器，它可以用于馬達(dá)控制、非中斷電源控制、數(shù)據(jù)采集和通訊等。
[0017]FPGA:包含數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊三部分，均設(shè)于FPGA內(nèi)。FPGA采用ALTERA公司CycloneIII系列EP3C16，功耗低、邏輯資源和1豐富，集成的PLL用于產(chǎn)生串行解碼器的參考時鐘。各模塊的具體說明如下:
[0018]數(shù)據(jù)解析模塊主要負(fù)責(zé)從并行數(shù)據(jù)流中解析出數(shù)據(jù)起始標(biāo)志，該標(biāo)志標(biāo)識了雷達(dá)系統(tǒng)一幀數(shù)據(jù)的起始，數(shù)據(jù)頭中還包含了雷達(dá)系統(tǒng)各分機(jī)狀態(tài)信息和天線角碼信息。
[0019]格式轉(zhuǎn)換模塊負(fù)責(zé)將雷達(dá)回波數(shù)據(jù)(32位定點(diǎn))轉(zhuǎn)換為系統(tǒng)所需的浮點(diǎn)格式(16位浮點(diǎn))，轉(zhuǎn)換損失為0.02dB。
[0020]數(shù)據(jù)同步模塊將轉(zhuǎn)換后的浮點(diǎn)數(shù)據(jù)寫入數(shù)據(jù)緩存器中，由于緩存器由外部SRAM構(gòu)成，F(xiàn)PGA通過調(diào)用SRAM，并將其封裝為FIFO結(jié)構(gòu)，當(dāng)FIFO處于半滿狀態(tài)時通知PC104總線控制器讀取數(shù)據(jù)，如FIFO處于近空狀態(tài)時，通知PC104總線控制器暫停讀取數(shù)據(jù)以保證FIFO不被讀空從而導(dǎo)致數(shù)據(jù)錯誤。由于FIFO讀數(shù)據(jù)節(jié)奏比寫數(shù)據(jù)節(jié)奏快，從而保證FIFO不會出現(xiàn)寫滿狀態(tài)，避免數(shù)據(jù)丟失。
[0021]PC104總線控制器:采用眾為興PC104總線控制卡，其集成度高，可靠性強(qiáng)。
【權(quán)利要求】
1.一種基于PC104總線的多通道同步數(shù)據(jù)采集卡，包括調(diào)理電路、ADC、時鐘電路、FPGA、SRAM和顯示器，所述調(diào)理電路輸入模擬信號，其特征在于:還包括PC104總線控制器，所述FPGA內(nèi)設(shè)有依次串聯(lián)連接的數(shù)據(jù)解析模塊、格式轉(zhuǎn)換模塊和數(shù)據(jù)同步模塊，所述ADC的輸出端與所述數(shù)據(jù)解析模塊的輸入端連接，所述數(shù)據(jù)同步模塊的存儲端與所述SRAM連接，所述數(shù)據(jù)同步模塊的通訊端與所述PC104總線控制器連接，所述PC104總線控制器還與所述顯示器通過PC104總線連接。
【文檔編號】G05B19/042GK104238398SQ201310252609
【公開日】2014年12月24日 申請日期:2013年6月24日 優(yōu)先權(quán)日:2013年6月24日
【發(fā)明者】葉明
申請人:成都旋極歷通信息技術(shù)有限公司