專利名稱：一種數(shù)據(jù)采集器的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種數(shù)據(jù)采集器。
背景技術(shù)：
現(xiàn)有的數(shù)據(jù)采集器大多數(shù)都是以單片機為核心進行設(shè)計，配合相應(yīng)的軟件，完成數(shù)據(jù)的采集、存儲、傳輸?shù)裙δ堋，F(xiàn)有技術(shù)方案以單片機為核心，對外圍電路進行模塊化設(shè)計，實現(xiàn)了開關(guān)量的輸入輸出、模擬量的輸入、232接口等功能。 現(xiàn)有的數(shù)據(jù)采集器由于缺少模擬量輸出和脈沖計數(shù)功能，使得在實際應(yīng)用時功能不夠完善，不能很好的與一些傳感器或儀表進行連接，也不能對現(xiàn)場的設(shè)備進行自動控制。

實用新型內(nèi)容本實用新型的目的是提供一種數(shù)據(jù)采集器，增加脈沖計數(shù)和模擬量輸出功能，彌補原有數(shù)據(jù)采集器的不足，對功能進行了完善，使其應(yīng)用的領(lǐng)域更加廣闊，即可實現(xiàn)數(shù)據(jù)采集，也可以對伺服閥等類似的設(shè)備進行控制。本實用新型所述的數(shù)據(jù)采集器是由單片機電路、模擬量輸入硬件電路、數(shù)字量輸入硬件電路、脈沖輸入電路、開關(guān)量輸出硬件電路、RS232/RS485接口電路、模擬量輸出的硬件電路、外部存儲器部分的硬件電路、手動復(fù)位電路和在線編程接口電路組成。I，單片機電路單片機Ul的PO. 0、P0. I、P0. 2、P0. 3為開關(guān)量輸入接口，開關(guān)量經(jīng)過信號隔離處理后，分別輸入到這些開關(guān)量輸入接口上，PO. O由UlOD的Pin8引入；PO. I由UlOE的PinlO引入；P0. 2由UlOC的Pin6引入；P0. 3由UlOB的Pin4引入；單片機Ul的PO. 4、P0. 5為RS232連接端口，PO. 4連接到U13的Pinll引腳；P0. 5連接到U13的Pinl2引腳；單片機Ul的Ρ1· O、Ρ1· I、Pl. 2、Pl. 3、Pl. 4為外部存儲器控制接口，Pl. O連接到U2的Pin6引腳；P1. I連接到U2的Pin2引腳；P1. 2連接到U2的Pin5引腳；PL 3連接到U2的Pinl引腳；P1. 4連接到U2的Pin3引腳；單片機Ul的C2D連接至IJ JPl的Pin6引腳；RST/C2CK連接到JPl的Pin7引腳；單片機Ul 的 Ρ2·0、Ρ2· I、Ρ2· 2、Ρ2· 3、Ρ2· 5、Ρ2· 6、Ρ3· O、Ρ3· I 為模擬量輸入接口 ；Ρ2. O通過C29由R34右端引入；Ρ2. I由R36右端引入；Ρ2. 2由R38右端引入；Ρ2. 3由R40右端引入；Ρ2. 5由R35右端引入；Ρ2. 6由R37右端引入；Ρ3. O由R39右端引入；Ρ3. I由R41右端引入；單片機Ul的Ρ3. 2、Ρ3. 3為脈沖輸入引入接口，Ρ3. 2由U15的Pinl引腳引入；Ρ3. 3由U15的Pin2引腳引入；單片機Ul的P3. 4、P3. 5為模擬量輸出引腳，P3. 4連接到R72的左引腳;Ρ3· 5連接到R84的右引腳；[0015]單片機Ul 的 P4. 0、P4. I、P4. 2、P4. 3、P4. 4、P4. 5 為開關(guān)量輸出端口引出端，P4. O連接至IJ U4的Pin3引腳；P4. I連接至Ij U4的Pin4引腳；P4. 2連接至Ij U4的Pin5引腳；P4. 3連接至IJ U4的Pin6引腳；P4. 4連接到U4的Pin7引腳；P4. 5連接到U4的Pin8引腳；弓丨腳VDD和GND通過電源濾波電容Cl和C2接地；2，模擬量輸入硬件電路經(jīng)過處理的模擬信號，直接輸入到Ul的I/O 口 ；外部模擬量輸入端AIO通過自恢復(fù)熔斷器F3與輸入保護的瞬態(tài)抑制電路D6和輸入濾波電容C13輸入端連接；通過R18、R26、輸入信號的濾波電容C21與運算放大器U6A的3腳連接，U6A的2腳和I腳與R34左端連接；外部模擬量輸入端Al I通過自恢復(fù)熔斷器F4與輸入保護的瞬態(tài)抑制電路D8和輸 入濾波電容C15輸入端連接；通過R20、R28、輸入信號的濾波電容C23與運算放大器U6D的12腳連接，U6D的13腳、14腳與R36左端連接；外部模擬量輸入端AI2通過自恢復(fù)熔斷器F7與輸入保護的瞬態(tài)抑制電路DlO和輸入濾波電容C17輸入端連接；通過R22、R30、輸入信號的濾波電容C25與運算放大器U6C的10腳連接，U6C的9腳、8腳與R38左端連接；外部模擬量輸入端AI3通過自恢復(fù)熔斷器F9與D12為輸入保護的瞬態(tài)抑制電路D12和輸入濾波電容C19輸入端連接；通過R24、R32、輸入信號的濾波電容C27與運算放大器U6B的5腳連接，U6B的6腳、7腳與R40左端連接；外部模擬量輸入端AI4通過自恢復(fù)熔斷器F6與輸入保護的瞬態(tài)抑制電路D7和輸入濾波電容C14輸入端連接；R19、R27、輸入信號的濾波電容C22為與運算放大器U7A的3腳連接，2腳、I腳與R35左端連接；外部模擬量輸入端AI5通過自恢復(fù)熔斷器F5與輸入保護的瞬態(tài)抑制電路D9和輸入濾波電容C16輸入端連接；通過R21、R29、輸入信號的濾波電容C24與運算放大器U7D的12腳連接，U7D的13腳、14腳與R37左端連接；外部模擬量輸入端AI6通過自恢復(fù)熔斷器F8與輸入保護的瞬態(tài)抑制電路Dll和輸入濾波電容C18輸入端連接；通過R23、R31、輸入信號的濾波電容C26與運算放大器U7C的10腳連接，U7C的9腳、8腳與R39左端連接；外部模擬量輸入端AI7通過自恢復(fù)熔斷器FlO與輸入保護的瞬態(tài)抑制電路D13和輸入濾波電容C20輸入端連接，通過R25、R33、輸入信號的濾波電容C28與運算放大器U7B的5腳連接，U7B的6腳、7腳與R41左端連接；ADO連接至IJ Ul的ADO引腳；AD1連接至Ij Ul的ADl引腳；AD2連接至Ij Ul的AD2引腳；AD3連接至IJ Ul的AD3引腳；AD4連接至Ij Ul的AD4引腳；AD5連接至Ij Ul的AD5引腳；AD6連接到 Ul 的 AD6 引腳；AD7 連接到 Ul 的 AD7 引腳；AD0、ADI、AD2、AD3、AD4、AD5、AD6、AD7 分別通過 C29、C 31、C33、C35、C30、C32、C34、C36 接地；3，數(shù)字量輸入硬件電路數(shù)字量的輸入端DI4、DI5、DI6、DI7分別與反相器U10D、U10E、U10C、U10B輸入端連接；再分別通過尖鋒脈沖吸收電容C12、ClU CIO、C9接地；通過9、11、5、4腳與光電耦合器U9 連接；DI4、DI5、DI6、DI7 分別與 Ul 的 DI4、DI5、DI6、DI7 連接;光電耦合器 U9 的 DIN4、DIN5、DIN6、DIN分別與R5、R6、R7、R8相連，R5、R6、R7、R8的另一端作為數(shù)字量的輸入端。[0030]4，脈沖輸入電路脈沖輸入信號RDIl與R11、R12、C66和U15的Pin7引腳相連，C66的另一端與D18的負極和電壓比較器U15的Pinl管腳相連，D18的正極與R60相連接，U15的Pin6引腳與R1、R3相連接；脈沖輸入信號RDI2與R10、R9、C67和電壓比較器U15的Pin5引腳相連，C67的另一端與D19的負極和U15的Pin2管腳相連，D19的正極與R61相連接，U15的Pin4引腳與R2、R4相連接；Rl和R3、R2和R4組成比較器的比較電壓，R60、R61為電壓上拉電阻；PI_0UT1 和 PI_0UT2 分別連接到 Ul 的 PI_0UT1 和 PI_0UT2 引腳；5,開關(guān)量輸出硬件電路 達林頓晶體管陣列U4的DOlA引腳與Ul的P4. O相連接；U4的D02A引腳與Ul的P4. I相連接；U4的D03A引腳與Ul的P4. 2相連接；U4的D04A引腳與Ul的P4. 3相連接；U4的D05A引腳與Ul的P4. 4相連接；U4的D06A引腳與Ul的P4. 5相連接；U4的Pinl6引腳與繼電器Kl的DOl相連；U4的Pinl5引腳與繼電器K2的D02相連；U4的Pinl4引腳與自恢復(fù)熔斷器Fll相連，自恢復(fù)熔斷器Fll的另一端為D03輸出端；U4的Pinl3引腳與自恢復(fù)熔斷器F12相連，F(xiàn)12的另一端為D04輸出端；U4的Pinl2引腳與自恢復(fù)熔斷器F13相連，F(xiàn)13的另一端為D05輸出端；U4的Pinll引腳與自恢復(fù)熔斷器F14相連，F(xiàn)14的另一端為D06輸出端；6，RS232/RS485 接口 電路電容C61 —端連接到轉(zhuǎn)換電路U13的Pinl6引腳，另一端連接到U13的Pin2引腳；電容C62 一端連接到U13的Pin6引腳，另一端連接到U13的Pinl5引腳；電容C63 一端連接到U13的Pinl引腳，另一端連接到U13的Pin3引腳；電容C64 —端連接到U13的Pin4引腳，另一端連接到U13的Pin5引腳；U13的Pinl3引腳與PTCl和D14相連接，PTCl的另一端與J9的Pin3引腳相連，D14的另一端與J9的Pin5引腳相連；U13的Pinl4引腳與PTC2和D13相連接，PTC2的另一端與J9的Pin2引腳相連，D13的另一端與地相連；U13的Pinll引腳與Ul的P3. 6相連接；U13的Pinl2引腳與Ul的P3. 7相連接;U14的Pinl引腳與Ul的P3. 6相連接;U14的Pin4引腳與Ul的P3. 7相連接;U14 的 Pin5 引腳與 R52 和 C65 相連接，R52 的另一端與 U14 的 Pin7、D17、PTC4、R55相連接，C65的另一端與R51和U14的Pin8相連接；R51與U14的Pin6、PTC3、D16、R55相連接；PTC3和PTC4的另一端為RS485的輸出接線端。7，模擬量輸出的硬件電路R72的PWMl引腳連接到Ul的P3. 4引腳，另一端與R73和C68的一端連接，R73的另一端與R74和C69的一端連接，R74的另一端與C70和U16的Pin3引腳連接；U16的Pinl與Pin2引腳連接在一起，并與R76的一端連接，R76的另一端與R75和U16的Pin5引腳連接；R75的另一端與JlO的Pin3引腳連接；U16的Pin6引腳與C71、R78和Q5的b極相連接；C71的另一端與U16的Pin7引腳相連接；R78的另一端與R79相連；R79的另一端與R80、R81、Q5的e極和JlO的Pinl引腳相連接；R81的另一端與C72和JlO的Pin2引腳相連接；R84的PWM2引腳連接到Ul的P3. 5引腳；另一端與R83和C75的一端連接，R83的另一端與R82和C74的一端連接，R82的另一端與C73和U16的Pinl2引腳連接；U16的Pinl3與Pinl4引腳連接在一起，并與R85的一端連接，R85的另一端與R86和U16的PinlO引腳連接;R86的另一端與Jll的Pin3引腳連接;U16的Pin8引腳與C76、R88和Q6的b極相連接；C76的另一端與U16的Pin9引腳相連接；R88的另一端與R89相連；R89的另一端與R90、R91、Q6的e極和Jll的Pinl引腳相連接；R91的另一端與C77和Jll的Pin2引腳相連接；8，外部存儲器部分的硬件電路存儲器集成電路U2的Pinl引腳連接到Ul的Pl. 3引腳；U2的Pin2引腳連接到Ul的Pl. I引腳；U2的Pin3引腳連接到Ul的Pl. 4引腳；U2的Pin5引腳連接到Ul的Pl. 2引腳；U2的Pin6引腳連接到Ul的Pl. O引腳;·[0050]9，手動復(fù)位電路和在線編程接口電路JPl的Pin4與R50和Ul的C2D引腳相連；R50的另一端與JPl的Pin6相連接JPl的Pin7與R49和Ul的C2CK引腳相連；R49的另一端與S1、C43、C44、R48和JPl的Pin5引腳相連接；S1、C43、C44的另一端連接在一起；R48的另一端與JPl的Pinl管腳相連接。本發(fā)明具有脈沖輸入計數(shù)電路和模擬量輸出功能，且脈沖計數(shù)常數(shù)可以分別設(shè)定，可以靈活適應(yīng)各種具有脈沖輸出功能的傳感器或儀表，可以方便實現(xiàn)現(xiàn)場設(shè)備的自動控制。

圖1C8051F340單片機電路圖2模擬量輸入硬件電路圖3開關(guān)量輸出硬件電路圖4脈沖輸入電路圖5開關(guān)量輸出硬件電路圖6RS232接口部分電路圖7RS485接口部分電路圖8模擬量輸出部分的硬件電路圖9外部存儲器部分的硬件電路圖10手動復(fù)位電路和在線編程接口電路圖11程序模塊結(jié)構(gòu)圖。
具體實施方式
智能數(shù)據(jù)采集器以C8051F340單片機為核心，配以適當?shù)耐鈬娐罚瑢崿F(xiàn)數(shù)據(jù)的實時采集、自動存儲、自動處理、即時顯示、自動傳輸?shù)裙δ?。C8051F340單片機是完全集成的混合信號系統(tǒng)級芯片(S0C)，具有與MCS-51完全兼容的指令內(nèi)核。該單片機采用流水線處理技術(shù)，不再區(qū)分時鐘周期和機器周期，能在執(zhí)行指令期間預(yù)處理下一條指令，提高了指令運行效率。它具備控制系統(tǒng)所需的模擬和數(shù)字外設(shè)，包括看門狗、ADC、DAC、電壓比較器、電壓基準輸出、定時器、PWM、定時器捕捉和方波輸出等，并多種總線接口，包括UART、SPI、SMBUS (與I2C兼容)總線。C8051F340單片機采用Flash ROM技術(shù)，集成JTAG，支持在線編程。通過對80C51F340的外圍電路進行精心的模塊化設(shè)計，再配合相應(yīng)的運行程序，使得該數(shù)據(jù)采集器完成各種數(shù)據(jù)的采集、處理、存儲、傳輸、控制等功能。采集器采集的數(shù)據(jù)通過RS232或RS485接口進行傳輸，供上位機接收，或通過GPRS模塊進行遠傳發(fā)送。本發(fā)明所述的數(shù)據(jù)采集器是由單片機電路、模擬量輸入硬件電路、數(shù)字量輸入硬件電路、脈沖輸入電路、開關(guān)量輸出硬件電路、RS232/RS485接口電路、模擬量輸出的硬件電路、外部存儲器部分的硬件電路、手動復(fù)位電路和在線編程接口電路組成。I，單片機電路單片機電路如圖1，圖中Ul為單片機，它是數(shù)據(jù)采集器的核心。·[0070]單片機Ul的PO. O、PO. I、PO. 2、PO. 3為開關(guān)量輸入接口，開關(guān)量經(jīng)過信號隔離處理后，分別輸入到這些開關(guān)量輸入接口上，PO. O由圖3的UlOD的Pin8引入；P0. I由圖3的UlOE的PinlO引入；P0. 2由圖3的UlOC的Pin6引入；P0. 3由圖3的UlOB的Pin4引入；單片機Ul的PO. 5、PO. 4為RS232連接端口，PO. 4連接到圖6中U13的Pinll引腳；P0. 5連接到圖6中U13的Pinl2引腳；單片機Ul的Ρ1·0、Ρ1· 1、卩1.2、？1.3、？1.4為外部存儲器控制接口沖1.0連接到圖9中U2的Pin6引腳；P1. I連接到圖9中U2的Pin2引腳；P1. 2連接到圖9中U2的Pin5引腳；P1. 3連接到圖9中U2的Pinl引腳；P1. 4連接到圖9中U2的Pin3引腳；C2D、RST/C2CK完成單片機程序的在線編寫。C2D連接到圖10中JPl的Pin6引腳；RST/C2CK連接到圖10中JPl的Pin7引腳；Ρ2· 0、Ρ2· 1、Ρ2· 2、Ρ2· 3、Ρ2· 5、Ρ2· 6、Ρ3· 0、Ρ3· I 為模擬量輸入接口。模擬量經(jīng)過信號處理后，分別輸入到這些模擬量輸入接口上。Ρ2.0由圖2的R34右端引入；Ρ2. I由圖
2的R36右端引入；Ρ2. 2由圖2的R38右端引入；Ρ2. 3由圖2的R40右端引入；Ρ2. 5由圖2的R35右端引入；Ρ2. 6由圖2的R37右端引入；Ρ3. O由圖2的R39右端引入；Ρ3. I由圖2的R41右端引入；Ρ3. 2、Ρ3. 3為脈沖輸入引入接口。Ρ3. 2由圖4中U15的Pinl引腳引入；Ρ3. 3由圖4中U15的Pin2引腳引入。P3. 4、P3. 5為模擬量輸出引腳，P3. 4連接到圖8中R72的左引腳；P3. 5連接到圖8中R84的右引腳。P4. 0、P4. 1、P4. 2、P4. 3、P4. 4、P4. 5為開關(guān)量輸出端口引出端。P4. O連接到圖5中U4的Pin3引腳；P4. I連接到圖5中U4的Pin4引腳；P4. 2連接到圖5中U4的Pin5引腳；P4. 3連接到圖5中U4的Pin6引腳；P4. 4連接到圖5中U4的Pin7引腳；P4. 5連接到圖5中U4的Pin8引腳；圖中Cl、C2為電源濾波電容。2，模擬量輸入硬件電路模擬量輸入硬件電路如圖2，經(jīng)過處理的模擬信號，直接輸入到80C51F340的I/O口。圖中U6、U7的型號為LM324。AIO為外部模擬量I輸入端；F3為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；D6為輸入保護的瞬態(tài)抑制電路；C13為輸入濾波電容，起到輸入信號的濾波作用；R18、R26起到輸入信號的分壓作用；C21為輸入信號的濾波電容。U6A為運算放大器，起到輸入信號阻抗匹配的作用。AIl為外部模擬量2輸入端；F4為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；D8為輸入保護的瞬態(tài)抑制電路；C15為輸入濾波電容，起到輸入信號的濾波作用；R20、R28起到輸入信號的分壓作用；C23為輸入信號的濾波電容。U6D為運算放大器，起到輸入信號阻抗匹配的作用。AI2為外部模擬量輸入端；F7為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；DlO為輸入保護的瞬態(tài)抑制電路；C17為輸入濾波電容，起到輸入信號的濾波作用；R22、R30起到輸入信號的分壓作用；C25為輸入信號的濾波電容。U6C為運算放大器，起到輸入信號阻抗匹配的作用。AI3為外部模擬量輸入端；F9為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；D12為輸入保護的瞬態(tài)抑制電路；C19為輸入濾波電容，起到輸入信號的濾波作用；R24、R32起到輸入信號的分壓作用；C27為輸入信號的濾波電容。U6B為運算放大器，起到輸入信號阻抗匹配的作用。AI4為外部模擬量輸入端；F6為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；D7為輸入保護的瞬態(tài)抑制電路；C14為輸入濾波電容，起到輸入信號的濾波作用；R19、R27起到輸入信號的分壓作用；C22為輸入信號的濾波電容。U7A為運算放大器，起到輸入信號阻抗匹配的作用。AI5為外部模擬量輸入端；F5為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；D9為輸入保護的瞬態(tài)抑制電路；C16為輸入濾波電容，起到輸入信號的濾波作用；R21、R29起到輸入信號的分壓作用；C24為輸入信號的濾波電容。U7D為運算放大器，起到輸入信號阻抗匹配的作用。AI6為外部模擬量輸入端；F8為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；Dll為輸入保護的瞬態(tài)抑制電路；C18為輸入濾波電容，起到輸入信號的濾波作用；R23、R31起到輸入信號的分壓作用；C26為輸入信號的濾波電容。U7C為運算放大器，起到輸入信號阻抗匹配的作用。AI7為外部模擬量輸入端；F10為自恢復(fù)熔斷器，起到輸入信號的過流保護作用；D13為輸入保護的瞬態(tài)抑制電路；C20為輸入濾波電容，起到輸入信號的濾波作用；R25、R33起到輸入信號的分壓作用；C28為輸入信號的濾波電容。U7B為運算放大器，起到輸入信號阻抗匹配的作用。圖中ADO連接到圖I中Ul的ADO引腳；AD1連接到圖I中Ul的ADl引腳；AD2連接到圖I中Ul的AD2引腳；AD3連接到圖I中Ul的AD3引腳；AD4連接到圖I中Ul的AD4引腳；AD5連接到圖I中Ul的AD5引腳；AD6連接到圖I中Ul的AD6引腳；AD7連接到圖I中Ul的AD7引腳；3，數(shù)字量輸入硬件電路數(shù)字量輸入硬件電路如圖3，開關(guān)信號經(jīng)過光電隔離，增強了信號的抗干擾的能力。其中U9的型號為TLP521-4，UlO的型號為74LS14。DI4、DI5、DI6、DI7分別為數(shù)字量的輸入端，U9為光電耦合器，C9、C10、C11、C12分別為尖鋒脈沖吸收電容，U10B、U10C、U10D、UlOE為反相器，起到電平匹配的作用。圖中的DI4連接到圖I的DI4;DI5連接到圖I的DI5;DI6連接到圖I的DI6;DI7連接到圖I的DI7;4，脈沖輸入電路脈沖輸入電路如圖4，針對具有脈沖輸出的傳感器或儀表，該數(shù)據(jù)采集器具有2路脈沖輸入的采集端口，其脈沖計數(shù)常數(shù)可以分別設(shè)定。圖中的U15為電壓比較器LM239，輸入的脈沖信號通過電壓比較器后，輸出符合要求的電平信號。圖中RDII、RDI2為脈沖信號輸入端，Rl和R3、R2和R4組成比較器的比較電壓，R60、R61為電壓上拉電阻。 PI_0UT1 和 PI_0UT2 分別連接到圖 I 中 Ul 的 PI_0UT1 和 PI_0UT2 引腳。RDIl為脈沖輸入信號1，它與R11、R12、C66和U15的Pin7引腳相連，C66的另一端與D18的負極和U15的Pinl管腳相連，D18的正極與R60相連接，U15的Pin6引腳與R1、R3相連接。RDI2為脈沖輸入信號2，它與R10、R9、C67和U15的Pin5引腳相連，C67的另一端與D19的負極和U15的Pin2管腳相連，D19的正極與R61相連接，U15的Pin4引腳與R2、R4相連接。5,開關(guān)量輸出硬件電路開關(guān)量輸出硬件電路如圖5，具有2路繼電器輸出和4路集電極開路輸出功能。U4為達林頓晶體管陣列，型號為ULN2803，F(xiàn)ll、F12、F13、F14為自恢復(fù)保險，對輸出電路起到保護作用。CHl與CHl-XHl+與CH2-為繼電器輸出觸點，作為外部控制使用。U4的DOlA引腳與圖I中Ul的P4. O相連接；U4的D02A引腳與圖I中Ul的P4. I相連接;U4的D03A引腳與圖I中Ul的P4. 2相連接；U4的D04A引腳與圖I中Ul的P4. 3相連接;U4的D05A引腳與圖I中Ul的P4. 4相連接；U4的D06A引腳與圖I中Ul的P4. 5相連接；U4的Pinl6引腳與繼電器Kl的DOl相連；U4的Pinl5引腳與繼電器K2的D02相連；U4的Pinl4引腳與自恢復(fù)熔斷器Fll相連，F(xiàn)ll的另一端為D03輸出端；U4的Pinl3引腳與自恢復(fù)熔斷器F12相連，F(xiàn)12的另一端為D04輸出端；U4的Pinl2引腳與自恢復(fù)熔斷器F13相連，F(xiàn)13的另一端為D05輸出端；U4的PinlI引腳與自恢復(fù)熔斷器F14相連，F(xiàn)14的另一端為D06輸出端；6，RS232/RS485 接口 電路RS232接口部分電路如圖6，RS485接口部分電路如圖7，通過RS232接口或RS485接口可以實現(xiàn)數(shù)據(jù)的接收和傳輸，可以實現(xiàn)遠程操作。圖中U13為RS232轉(zhuǎn)換電路，型號為MAX232E;U14為RS485轉(zhuǎn)換電路，型號為MAX487ECPA; J9 為 RS232 輸出端口。電容C61 —端連接到U13的Pinl6引腳，另一端連接到U13的Pin2引腳；電容C62一端連接到U13的Pin6引腳，另一端連接到U13的Pinl5引腳；電容C63 一端連接到U13的Pinl引腳，另一端連接到U13的Pin3引腳；電容C64 —端連接到U13的Pin4引腳，另一端連接到U13的Pin5引腳；U13的Pinl3引腳與PTCl和D14相連接，PTCl的另一端與J9的Pin3引腳相連，D14的另一端與J9的Pin5引腳相連；U13的Pinl4引腳與PTC2和D13相連接，PTC2的另一端與J9的Pin2引腳相連，D13的另一端與地相連；U13的Pinll引腳與圖I中Ul的P3. 6相連接;U13的Pinl2引腳與圖I中Ul的P3. 7相連接；U14的Pinl引腳與圖I中Ul的P3. 6相連接;U14的Pin4引腳與圖I中Ul的P3. 7相連接；U14 的 Pin5 引腳與 R52 和 C65 相連接，R52 的另一端與 U14 的 Pin7、D17、PTC4、R55相連接，C65的另一端與R51和U14的Pin8相連接；R51與U14的Pin6、PTC3、D16、R55相連接；PTC3和PTC4的另一端為RS485的輸出接線端。7，模擬量輸出的硬件電路模擬量輸出部分的硬件電路如圖8。具有模擬量輸出功能，可以對現(xiàn)場的設(shè)備進行控制。圖中R72的PWMl引腳連接到圖I中Ul的P3. 4引腳，另一端與R73和C68的一端連接，R73的另一端與R74和C69的一端連接，R74的另一端與C70和U16的Pin3引腳連接；U16的Pinl與Pin2引腳連接在一起，并與R76的一端連接，R76的另一端與R75和U16的Pin5引腳連接；R75的另一端與JlO的Pin3引 腳連接；U16的Pin6引腳與C71、R78和Q5的b極相連接；C71的另一端與U16的Pin7引腳相連接；R78的另一端與R79相連；R79的另一端與R80、R81、Q5的e極和JlO的Pinl引腳相連接；R81的另一端與C72和JlO的Pin2引腳相連接。R84的PWM2引腳連接到圖I中Ul的P3. 5引腳；另一端與R83和C75的一端連接，R83的另一端與R82和C74的一端連接，R82的另一端與C73和U16的Pinl2引腳連接；U16的Pinl3與Pinl4引腳連接在一起，并與R85的一端連接，R85的另一端與R86和U16的PinlO引腳連接；R86的另一端與Jll的Pin3引腳連接；U16的Pin8引腳與C76、R88和Q6的b極相連接；C76的另一端與U16的Pin9引腳相連接；R88的另一端與R89相連；R89的另一端與R90、R91、Q6的e極和Jll的Pinl引腳相連接；R91的另一端與C77和Jll的Pin2引腳相連接。8，外部存儲器部分的硬件電路外部存儲器部分的硬件電路如圖9。U2為存儲器集成電路，型號為W25X16A，U2的Pinl引腳連接到圖I中的Pl. 3引腳；U2的Pin2引腳連接到圖I中的Pl. I引腳；U2的Pin3引腳連接到圖I中的Pl. 4引腳；U2的Pin5引腳連接到圖I中的Pl. 2引腳；U2的Pin6引腳連接到圖I中的Pl. O引腳；9，手動復(fù)位電路和在線編程接口電路圖10為手動復(fù)位電路和在線編程接口電路。JPl的Pin4與R50和圖I中Ul的C2D引腳相連；R50的另一端與JPl的Pin6相連接JPl的Pin7與R49和圖I中Ul的C2CK引腳相連；R49的另一端與SI、C43、C44、R48和JPl的Pin5引腳相連接；S1、C43、C44的另一端連接在一起；R48的另一端與JPl的Pinl
管腳相連接。
權(quán)利要求1.一種數(shù)據(jù)采集器，由單片機電路、模擬量輸入硬件電路、數(shù)字量輸入硬件電路、脈沖輸入電路、開關(guān)量輸出硬件電路、RS232/RS485接口電路、模擬量輸出的硬件電路、外部存儲器部分的硬件電路、手動復(fù)位電路和在線編程接口電路組成；其特征在于 (O單片機電路 單片機Ul的PO. O、PO. I、PO. 2、PO. 3為開關(guān)量輸入接口，開關(guān)量經(jīng)過信號隔離處理后，分別輸入到這些開關(guān)量輸入接口上，PO. O由UlOD的Pin8引入；P0. I由UlOE的PinlO弓丨入；P0. 2由UlOC的Pin6引入；P0. 3由UlOB的Pin4引入； 單片機Ul的PO. 4、PO. 5為RS232連接端口，PO. 4連接到U13的Pinll引腳;Ρ0· 5連接到U13的Pinl2引腳； 單片機Ul的Ρ1·0、Ρ1· 1、卩1.2、？1.3、？1.4為外部存儲器控制接口，？1.0連接到似的·Pin6引腳；P1. I連接至IJ U2的Pin2引腳；P1. 2連接到U2的Pin5引腳；P1. 3連接到U2的Pinl引腳；P1. 4連接到U2的Pin3引腳； 單片機Ul的C2D連接至IJ JPl的Pin6引腳；RST/C2CK連接到JPl的Pin7引腳；單片機 Ul 的 P2. 0、Ρ2· 1、Ρ2· 2、Ρ2· 3、Ρ2· 5、Ρ2· 6、Ρ3· 0、Ρ3· I 為模擬量輸入接口 ；Ρ2. O通過C29由R34右端引入；Ρ2. I由R36右端引入；Ρ2. 2由R38右端引入；Ρ2. 3由R40右端引入；Ρ2. 5由R35右端引入；Ρ2. 6由R37右端引入；Ρ3. O由R39右端引入；Ρ3. I由R41右端引入； 單片機Ul的Ρ3. 2、Ρ3. 3為脈沖輸入引入接口，Ρ3. 2由U15的Pinl引腳引入；Ρ3. 3由U15的Pin2引腳引入； 單片機Ul的P3. 4、P3. 5為模擬量輸出引腳，P3. 4連接到R72的左引腳；P3. 5連接到R84的右引腳； 單片機Ul的P4. 0、Ρ4· 1、Ρ4· 2、Ρ4· 3、Ρ4· 4、Ρ4· 5為開關(guān)量輸出端口引出端，Ρ4. O連接到U4的Pin3引腳；P4. I連接至Ij U4的Pin4引腳；P4. 2連接至Ij U4的Pin5引腳；P4. 3連接到U4的Pin6引腳；P4. 4連接至Ij U4的Pin7引腳；P4. 5連接至Ij U4的Pin8引腳； 引腳VDD和GND通過電源濾波電容Cl和C2接地； (2)模擬量輸入硬件電路 經(jīng)過處理的模擬信號，直接輸入到Ul的I/O 口 ； 外部模擬量輸入端AIO通過自恢復(fù)熔斷器F3與輸入保護的瞬態(tài)抑制電路D6和輸入濾波電容C13輸入端連接；通過R18、R26、輸入信號的濾波電容C21與運算放大器U6A的3腳連接，U6A的2腳和I腳與R34左端連接； 外部模擬量輸入端Al I通過自恢復(fù)熔斷器F4與輸入保護的瞬態(tài)抑制電路D8和輸入濾波電容C15輸入端連接；通過R20、R28、輸入信號的濾波電容C23與運算放大器U6D的12腳連接，U6D的13腳、14腳與R36左端連接； 外部模擬量輸入端AI2通過自恢復(fù)熔斷器F7與輸入保護的瞬態(tài)抑制電路DlO和輸入濾波電容C17輸入端連接；通過R22、R30、輸入信號的濾波電容C25與運算放大器U6C的10腳連接，U6C的9腳、8腳與R38左端連接； 外部模擬量輸入端AI3通過自恢復(fù)熔斷器F9與D12為輸入保護的瞬態(tài)抑制電路D12和輸入濾波電容C19輸入端連接；通過R24、R32、輸入信號的濾波電容C27與運算放大器U6B的5腳連接，U6B的6腳、7腳與R40左端連接；外部模擬量輸入端AI4通過自恢復(fù)熔斷器F6與輸入保護的瞬態(tài)抑制電路D7和輸入濾波電容C14輸入端連接；R19、R27、輸入信號的濾波電容C22為與運算放大器U7A的3腳連接，2腳、I腳與R35左端連接； 外部模擬量輸入端AI5通過自恢復(fù)熔斷器F5與輸入保護的瞬態(tài)抑制電路D9和輸入濾波電容C16輸入端連接；通過R21、R29、輸入信號的濾波電容C24與運算放大器U7D的12腳連接，U7D的13腳、14腳與R37左端連接； 外部模擬量輸入端AI6通過自恢復(fù)熔斷器F8與輸入保護的瞬態(tài)抑制電路Dll和輸入濾波電容C18輸入端連接；通過R23、R31、輸入信號的濾波電容C26與運算放大器U7C的10腳連接，U7C的9腳、8腳與R39左端連接； 外部模擬量輸入端AI7通過自恢復(fù)熔斷器FlO與輸入保護的瞬態(tài)抑制電路D13和輸入濾波電容C20輸入端連接，通過R25、R33、輸入信號的濾波電容C28與運算放大器U7B的5腳連接，U7B的6腳、7腳與R41左端連接； ADO連接至IJ Ul的ADO引腳；AD1連接至Ij Ul的ADl引腳；AD2連接至Ij Ul的AD2引腳；AD3連接至IJ Ul的AD3引腳；AD4連接至Ij Ul的AD4引腳；AD5連接至Ij Ul的AD5引腳；AD6連接到Ul 的 AD6 引腳；AD7 連接到 Ul 的 AD7 引腳;AD0、ADI、AD2、AD3、AD4、AD5、AD6、AD7 分別通過 C29、C31、C33、C35、C30、C32、C34、C36 接地； (3)數(shù)字量輸入硬件電路 數(shù)字量的輸入端DI4、DI5、DI6、DI7分別與反相器U10D、U10E、U10C、U10B輸入端連接；再分別通過尖鋒脈沖吸收電容C12、C11、C10、C9接地；通過9、11、5、4腳與光電耦合器U9連接;DI4、DI5、DI6、DI7 分別與 Ul 的 DI4、DI5、DI6、DI7 連接;光電耦合器 U9 的 DIN4、DIN5、0爪6、0爪分別與1 5、1 6、1 7、1 8相連，R5、R6、R7、R8的另一端作為數(shù)字量的輸入端； (4)脈沖輸入電路 脈沖輸入信號RDIl與R11、R12、C66和U15的Pin7引腳相連，C66的另一端與D18的負極和電壓比較器U15的Pinl管腳相連，D18的正極與R60相連接，U15的Pin6引腳與Rl、R3相連接； 脈沖輸入信號RDI2與R10、R9、C67和電壓比較器U15的Pin5引腳相連，C67的另一端與D19的負極和U15的Pin2管腳相連，D19的正極與R61相連接，U15的Pin4引腳與R2、R4相連接； Rl和R3、R2和R4組成比較器的比較電壓，R60、R61為電壓上拉電阻； PI_0UT1 和 PI_OUT2 分別連接到 Ul 的 PI_0UT1 和 PI_OUT2 引腳； (5)開關(guān)量輸出硬件電路 達林頓晶體管陣列U4的DOlA引腳與Ul的P4. O相連接；U4的D02A引腳與Ul的P4. I相連接；U4的D03A引腳與Ul的P4. 2相連接；U4的D04A引腳與Ul的P4. 3相連接；U4的D05A引腳與Ul的P4. 4相連接；U4的D06A引腳與Ul的P4. 5相連接；U4的Pinl6引腳與繼電器Kl的DOl相連；U4的Pinl5引腳與繼電器K2的D02相連； U4的Pinl4引腳與自恢復(fù)熔斷器Fll相連，自恢復(fù)熔斷器Fll的另一端為D03輸出端；U4的Pinl3引腳與自恢復(fù)熔斷器F12相連，F(xiàn)12的另一端為D04輸出端；U4的Pinl2引腳與自恢復(fù)熔斷器F13相連，F(xiàn)13的另一端為D05輸出端；U4的Pinll引腳與自恢復(fù)熔斷器F14相連，F(xiàn)14的另一端為D06輸出端；(6 ) RS232/RS485 接口 電路 電容C61 —端連接到轉(zhuǎn)換電路U13的Pinl6引腳，另一端連接到U13的Pin2引腳；電容C62 —端連接到U13的Pin6引腳，另一端連接到U13的Pinl5引腳;電容C63 一端連接至IJU13的Pinl引腳，另一端連接到U13的Pin3引腳；電容C64—端連接到U13的Pin4引腳，另一端連接到U13的Pin5引腳； U13的Pinl3引腳與PTCl和D14相連接，PTCl的另一端與J9的Pin3引腳相連，D14的另一端與J9的Pin5引腳相連;U13的Pinl4引腳與PTC2和D13相連接，PTC2的另一端與J9的Pin2引腳相連，D13的另一端與地相連； U13的Pinll引腳與Ul的P3. 6相連接;U13的Pinl2引腳與Ul的P3. 7相連接; U14的Pinl引腳與Ul的P3. 6相連接;U14的Pin4引腳與Ul的P3. 7相連接; U14的Pin5引腳與R52和C65相連接，R52的另一端與U14的Pin7、D17、PTC4、R55相連接，C65的另一端與R51和U14的Pin8相連接；R51與U14的Pin6、PTC3、D16、R55相連接；PTC3和PTC4的另一端為RS485的輸出接線端。
(7)模擬量輸出的硬件電路 R72的PWMl引腳連接到Ul的P3. 4引腳，另一端與R73和C68的一端連接，R73的另一端與R74和C69的一端連接，R74的另一端與C70和U16的Pin3引腳連接；U16的Pinl與Pin2引腳連接在一起，并與R76的一端連接，R76的另一端與R75和U16的Pin5引腳連接；R75的另一端與JlO的Pin3引腳連接；U16的Pin6引腳與C71、R78和Q5的b極相連接；C71的另一端與U16的Pin7引腳相連接；R78的另一端與R79相連；R79的另一端與R80、R81、Q5的e極和JlO的Pinl引腳相連接；R81的另一端與C72和JlO的Pin2引腳相連接； R84的PWM2引腳連接到Ul的P3. 5引腳；另一端與R83和C75的一端連接，R83的另一端與R82和C74的一端連接，R82的另一端與C73和U16的Pinl2引腳連接；U16的Pinl3與Pinl4引腳連接在一起，并與R85的一端連接，R85的另一端與R86和U16的PinlO引腳連接；R86的另一端與Jll的Pin3引腳連接；U16的Pin8引腳與C76、R88和Q6的b極相連接；C76的另一端與U16的Pin9引腳相連接；R88的另一端與R89相連；R89的另一端與R90、R91、Q6的e極和Jll的Pinl引腳相連接；R91的另一端與C77和Jll的Pin2引腳相連接； (8)外部存儲器部分的硬件電路 存儲器集成電路U2的Pinl引腳連接到Ul的Pl. 3引腳；U2的Pin2引腳連接到Ul的Pl. I引腳;U2的Pin3引腳連接到Ul的Pl. 4引腳;U2的Pin5引腳連接到Ul的Pl. 2引腳；U2的Pin6引腳連接到Ul的Pl. O引腳; (9)手動復(fù)位電路和在線編程接口電路 JPl的Pin4與R50和Ul的C2D引腳相連；R50的另一端與JPl的Pin6相連接JPl的Pin7與R49和Ul的C2CK引腳相連；R49的另一端與S1、C43、C44、R48和JPl的Pin5引腳相連接；S1、C43、C44的另一端連接在一起；R48的另一端與JPl的Pinl管腳相連接。
專利摘要本實用新型涉及一種數(shù)據(jù)采集器；由單片機電路、模擬量輸入硬件電路、數(shù)字量輸入硬件電路、脈沖輸入電路、開關(guān)量輸出硬件電路、RS232/RS485接口電路、模擬量輸出的硬件電路、外部存儲器部分的硬件電路、手動復(fù)位電路和在線編程接口電路組成；本數(shù)據(jù)采集器通過對80C51F340的外圍電路進行精心的模塊化設(shè)計，再配合相應(yīng)的運行程序，使得該數(shù)據(jù)采集器完成各種數(shù)據(jù)的采集、處理、存儲、傳輸、控制功能，采集器采集的數(shù)據(jù)通過RS232或RS485接口進行傳輸，供上位機接收，或通過GPRS模塊進行遠傳發(fā)送。
文檔編號G05B19/042GK202710978SQ20122032768
公開日2013年1月30日 申請日期2012年7月6日 優(yōu)先權(quán)日2012年7月6日
發(fā)明者呂志東 申請人:北京東維時代科技有限公司