專利名稱：高帶寬低壓差線性穩(wěn)壓源及系統(tǒng)級芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于微電子領(lǐng)域，特別涉及模擬/數(shù)?；旌闲盘柼幚硇酒械墓δ茈娐方Y(jié)構(gòu)設(shè)計，尤其涉及需要高帶寬、低負(fù)載調(diào)整率、輸出端可加較大容性負(fù)載、集成于系統(tǒng)級芯片內(nèi)部的低壓差線性穩(wěn)壓源。
背景技術(shù)：
隨著設(shè)計與制造技術(shù)的發(fā)展，集成電路設(shè)計從晶體管的集成發(fā)展到邏輯門的集成，現(xiàn)在又發(fā)展到IP的集成，即SOC (System On Chip，系統(tǒng)級芯片)設(shè)計技術(shù)。SOC中通常采用內(nèi)部供電模式，通過芯片內(nèi)部的低壓差線性穩(wěn)壓源(LDO)供電，由此保證電源電壓恒定和實現(xiàn)有源噪聲濾波。參見圖1，示出低壓線性穩(wěn)壓源的基本電路，由串聯(lián)調(diào)整管VT、取樣電阻Rl和R2、比較放大器A等元件組成。取樣電壓加在比較器的正相輸入端，與加在負(fù)相輸入端的基準(zhǔn)電壓Uin相比較，兩者的差值經(jīng)放大器放大后，控制串聯(lián)調(diào)整管VT的壓降，從而穩(wěn)定輸出電壓。當(dāng)輸出電壓Uout降低時，基準(zhǔn)電壓與取樣電壓的差值增加，比較放大器輸出的驅(qū)動電流増加，串聯(lián)調(diào)整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓Uout超過所需要的設(shè)定值，比較放大器輸出的前驅(qū)動電流減小，從而使輸出電壓降低。供電過程中，輸出電壓校正連續(xù)進(jìn)行，調(diào)整時間只受比較放大器和輸出晶體管回路反應(yīng)速度的限制。一般地，現(xiàn)有低壓差線性穩(wěn)壓源由誤差放大器、補償網(wǎng)絡(luò)、功率管、分壓電阻網(wǎng)絡(luò)形成的負(fù)反饋環(huán)路組成。由于誤差運算放大器自身的帶寬限制和負(fù)反饋環(huán)路的穩(wěn)定性要求，通常將環(huán)路帶寬減小，一般情況情況下僅有IOOKHz左右。環(huán)路帶寬的減小嚴(yán)重影響了負(fù)載調(diào)整率的性能。對于SOC而言，其通常采用內(nèi)部供電模式，通過芯片內(nèi)部的低壓差線性穩(wěn)壓源供電，較差的負(fù)載調(diào)整率會造成輸出電壓毛刺過多，最終影響內(nèi)部電路的電源電壓抑制比以及噪聲性能。顯然，現(xiàn)有的低壓差線性穩(wěn)壓源結(jié)構(gòu)很難滿足高性能SOC內(nèi)部供電的要求。

實用新型內(nèi)容針對現(xiàn)有技術(shù)的不足，本實用新型的目的在于提供一種高帶寬低壓差線性穩(wěn)壓源及系統(tǒng)級芯片，可有效拓寬穩(wěn)壓源環(huán)路帶寬，使其負(fù)反饋環(huán)路穩(wěn)定的同時，滿足低負(fù)載調(diào)整率的要求。為解決以上技術(shù)問題，本實用新型提供的技術(shù)方案是一種高帶寬低壓差線性穩(wěn)壓源，包括誤差放大電路及功率級輸出電路，所述功率級輸出電路的輸出端負(fù)反饋接至所述誤差放大電路的正相輸入端，所述誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓；還包括拓增帶寬電路，所述拓增帶寬電路的輸入端連接所述誤差放大電路的輸出端，所述拓增帶寬電路的輸出端連接所述功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負(fù)反饋環(huán)路的帶寬。較優(yōu)地，所述拓增帶寬電路中設(shè)置有鏡像恒流源，用以使流經(jīng)所述拓增帶寬電路中的電流保持恒定。較優(yōu)地，所述拓增帶寬電路包括第一恒流源、第二恒流源(IB_2)、第一晶體管(Ml)、第二晶體管(M2)及第ー電阻(Rl)，其中所述第一恒流源的一端接外部電源正端，另一端接所述第二晶體管(M2)的漏扱，且所述第二晶體管(M2)的漏極與所述第一晶體管(M2)的柵極連接；所述第二恒流源的一端接地，另一端接所述第一晶體管(Ml)的漏扱，且所述第一晶體管(Ml)的漏極與所述功率級輸出電路的輸入端連接；所述第一晶體管(Ml)的柵極通過所述第一電阻(Rl)與所述第一晶體管(Ml)的漏極連接，所述第一晶體管(Ml)的源極接電源正端；所述第二晶體管(Ml)的柵極連接所述誤差放大電路的輸出端，所述第二晶體管(Ml)的源極接地。較優(yōu)地，所述第一晶體管(Ml)和所述第二晶體管(M2)均為增強型CMOS管，所述第一電阻(Rl)為低溫差電阻。較優(yōu)地，所述誤差放大電路為一二級運算放大器(VBG)。 較優(yōu)地，所述功率級輸出電路包括P型功率晶體管(MP)、分壓網(wǎng)絡(luò)及外部補償用的第一電容(Cout)，其中所述P型功率晶體管(MP)的柵極接所述拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過所述分壓網(wǎng)絡(luò)接地；所述第一電容(Cout)接于所述P型功率晶體管(MP)的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波。較優(yōu)地，所述分壓網(wǎng)絡(luò)包括第二電阻(R2)、第三電阻(R3)及第ニ電容(C2)，其中所述第二電阻(R2)和所述第三電阻(R3)串接于所述P型功率晶體管(MP)的漏極和地之間；所述第二電容(C2)與所述第二電阻(R2)并接；所述誤差放大電路的正相輸入端接于所述第二電阻(R2)和所述第三電阻(R3)的連接節(jié)點上，實現(xiàn)負(fù)反饋連接。較優(yōu)地，所述穩(wěn)壓輸出端設(shè)有壓焊點(PAD)。較優(yōu)地，所述壓焊點(PAD)與所述誤差放大電路的輸出端之間接有第三電容(C3)。在此技術(shù)上，本實用新型還提供一種系統(tǒng)級芯片，其內(nèi)設(shè)有上述的高帶寬低壓差線性穩(wěn)壓源?，F(xiàn)有技術(shù)下低壓差線性穩(wěn)壓源環(huán)路帶寬較小，負(fù)載調(diào)整率較差，輸出負(fù)載電容的適用范圍較小，無法滿足高性能SOC內(nèi)部供電需求的問題。而本實用新型低壓差線性穩(wěn)壓器結(jié)構(gòu)針對這些不足之處設(shè)計了増加帶寬的電路單元，優(yōu)化了負(fù)載調(diào)整率，可滿足較大負(fù)載電容下輸出電壓穩(wěn)定的要求。就本實用新型的優(yōu)選實施例而言，低壓差線性穩(wěn)壓器在保證足夠的相位裕度情況下，単位增益帶寬可達(dá)近400KHZ。這樣，本實用新型就可有效拓寬穩(wěn)壓源環(huán)路帶寬，使其負(fù)反饋環(huán)路穩(wěn)定的同時，可較好地滿足低負(fù)載調(diào)整率的要求。

圖I是現(xiàn)有高帶寬低壓差線性穩(wěn)壓源的基本電路原理圖；圖2是本實用新型高帶寬低壓差線性穩(wěn)壓源的電路原理圖；圖3是本實用新型高帶寬低壓差線性穩(wěn)壓源主要器件的電壓波形圖；圖4是本實用新型高帶寬低壓差線性穩(wěn)壓源的増益相位曲線圖。
具體實施方式
[0021]本實用新型的核心思想是設(shè)計增加帶寬的電路單元，優(yōu)化負(fù)載調(diào)整率，并滿足較大負(fù)載電容下，輸出電壓穩(wěn)定的要求。為了使本領(lǐng)域的技術(shù)人員更好地理解本實用新型的技術(shù)方案，
以下結(jié)合附圖和具體實施例對本實用新型作進(jìn)ー步的詳細(xì)說明。參見圖2，表示本實用新型高帶寬低壓差線性穩(wěn)壓源一較優(yōu)實施例的電路結(jié)構(gòu)。該高帶寬低壓差線性穩(wěn)壓源，包括誤差放大電路、功率級輸出電路及拓增帶寬電路，其中功率級輸出電路的輸出端負(fù)反饋接至誤差放大電路的正相輸入端，誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓；拓增帶寬電路的輸入端連接誤差放大電路的輸出端，拓增帶寬電路的輸出端連接功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負(fù)反饋環(huán)路的帶寬。以下對各部分電路單元分別進(jìn)行描述
拓增帶寬電路中設(shè)置有鏡像恒流源，具體包括第一恒流源IB_1、第二恒流源IB_2組成，可用以使流經(jīng)拓增帶寬電路中的電流保持恒定。此外，還包括第一晶體管Ml、第二晶體管M2及第ー電阻R1，其中第一晶體管Ml和第二晶體管M2均為增強型CMOS管，第一電阻Rl為低溫差電阻。具體連接關(guān)系是第一恒流源IB_1的一端接外部電源正端，另一端接第二晶體管M2的漏極，且第二晶體管M2的漏極與第一晶體管M2的柵極連接；第二恒流源IB_1的一端接地，另一端接第一晶體管Ml的漏極，且第一晶體管Ml的漏極與功率級輸出電路的輸入端連接；第一晶體管Ml的柵極通過第一電阻Rl與第一晶體管Ml漏極連接，第一晶體管Ml的源極接電源正端；第二晶體管Ml的柵極連接誤差放大電路的輸出端，第二晶體管Ml的源極接地。如圖2所示，低壓差線性穩(wěn)壓源中鏡像電流源IB_1、IB_2、低壓差線性穩(wěn)壓源的電流來源于帶隙基準(zhǔn)源(圖未示出)輸出電流的鏡像；由于設(shè)置了該拓增帶寬電路結(jié)構(gòu)，可増加整個負(fù)反饋環(huán)路的帶寬。誤差放大電路采用ニ級運算放大器VBG，可做為第一級增益級；而增強型第一晶體管Ml、第二晶體管M2，低溫度系數(shù)第一電阻Rl、第一、第二恒流流源IB_1，IB_2組成的拓增帶寬電路作為為第二級非反相放大器，可最后驅(qū)動PMOS功率晶體管MP。功率級輸出電路包括P型的功率晶體管MP、分壓網(wǎng)絡(luò)及外部補償用的第一電容Cout，其中P型功率晶體管MP的柵極接拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過分壓網(wǎng)絡(luò)接地，該穩(wěn)壓輸出端設(shè)有壓焊點PAD，其與誤差放大電路的輸出端之間接有第三電容C3 ;第ー電容Cout接于P型功率晶體管MP的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波；該分壓網(wǎng)絡(luò)具體由第二電阻R2、第三電阻R3及第ニ電容C2，其中第二電阻R2和第三電阻R3串接于P型功率晶體管MP的漏極和地之間，第二電容C2與第二電阻R2并接，誤差放大電路的正相輸入端接于第二電阻R2和第三電阻R3的連接節(jié)點上以實現(xiàn)負(fù)反饋連接。如圖2所示，該功率級輸出電路中外部穩(wěn)壓輸出用的第一電容Cout的寄生電阻ESR在帶寬之外較遠(yuǎn)處，對環(huán)路穩(wěn)定性影響不大，故選取輸出電容的范圍和要求不做較高要求，由此可節(jié)約系統(tǒng)成本。參見圖3，表示本實用新型高帶寬低壓差線性穩(wěn)壓源主要器件的電壓波形。如圖3所示，電源電壓VDD上電以后基準(zhǔn)電壓建立的整個過程為，通過包括放大器使能信號BG_0K、低壓差線性穩(wěn)壓源信號LD0_EN的翻轉(zhuǎn)過程，最終實現(xiàn)電源供電的切換當(dāng)輸入電源電壓緩慢上升，達(dá)到帶隙基準(zhǔn)源的最低工作電壓時，帶隙基準(zhǔn)源提供I. 24V基準(zhǔn)電壓給LDO第一級運算放大器的負(fù)相端，隨后輸出BG_OK信號，此時LDO輸出電壓緩慢上升且超過基準(zhǔn)電壓正常工作的電壓范圍，并輸出LD0_EN信號；再由電源切換模塊電路(圖未示出)開始將輸入電源電壓切換到LDO輸出供電模式，從而滿足基準(zhǔn)電壓源的工作需要，并最終穩(wěn)定輸出LDO的電壓。參見圖4，表示本實用新型高帶寬低壓差線性穩(wěn)壓源的増益相位曲線。由圖4可知，LDO低壓差線性穩(wěn)壓源在保證足夠的相位裕度情況下，単位增益帶寬可達(dá)近400KHZ。本實用新型的系統(tǒng)級芯片，內(nèi)設(shè)有上述的高帶寬低壓差線性穩(wěn)壓源，由于有效地拓寬穩(wěn)壓源環(huán)路帶寬，使其負(fù)反饋環(huán)路穩(wěn)定的同時，可較好地滿足低負(fù)載調(diào)整率的要求，這就有助于保證基準(zhǔn)電壓的精度，提升模擬/數(shù)?；旌闲酒男阅堋Ｒ陨蟽H是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出的是，上述優(yōu)選實施方式不應(yīng)視為對本實用新型的限制，本實用新型的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型的精神和范圍內(nèi)，還可以 做出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本實用新型的保護范圍。
權(quán)利要求1.ー種高帶寬低壓差線性穩(wěn)壓源，包括誤差放大電路及功率級輸出電路，所述功率級輸出電路的輸出端負(fù)反饋接至所述誤差放大電路的正相輸入端，所述誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓，其特征在于，還包括拓增帶寬電路，所述拓增帶寬電路的輸入端連接所述誤差放大電路的輸出端，所述拓增帶寬電路的輸出端連接所述功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負(fù)反饋環(huán)路的帶寬。
2.如權(quán)利要求I所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述拓增帶寬電路中設(shè)置有鏡像恒流源，用以使流經(jīng)所述拓增帶寬電路中的電流保持恒定。
3.如權(quán)利要求2所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述拓增帶寬電路包括第一恒流源第二恒流源(IB_2)、第一晶體管(Ml)、第二晶體管(M2)及第ー電阻(Rl)，其中所述第一恒流源的一端接外部電源正端，另一端接所述第二晶體管(M2)的漏扱，且所述第二晶體管(M2)的漏極與所述第一晶體管(M2)的柵極連接；所述第 ニ恒流源的一端接地，另一端接所述第一晶體管(Ml)的漏扱，且所述第一晶體管(Ml)的漏極與所述功率級輸出電路的輸入端連接；所述第一晶體管(Ml)的柵極通過所述第一電阻(Rl)與所述第一晶體管(Ml)的漏極連接，所述第一晶體管(Ml)的源極接電源正端；所述第二晶體管(Ml)的柵極連接所述誤差放大電路的輸出端，所述第二晶體管(Ml)的源極接地。
4.如權(quán)利要求3所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述第一晶體管(Ml)和所述第二晶體管(M2)均為增強型CMOS管，所述第一電阻(Rl)為低溫差電阻。
5.如權(quán)利要求I所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述誤差放大電路為一二級運算放大器(VBG)。
6.如權(quán)利要求I所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述功率級輸出電路包括P型功率晶體管(MP)、分壓網(wǎng)絡(luò)及外部補償用的第一電容(Cout)，其中所述P型功率晶體管(MP)的柵極接所述拓增帶寬電路的輸出端，源極接外部電源正端，漏極接至穩(wěn)壓輸出端并通過所述分壓網(wǎng)絡(luò)接地；所述第一電容(Cout)接于所述P型功率晶體管(MP)的漏極和地之間，用以對輸出電壓穩(wěn)壓濾波。
7.如權(quán)利要求6所述的高帶寬低壓差線性穩(wěn)壓源，其特征在干，所述分壓網(wǎng)絡(luò)包括第ニ電阻(R2)、第三電阻(R3)及第ニ電容(C2)，其中所述第二電阻(R2)和所述第三電阻(R3)串接于所述P型功率晶體管(MP)的漏極和地之間；所述第二電容(C2)與所述第二電阻(R2)并接；所述誤差放大電路的正相輸入端接于所述第二電阻(R2)和所述第三電阻(R3)的連接節(jié)點上，實現(xiàn)負(fù)反饋連接。
8.如權(quán)利要求6所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述穩(wěn)壓輸出端設(shè)有壓焊點(PAD)。
9.如權(quán)利要求8所述的高帶寬低壓差線性穩(wěn)壓源，其特征在于，所述壓焊點(PAD)與所述誤差放大電路的輸出端之間接有第三電容(C3)。
10.一種系統(tǒng)級芯片，其特征在于，內(nèi)設(shè)有如權(quán)利要求I 9任一項所述的高帶寬低壓差線性穩(wěn)壓源。
專利摘要本實用新型公開一種高帶寬低壓差線性穩(wěn)壓源及系統(tǒng)級芯片。高帶寬低壓差線性穩(wěn)壓源，包括誤差放大電路及功率級輸出電路，所述功率級輸出電路的輸出端負(fù)反饋接至所述誤差放大電路的正相輸入端，所述誤差放大電路的負(fù)相輸入端接入基準(zhǔn)電壓；還包括拓增帶寬電路，所述拓增帶寬電路的輸入端連接所述誤差放大電路的輸出端，所述拓增帶寬電路的輸出端連接所述功率級輸出電路的輸入端，用以作為第二級非反相放大器而增加整個負(fù)反饋環(huán)路的帶寬。本實用新型設(shè)計了增加帶寬的電路單元，因而優(yōu)化了負(fù)載調(diào)整率，可滿足較大負(fù)載電容下輸出電壓穩(wěn)定的要求。
文檔編號G05F1/56GK202486643SQ20122006607
公開日2012年10月10日 申請日期2012年2月27日 優(yōu)先權(quán)日2012年2月27日
發(fā)明者任民, 徐敏, 肖君宇, 謝文剛 申請人:成都國微電子有限公司