一種多電壓時序控制電路的制作方法
【專利摘要】本發(fā)明提供了一種多電壓時序控制電路，該電路包括N個單電壓控制電路和N個電壓VCC輸出電路，其中，第1單電壓控制電路的使能輸入端與供電電壓連接，第1單電壓控制電路的輸出端連接至電壓VCC1輸出電路的使能輸入端；第i單電壓控制電路的使能輸入端與電壓VCC(i-1)輸出電路的輸出端連接，第i單電壓控制電路的輸出端連接至電壓VCC(i)輸出電路的使能輸入端，1＜i＜N+1，i為整數(shù)。本發(fā)明降低了多電壓時序控制的復雜度。
【專利說明】—種多電壓時序控制電路
【技術領域】
[0001]本發(fā)明涉及多電壓時序控制領域，尤其涉及一種多電壓時序控制電路。
【背景技術】
[0002]隨著半導體技術的發(fā)展，由大型交換芯片、CPU芯片等組成的復雜集成電路或系統(tǒng)，一般會對電源的供電時序提出要求，即用戶需要按照規(guī)定的時序?qū)Σ煌妷褐档碾妷哼M行上電。現(xiàn)有的多電壓時序控制電路往往需要定時器和多個單電壓控制電路，每個單電壓控制電路用于控制一個單電壓的上電時間，定時器用于控制多個單電壓控制電路的工作時序。每個單電壓控制電路，又包括許多比較器、電阻、電容等器件。這樣的多電壓時序控制電路包含的設計復雜。
[0003]隨著電路對供電電源時序要求的提高，除要求保證電壓上電順序外，還對電壓去電順序提出了要求，這無疑又增加了電路復雜度，造成實現(xiàn)電壓上去電時序控制電路占用電路板空間變大，違背了現(xiàn)有產(chǎn)品小型化、簡單化、低成本的生產(chǎn)戰(zhàn)略。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種多電壓時序控制電路，以解決如何實現(xiàn)降低多電壓時序控制復雜度的技術問題。
[0005]為解決上述技術問題，本發(fā)明提供了一種多電壓時序控制電路，所述電路包括N個單電壓控制電路和N個電壓VCC輸出電路，其中，
[0006]第I單電壓控制電路的使能輸入端與供電電壓連接，第I單電壓控制電路的輸出端連接至電壓VCCl輸出電路的使能輸入端；
[0007]第i單電壓控制電路的使能輸入端與電壓VCC (1-ι)輸出電路的輸出端連接，第i單電壓控制電路的輸出端連接至電壓VCC (i)輸出電路的使能輸入端，I < i < N+l，i為整數(shù)。
[0008]進一步地，所述第i單電壓控制電路包括一個比較器、一個開關電路和一個電阻電路，其中，
[0009]所述比較器將經(jīng)電壓VCC (1-Ι)輸出電路輸出的信號與預設的基準電壓作為輸入信號，其中，經(jīng)電壓VCC(1-ι)輸出電路輸出的信號輸入所述比較器的一端為所述使能輸入端;
[0010]所述比較器的輸出端與開關電路的輸入端連接；
[0011]所述開關電路的輸出端經(jīng)電阻電路接地；
[0012]所述電阻電路的正電壓輸出端與電壓VCC(i)輸出電路的使能輸入端連接。
[0013]進一步地，
[0014]所述開關電路包括三極管；
[0015]所述比較器的輸出端與三極管的基極連接；
[0016]所述三極管的另外兩個電極中一個電極與供電電壓連接，另一個電極經(jīng)電阻電路接地。
[0017]進一步地，
[0018]所述電阻電路為分壓電路，所述電阻電路的正電壓輸出端為分壓電路的一個分壓點。
[0019]進一步地，
[0020]隨著i的逐漸增大，所述分壓點到地的電阻與分壓電路的總電阻的比值逐漸減小。
[0021]進一步地，
[0022]所述分壓電路由電阻R[2(1-l)_l]和R[2(i_l)]串聯(lián)組成；
[0023]分壓點的電壓為電阻R[2(i_l)]兩端的電壓；
[0024]隨著i 的逐漸增大，R[2(1-l)]/(R[2(1-l)-l]+R[2(i_l)])逐漸減小。
[0025]上述技術方案從第2單電壓控制電路起，其使能信號為前一時序產(chǎn)生的電壓，節(jié)省了定時器；另外上述技術方案中每個單電壓控制電路僅由少數(shù)簡單的分離元件組成，簡化了電壓時序控制電路的設計。
【專利附圖】

【附圖說明】
[0026]圖1為本實施例的多電壓時序控制電路示意圖；
[0027]圖2-1為本實施例的電壓上電時序圖；
[0028]圖2-2為本實施例的電壓去電時序圖；
[0029]圖3為本應用示例的多電壓時序控制電路示意圖；
[0030]圖4-1為本應用示例的實測上電波形示意圖；
[0031]圖4-2為本應用示例的實測去電波形示意圖。
【具體實施方式】
[0032]為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，下文中將結合附圖對本發(fā)明的實施例進行詳細說明。需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互任意組合。
[0033]圖1為本實施例的多電壓時序控制電路示意圖。
[0034]該電路包括N個單電壓控制電路，分別是第I單電壓控制電路、第2單電壓控制電
路、第3單電壓控制電路.....第N單電壓控制電路；以及N個電壓VCC輸出電路；本實施
例中N = 3 ;其中，
[0035]第I單電壓控制電路的使能輸入端與供電電壓VCC連接，第I單電壓控制電路的輸出端連接至電壓VCCl輸出電路的使能輸入端；
[0036]第i單電壓控制電路的使能輸入端與電壓VCC (1-Ι)輸出電路的輸出端連接，第i單電壓控制電路的輸出端連接至電壓VCC (i)輸出電路的使能輸入端，I < i < N+l，i為整數(shù)。經(jīng)上述多電壓時序控制電路上電的電壓時序如圖2-1所示。
[0037]上述實施例相對現(xiàn)有技術省去了定時器，簡化時序控制電路。
[0038]上述實施例中，第i單電壓控制電路可包括一個比較器、一個開關電路和一個電阻電路，其中，[0039]所述比較器將經(jīng)電壓VCC (1-1)輸出電路輸出的信號與預設的基準電壓作為輸入信號，其中，經(jīng)電壓VCC(1-ι)輸出電路輸出的信號輸入所述比較器的一端為所述使能輸入端；所述基準電壓根據(jù)所述三極管基極的工作電壓以及電壓VCC(1-l)確定，以保證比較器對電壓VCC(1-l)和基準電壓進行處理后輸出的電壓在三極管基極工作電壓的范圍之內(nèi)；
[0040]所述比較器的輸出端與與開關電路的輸入端連接；
[0041]所述開關電路的輸出端經(jīng)電阻電路接地；
[0042]所述電阻電路的正電壓輸出端與電壓VCC(i)輸出電路的使能輸入端連接。
[0043]上述開關電路可以為三極管，如NPN管、PNP管；當開關電路是三極管時，所述比較器的輸出端與三極管的基極連接；所述三極管的另外兩個電極中一個電極與供電電壓連接，另一個電極經(jīng)電阻電路接地。
[0044]由于單電壓控制電路由簡單的分立元件構成，可進一步簡化時序控制電路。
[0045]上述電阻電路又可為分壓電路，所述電阻電路的正電壓輸出端為分壓電路的一個分壓點。
[0046]最簡單的分壓電路為由電阻R[2(1-l)_l]和R[2(i_l)]串聯(lián)組成的電路，分壓點的電壓為電阻R[2(i_l)]兩端的電壓。
[0047]由于第i單電壓控制電路輸出至電壓VCC(i)輸出電路使能輸入端的電壓由電阻R[2(1-1)]和電阻R[2(1-1)-1]決定，可設置不同單電壓控制電路中電阻R[2(1-1)]和電阻R[2(1-1)-1]的阻值，保證供電電壓VCC斷電時，輸出至不同的電壓VCC(i)輸出電路使能輸入端的電壓不同，進而保證不同的VCC(i)輸出電路去電時間不同。如，當供電電壓VCC斷電時，第I單電壓控制電路使能輸入端的瞬間電壓為VCC ;第2單電壓控制電路使能輸入端的瞬間電壓為(R2/(R2+R1))*(VCC-V)，V為三極管的管壓降；第3單電壓控制電路使能輸入端的瞬間電壓為(R4/(R4+R3))* (VCC-V);第N單電壓控制電路使能輸入端的瞬間電壓為R[2(N-1)]/(R[2(N-1)-1]+R[2(N-1)])* (VCC-V)；
[0048]為實現(xiàn)先上電的電壓后去電，需要保證R[2 (N-1)]/(R[2(N-1)-1]+R[2(N-1)])*(VCC-V) <...< (R4/(R4+R3)) *(VCC-V) < (R2/(R2+R1))* (VCC-V) < VCC,即保證 R[2 (N_l) ] / (R[2 (N_l)-1]+R[2 (N_l) ]) <...< R4/(R4+R3) < R2/(R2+R1)。因此可設置不同單電壓控制電路中的分壓電阻，使得隨著i的逐漸增大，由第i單電壓控制電路中分壓電路構成的阻值R[2(1-1)]/(R[2(1-1)-1]+R[2(1-1)])逐漸減小。經(jīng)上述多電壓時序控制電路去電的電壓時序如圖2-2所示。
[0049]對于其他形式的分壓電路，只要保證隨著i的逐漸增大，所述分壓點到地的電阻與分壓電路的總電阻的比值逐漸減小，均可實現(xiàn)先上電的電壓后去電。
[0050]圖3給出了本實施例的一個本應用示例的多電壓時序控制電路示意圖。在該實施例中，比較器為一個NPN三極管VT1，其輸入基準電壓為VTl的基極和集電極之間的導通電壓0.7V，R2-4 = R3-4 = 47.5K，R2-5 = 10K, R3-5 = 9K，經(jīng)該多電壓時序控制電路輸出的實測上電波形示意圖和去電波形示意圖分別如圖4-1和圖4-2所示。
[0051]本領域普通技術人員可以理解上述方法中的全部或部分步驟可通過程序來指令相關硬件完成，所述程序可以存儲于計算機可讀存儲介質(zhì)中，如只讀存儲器、磁盤或光盤等?？蛇x地，上述實施例的全部或部分步驟也可以使用一個或多個集成電路來實現(xiàn)，相應地，上述實施例中的各模塊/單元可以采用硬件的形式實現(xiàn)，也可以采用軟件功能模塊的形式實現(xiàn)。本發(fā)明不限制于任何特定形式的硬件和軟件的結合。
[0052]需要說明的是，本發(fā)明還可有其他多種實施例，在不背離本發(fā)明精神及其實質(zhì)的情況下，熟悉本領域的技術人員可根據(jù)本發(fā)明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
【權利要求】
1.一種多電壓時序控制電路，其特征在于，所述電路包括N個單電壓控制電路和N個電壓VCC輸出電路，其中， 第I單電壓控制電路的使能輸入端與供電電壓連接，第I單電壓控制電路的輸出端連接至電壓VCCl輸出電路的使能輸入端； 第i單電壓控制電路的使能輸入端與電壓VCC (1-1)輸出電路的輸出端連接，第i單電壓控制電路的輸出端連接至電壓VCC(i)輸出電路的使能輸入端，I < i < N+l, i為整數(shù)。
2.如權利要求1所述的電路，其特征在于，所述第i單電壓控制電路包括一個比較器、一個開關電路和一個電阻電路，其中， 所述比較器將經(jīng)電壓vcc(1-l)輸出電路輸出的信號與預設的基準電壓作為輸入信號,其中，經(jīng)電壓VCC(1-l)輸出電路輸出的信號輸入所述比較器的一端為所述使能輸入端; 所述比較器的輸出端與開關電路的輸入端連接； 所述開關電路的輸出端經(jīng)電阻電路接地； 所述電阻電路的正電壓輸出端與電壓VCC(i)輸出電路的使能輸入端連接。
3.如權利要求2所述的電路，其特征在于，所述電路進一步包括: 所述開關電路包括三極管； 所述比較器的輸出端與三極管的基極連接； 所述三極管的另外兩個電極中一個電極與供電電壓連接，另一個電極經(jīng)電阻電路接地。
4.如權利要求2所述的電路，其特征在于， 所述電阻電路為分壓電路，所述電阻電路的正電壓輸出端為分壓電路的一個分壓點。
5.如權利要求4所述的電路，其特征在于， 隨著i的逐漸增大，所述分壓點到地的電阻與分壓電路的總電阻的比值逐漸減小。
6.如權利要求5所述的電路，其特征在于， 所述分壓電路由電阻R[2(1-1)-1]和R[2(1-1)]串聯(lián)組成； 分壓點的電壓為電阻R[2(1-1)]兩端的電壓； 隨著 i 的逐漸增大，R[2(1-l)]/(R[2(1-l)-l]+R[2(1-l)])逐漸減小。
【文檔編號】G05F1/56GK103869856SQ201210531432
【公開日】2014年6月18日 申請日期:2012年12月11日 優(yōu)先權日:2012年12月11日
【發(fā)明者】葉穩(wěn)鋒, 譚建 申請人:中興通訊股份有限公司