專利名稱：高精度帶隙基準(zhǔn)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路領(lǐng)域，尤其涉及高精度、低失調(diào)的帶隙基準(zhǔn)電路的設(shè)計(jì)，具體講，涉及高精度帶隙基準(zhǔn)電路。
背景技術(shù)：
圖I為傳統(tǒng)的帶隙基準(zhǔn)電路，其中虛框內(nèi)部為ー個(gè)放大器，由于Q2管由8個(gè)相同的管并聯(lián)組成，流過(guò)每個(gè)管的電流為總的1/8，則，
JJ
AFeir=Fejri-Fiiri=FrIn-—-Vr In= Vt In η 其中 η = 8。因此，參考電壓
Vr4 = fBh+2/4 = Vmi +-l^^Rh VBEl具有負(fù)溫度系數(shù)，ντ =——具有正溫度系數(shù)，
ndf し 3 Frtri 2.KR
為與溫度系數(shù)無(wú)關(guān)的量,i設(shè)計(jì)得出·^即得到與溫度無(wú)關(guān)的基
準(zhǔn)電壓 Vref, Vref ^ VBE1+17. 2Vt ^ I. 23V。但是當(dāng)電路中的成對(duì)MOS管不能很好匹配的時(shí)候，會(huì)產(chǎn)生ー個(gè)失調(diào)電壓，因而需 要找到ー個(gè)方案來(lái)消除這種失調(diào)電壓。

發(fā)明內(nèi)容
本發(fā)明g在克服現(xiàn)有技術(shù)的不足，盡量減小失調(diào)電壓的影響，為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是，高精度帶隙基準(zhǔn)電路，由PMOS管PU P2、P3、P4，NMOS管NI、N2，三極管Q1、Q2組成，其特征是，PMOS管P1、P2的柵極相連，PMOS管P1、P2的源極接電源，PMOS管Pl的漏極接兩個(gè)CMOS開(kāi)關(guān)的輸入端，PMOS管Pl的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與PMOS管Pl的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)，與PMOS管Pl的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)；PM0S管P2的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與PMOS管P2的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)，與PMOS管P2的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)；三極管Q1、Q2基極相連且連接到C點(diǎn)，三極管Ql的發(fā)射極經(jīng)電阻Rn連接到三極管Q2的發(fā)射極，三極管Ql的發(fā)射極經(jīng)電阻Rs接地；PM0S管P3、P4的源極接電源，PMOS管P3、P4的柵極相連，PMOS管P3、P4的漏極分別對(duì)應(yīng)連接NMOS管NI、N2的源極，NMOS管NI、N2的漏極相連并經(jīng)電阻Rt接地；PMOS管P3的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到A點(diǎn)、B點(diǎn)，與PMOS管P3的漏極連接且輸出端連接到A點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與PMOS管P3的漏極連接且輸出端連接到B點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)；
PMOS管P4的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到A點(diǎn)、B點(diǎn)，與PMOS管P4的漏極連接且輸出端連接到A點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與PMOS管P3的漏極連接且輸出端連接到B點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)；NMOS管NI的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與NMOS管NI的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與NMOS管NI的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)；NMOS管N2的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與NMOS管N2的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖 信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與NMOS管N2的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)；A、B、C、D點(diǎn)分別為PMOS管PI、P3柵極、三極管Ql、Q2集電極。CMOS開(kāi)關(guān)的結(jié)構(gòu)為ー個(gè)PMOS管源極與ー個(gè)NMOS管源極相連并作為輸入端，漏極相連并作為輸出端，PMOS管柵極為負(fù)時(shí)鐘端，NMOS管柵極為正時(shí)鐘端。本發(fā)明的技術(shù)特點(diǎn)及效果本發(fā)明利用二分頻時(shí)鐘使各器件交替連接，使各器件產(chǎn)生的失調(diào)電壓在一定周期內(nèi)大小相等、方向相反、持續(xù)時(shí)間相同，能夠達(dá)到消除失調(diào)電壓的目的。


圖I.傳統(tǒng)的帶隙基準(zhǔn)電路。圖2.優(yōu)化后的帶隙基準(zhǔn)電路。圖3. 二分頻時(shí)鐘波形。圖4. CMOS開(kāi)關(guān)的內(nèi)部結(jié)構(gòu)。圖5.反相器電路。
具體實(shí)施例方式圖2為優(yōu)化后的帶隙基準(zhǔn)電路結(jié)構(gòu)。其中Xl與X2為二分頻時(shí)鐘，其波形圖如圖3所示，Xl周期為lus，X2周期為2us。圖4為CMOS開(kāi)關(guān)的內(nèi)部結(jié)構(gòu)。圖5為反相器的電路結(jié)構(gòu)。這樣由圖2可以看出，在Xl周期變化過(guò)程中，NI與N2輪流與C點(diǎn)和D點(diǎn)相連接，并且NI與N2兩條支路輪流與A點(diǎn)和B點(diǎn)相連接。同時(shí)，在X2周期變化過(guò)程中，Ql與Q2輪流與Pl和P2相連接。如此設(shè)計(jì)，當(dāng)電路中產(chǎn)生失配的時(shí)候，對(duì)輸出電壓的影響也是周期性高低變化，經(jīng)過(guò)后續(xù)的濾波電路后可以看做穩(wěn)定值。表I為圖2所示電路中各MOS器件的尺寸。表2為圖2所示電路中各電阻的阻值。表3為圖4所示電路的器件尺寸。表4為圖5所示電路的器件尺寸。
當(dāng)電源電壓為I. 5V時(shí)，輸出電壓穩(wěn)定在1.232V，這時(shí)Ql與Q2支路電流均為14. 33uA, NI支路電流為537. 9nA, N2支路電流為619. 2nA。當(dāng)電源電壓為3. 3V是，輸出電壓穩(wěn)定在1.232V，這時(shí)Ql與Q2支路電流均為14. 24uA, NI支路電流為579. 3nA, N2支路電流為638. 9nA。當(dāng)Pl減小10%時(shí)，利用圖I電路結(jié)構(gòu)輸出電壓值為I. 175V，利用圖2電路結(jié)構(gòu)輸出電壓值為I. 232V。當(dāng)Pl增加10%時(shí)，利用圖I電路結(jié)構(gòu)輸出電壓值為I. 287V，利用圖2電路結(jié)構(gòu)輸出電壓值為I. 234V。由此可見(jiàn)，利用本發(fā)明所示電路結(jié)構(gòu)能夠明顯抑制失調(diào)電壓。
.表I
權(quán)利要求
1.一種高精度帶隙基準(zhǔn)電路，由PMOS管P1、P2、P3、P4，NMOS管NI、N2，三極管Ql、Q2組成，其特征是，PMOS管P1、P2的柵極相連，PMOS管P1、P2的源極接電源，PMOS管Pl的漏極接兩個(gè)CMOS開(kāi)關(guān)的輸入端，PMOS管Pl的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與PMOS管Pl的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)，與PMOS管Pl的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)；PM0S管P2的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與PMOS管P2的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)，與PMOS管P2的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端 分別對(duì)應(yīng)連接脈沖信號(hào)X2、脈沖信號(hào)X2反相信號(hào)；三極管Ql、Q2基極相連且連接到C點(diǎn)，三極管Ql的發(fā)射極經(jīng)電阻Rn連接到三極管Q2的發(fā)射極，三極管Ql的發(fā)射極經(jīng)電阻Rs接地；PM0S管P3、P4的源極接電源，PMOS管P3、P4的柵極相連，PMOS管P3、P4的漏極分別對(duì)應(yīng)連接NMOS管NI、N2的源極，NMOS管NI、N2的漏極相連并經(jīng)電阻Rt接地； PMOS管P3的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到A點(diǎn)、B點(diǎn)，與PMOS管P3的漏極連接且輸出端連接到A點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與PMOS管P3的漏極連接且輸出端連接到B點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)； PMOS管P4的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到A點(diǎn)、B點(diǎn)，與PMOS管P4的漏極連接且輸出端連接到A點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與PMOS管P3的漏極連接且輸出端連接到B點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)； NMOS管NI的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與NMOS管NI的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與NMOS管NI的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)； NMOS管N2的漏極連接的兩個(gè)CMOS開(kāi)關(guān)的輸出端分別各自連接到C點(diǎn)、D點(diǎn)，與NMOS管N2的漏極連接且輸出端連接到C點(diǎn)的CMOS開(kāi)關(guān)的正、負(fù)時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)，與NMOS管N2的漏極連接且輸出端連接到D點(diǎn)的CMOS開(kāi)關(guān)的負(fù)、正時(shí)鐘端分別對(duì)應(yīng)連接脈沖信號(hào)XI、脈沖信號(hào)Xl反相信號(hào)； A、B、C、D點(diǎn)分別為PMOS管P1、P3柵極、三極管Ql、Q2集電極。
2.如權(quán)利要求I所述的高精度帶隙基準(zhǔn)電路，其特征是，CMOS開(kāi)關(guān)的結(jié)構(gòu)為一個(gè)PMOS管源極與一個(gè)NMOS管源極相連并作為輸入端，漏極相連并作為輸出端，PMOS管柵極為負(fù)時(shí)鐘端，NMOS管柵極為正時(shí)鐘端。
全文摘要
本發(fā)明涉及集成電路領(lǐng)域。為盡量減小失調(diào)電壓的影響，本發(fā)明采取的技術(shù)方案是，高精度帶隙基準(zhǔn)電路，由PMOS管P1、P2、P3、P4，NMOS管N1、N2，三極管Q1、Q2組成，此外還包括10個(gè)coms開(kāi)關(guān)，使N1與N2輪流與C點(diǎn)和D點(diǎn)相連接，并且N1與N2兩條支路輪流與A點(diǎn)和B點(diǎn)相連接；或者，Q1與Q2輪流與P1和P2相連接。本發(fā)明主要應(yīng)用于高精度帶隙基準(zhǔn)電路的設(shè)計(jì)制造。
文檔編號(hào)G05F1/56GK102681583SQ20121017030
公開(kāi)日2012年9月19日 申請(qǐng)日期2012年5月28日 優(yōu)先權(quán)日2012年5月28日
發(fā)明者于海明, 史再峰, 姚素英, 徐江濤, 陳思海, 高靜 申請(qǐng)人:天津大學(xué)