專利名稱：內(nèi)建數(shù)字電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計領(lǐng)域，尤其涉及一種內(nèi)建數(shù)字電源電路。
背景技術(shù)：
在汽車電子和工業(yè)電子領(lǐng)域中，由于經(jīng)常涉及較高并且波動范圍較大的電源電壓應(yīng)用，因此為了保證電路中芯片的使用安全，就要求芯片在所有可能遇到的電源電壓范圍內(nèi)正常工作，為此常采用的是高低壓工藝混用的混合信號集成電路設(shè)計方案，其特點為采用高壓器件抵抗較高的外部電源電壓，采用低壓器件進(jìn)行信號處理和數(shù)字控制。而針對低壓器件的數(shù)字電路，經(jīng)常需要設(shè)計與之相適應(yīng)的內(nèi)部數(shù)字電源電路，以避免低壓器件的擊穿?，F(xiàn)有技術(shù)中的內(nèi)建數(shù)字電源電路常用低壓差線性穩(wěn)壓器LD0(low dropout regulator)生成，參考圖I所示，外部基準(zhǔn)電壓源Bandgap為低壓差線性穩(wěn)壓器LDO提供外部基準(zhǔn)電壓Vref,Bandgap和運(yùn)算放大器OPA(operational amplifier)及功率管Pl均由高壓器件生成，R1^ R2為相同工藝類型的電阻，C1為外接穩(wěn)壓電容，VDDA為外部高壓電源，Vcc 為該電路產(chǎn)生的內(nèi)建數(shù)字電源，根據(jù)LDO的工作原理，內(nèi)建數(shù)字電源V。。= Vref^R2ZR10現(xiàn)有技術(shù)中的Bandgap電路、OPA需要采用高壓工藝器件以抵抗外部電源電壓，且每個電路模塊支路一般較多，因此整體電路所用器件規(guī)模較大，具有功耗高、面積大、結(jié)構(gòu)復(fù)雜的缺點。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明目的在于提供一種內(nèi)建數(shù)字電源電路，以解決現(xiàn)有技術(shù)中的內(nèi)建數(shù)字電源電路功耗高、面積大、結(jié)構(gòu)復(fù)雜的缺點。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案—種內(nèi)建數(shù)字電源電路，包括第一鏡像電流源、第二鏡像電流源、第三鏡像電流源、第四鏡像電流源、第一電流源、第二電流源、以及內(nèi)建模擬電源；所述第一鏡像電流源包括第一電流支路和第二電流支路；所述第二鏡像電流源包括第三電流支路和第四電流支路；所述第三鏡像電流源包括第五電流支路和第六電流支路；所述第四鏡像電流源包括第七電流支路和第八電流支路；所述第一電流支路的一端與所述第一電流源連接，另一端接地；所述第二電流支路的一端與所述第三電流支路的一端連接，所述第二電流支路的另一端接地，所述第三電流支路的另一端與外部電源電壓連接；所述第四電流支路的一端與所述外部電源電壓連接，另一端與所述第五電流支路的一端連接，所述第五電流支路的另一端接地；所述第六電流支路的一端與所述內(nèi)建模擬電源連接，另一端與所述第七電流支路的一端連接，所述第七電流支路的另一端接地；
4
所述第八電流支路的一端與所述第二電流源連接，另一端接地；所述第四電流支路和所述第五電流支路的公共端為輸出端，用于輸出所述內(nèi)建數(shù)字電源電路的電壓。優(yōu)選的，在上述內(nèi)建數(shù)字電源電路中，還包括第一電容和第二電容；所述第一電容的一極板與所述第五電流支路和所述第六電流支路的公共端相連， 另一極板接地；所述第二電容的一極板與輸出端相連，另一極板接地。優(yōu)選的，在上述內(nèi)建數(shù)字電源電路中，第一電流支路為第一高壓NMOS管形成的電流支路，第二電流支路為第二高壓 NMOS管形成的電流支路；；第三電流支路為第一高壓PMOS管形成的電流支路，第四電流支路為第二高壓 PMOS管形成的電流支路；第五電流支路為第二低壓PMOS管形成的電流支路，第六電流支路為第一低壓 PMOS管形成的電流支路；第七電流支路為第二低壓NMOS管形成的電流支路，第八電流支路為第一低壓 NMOS管形成的電流支路；其中所述第一高壓NMOS管的柵極與自身的漏極相連，且所述第一高壓NMOS管的柵極與所述第二高壓NMOS管的柵極相連，所述第一高壓NMOS管的漏極連接所述第一電流源，所述第一高壓NMOS管的源極及襯底連接地端；所述第二高壓NMOS管的漏極與所述第一高壓PMOS管的漏極連接，所述第二高壓 NMOS管的源極及襯底連接地端；所述第一高壓PMOS管的柵極與自身的漏極相連，所述第一高壓PMOS管的源極及襯底與外部電源電壓連接；所述第二高壓PMOS管的柵極與所述第一高壓PMOS管的柵極連接，所述第二高壓 PMOS管的源極及襯底與所述外部電源電壓連接，所述第二高壓PMOS管的漏極與所述第二低壓PMOS管的源極連接；所述第二低壓PMOS管的漏極連接地端，所述第二低壓PMOS管的襯底連接其自身的源極；所述第一低壓PMOS管的柵極與自身的漏極相連，與所述第二低壓PMOS管的柵極連接，所述第一低壓PMOS管的源極及襯底與所述內(nèi)建模擬電源連接，所述第一低壓PMOS管的漏極與所述第二低壓NMOS管的漏極連接；所述第二低壓NMOS管的源極及襯底連接地端，所述第二低壓NMOS管的柵極與所述第一低壓NMOS管的柵極連接；所述第一低壓NMOS管的柵極與自身的漏極相連，且所述第一低壓NMOS管的漏極與所述第二電流源連接，所述第一低壓NMOS管的源極及襯底連接地端。由以上本申請實施例提供的技術(shù)方案可見，本發(fā)明運(yùn)用幾路鏡像電流源就能夠?qū)崿F(xiàn)內(nèi)建數(shù)字電源電路的功能，且相較于現(xiàn)有技術(shù)中的電路，本發(fā)明涉及電路5個支路，所用器件數(shù)量一般相當(dāng)于一個小型OPA大小，面積會小很多，由于本發(fā)明的電路支路較少，規(guī)模較小，所以能耗較小，結(jié)構(gòu)簡單。另外，因高壓工藝器件需要額外工藝步驟，MOS管柵寬柵長設(shè)置相同的高壓工藝和低壓工藝器件，一般高壓器件比低壓器件面積要大的多。而運(yùn)用高低壓工藝相結(jié)合的方式， 將其中一些不需要承受高電壓的MOS管替換為低壓管，面積會較小很多。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖I為本發(fā)明現(xiàn)有技術(shù)中的內(nèi)建數(shù)字電源電路的結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例所提供的一種內(nèi)建數(shù)字電源電路的整體電路結(jié)構(gòu)示意圖；圖3是本發(fā)明外部電源電壓上電時，內(nèi)建數(shù)字電壓DVDD_INNER的波形圖。
具體實施例方式為了引用和清楚起見，下文中使用的簡寫或縮寫總結(jié)如下NMOS N-Mental-0xide-Semiconductor,金屬-氧化物-半導(dǎo)體；PMOS positive channel Metal Oxide Semiconductor, n 型襯底、p 溝道，靠空穴的流動運(yùn)送電流的MOS管。下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。參考圖2，示出了一種內(nèi)建數(shù)字電源電路的整體電路結(jié)構(gòu)示意圖?！N內(nèi)建數(shù)字電源電路，包括第一鏡像電流源I、第二鏡像電流源2、第三鏡像電流源3、第四鏡像電流源4、第一電流源Irefl、第二電流源Iref2，及內(nèi)建模擬電源AVDD_ INNER。第一鏡像電流源I包括第一電流支路和第二電流支路，第一電流支路為第一高壓 NMOS管NMHl形成的電流支路，第二電流支路為第二高壓NMOS管NMH2形成的電流支路；第二鏡像電流源2包括第三電流支路和第四電流支路，第三電流支路為第一高壓 PMOS管PMHl形成的電流支路，第四電流支路為第二高壓PMOS管PMH2形成的電流支路；第三鏡像電流源3包括第五電流支路和第六電流支路，第五電流支路為第二低壓 PMOS管PM2形成的電流支路，第六電流支路為第一低壓PMOS管PMl形成的電流支路；第四鏡像電流源4包括第七電流支路和第八電流支路，第七電流支路為第二低壓 NMOS管匪2形成的電流支路，第八電流支路為第一低壓NMOS管Wl形成的電流支路；其中第一高壓NMOS管NMHl的柵極與自身的漏極相連，且第一高壓NMOS管NMHl的漏極與第二高壓NMOS管NMH2的柵極相連，第一高壓NMOS管NMHl的漏極連接第一電流源Irefl， 第一高壓NMOS管NMHl的源極連接地端；
第二高壓NMOS管NMH2的柵極與第一高壓NMOS管NMHl的柵極連接，第二高壓NMOS 管NMH2的漏極與第一高壓PMOS管PMHl的漏極連接，第二高壓NMOS管NMH2的源極連接地端;第一高壓PMOS管PMHl的柵極與自身的漏極相連，第一高壓PMOS管PMHl的源極與外部電源電壓VDD_0UT連接；第二高壓PMOS管PMH2的柵極與第一高壓PMOS管PMHl的柵極連接，第二高壓PMOS 管PMH2的源極與外部電源電壓VDD_0UT連接，第二高壓PMOS管PMH2的漏極與第二低壓 PMOS管PM2的源極連接，第二高壓PMOS管PMH2的漏極與第二低壓PMOS管PM2的源極連接結(jié)點作為內(nèi)建數(shù)字電源DVDD_INNER的輸出端；第二低壓PMOS管PM2的漏極連接地端；第一低壓PMOS管PMl的柵極與第二低壓PMOS管PM2的柵極連接，第一低壓PMOS 管PMl的源極與內(nèi)建模擬電源AVDD_INNER連接，第一低壓PMOS管PMl的漏極與第二低壓 NMOS管匪2的漏極連接；第一電容CO的上極板連接第一低壓PMOS管PMl及第二低壓PMOS管PM2的柵極， 第一電容CO的下極板連接地端。第二低壓NMOS管匪2的源極連接地端；第一低壓NMOS管匪I的柵極與第二低壓NMOS管匪2的柵極連接，第一低壓NMOS 管NMl的柵極與自身的漏極相連，且第一低壓NMOS管NMl的漏極與第二電流源Iref2連接， 第一低壓NMOS管匪I的源極連接地端。 上述第一高壓NMOS管NMHl、第二高壓NMOS管NMH2、第一低壓NMOS管NMl，及第二低壓NMOS管NM2的襯底均連接地端。上述第一高壓PMOS管PMH1、第二高壓PMOS管PMH2的襯底均連接外部電源電壓 DVDD_0UT ;第一低壓PMOS管PMl的襯底連接內(nèi)建模擬電源AVDD_INNER，第二低壓PMOS管 PM2的襯底連接第二高壓PMOS管PMH2與第二低壓PMOS管PM2的公共端。由以上本申請實施例提供的技術(shù)方案可見，本發(fā)明運(yùn)用幾路鏡像電流源就能夠?qū)崿F(xiàn)內(nèi)建數(shù)字電源電路的功能，且相較于現(xiàn)有技術(shù)中的電路，本發(fā)明涉及電路5個支路，所用器件數(shù)量一般相當(dāng)于一個小型OPA大小，面積會小很多，由于本發(fā)明的電路支路較少，規(guī)模較小，所以能耗較小，結(jié)構(gòu)簡單。另外，因高壓工藝器件需要額外工藝步驟，MOS管柵寬柵長設(shè)置相同的高壓工藝和低壓工藝器件，一般高壓器件比低壓器件面積要大的多。而運(yùn)用高低壓工藝相結(jié)合的方式， 將其中一些不需要承受高電壓的MOS管替換為低壓管，面積會較小很多。上述的電路的具體工作過程如下電路處于工作狀態(tài)時，所有MOS器件均處于飽和狀態(tài)，電路共存在四對鏡像電流鏡。NMH2鏡像NMHl中的電流Irefl，PMHl中的電流與NMH2的電流相等，PMH2鏡像PMHl中的電流；NM2鏡像匪I的電流Iref2，PMl的電流與匪2的電流相等，PM2鏡像PMl的電流。 通過設(shè)置第一低壓PMOS管PMl和第二低壓PMOS管PM2的過驅(qū)動電壓相等(過驅(qū)動電壓指該管的柵源電壓絕對值與閾值電壓絕對值的差值，即I Vgs I -1 Vth I)，使內(nèi)建數(shù)字電壓DVDD_ INNER電壓值等于AVDD_INNER電壓值。因為上述鏡像電流鏡鏡像關(guān)系的存在，PMH2的工作電流Id(PMH2) = nl*Irefl,nl 為 Irefl 到 Id(PMH2)的鏡像倍數(shù)，PM2 工作電流 Id(PM2) = n2*Iref2，n2 為 Iref2 到 Id(PM2)的鏡像倍數(shù)。對系統(tǒng)的直流信號進(jìn)行分析，可知Id(PMH2) = Id(PM2)+I_load，即 nl*Irefl = n2*Iref2+I_load。所以Id(PM2)越大，輸出極點越大，驅(qū)動能力越強(qiáng)。因此為了增大數(shù)字電源的驅(qū)動能力，可以將Id(PM2)電流值設(shè)置的大一些。上述的內(nèi)建數(shù)字電源電路實施例還可以包括第一電容CO和第二電容Cl，其中，Cl 為穩(wěn)壓電容，用于減小數(shù)字電路工作時電荷注入及時鐘饋通對內(nèi)建數(shù)字電壓DVDD_INNER 電壓值的影響，CO為濾波電容，用于濾除數(shù)字電源毛刺對內(nèi)建模擬電源AVDD_INNER的影響。第一電容CO的一極板與第五電流支路中的第二低壓PMOS管PM2的柵極和第六電流支路中的第一低壓PMOS管PMl的柵極相連，第一電容CO的另一極板接地；第二電容Cl 的一極板與輸出端相連，另一極板接地。具體的，NM2的漏極、PMl的漏極及柵極、PM2的柵極與電容CO的上極板相連；PMH2 的漏極、PM2的源極及襯底與穩(wěn)壓電容Cl的上極板相連，并且該節(jié)點作為內(nèi)建數(shù)字電壓 DVDD_INNER的輸出端。其具體工作過程可以為假設(shè)當(dāng)數(shù)字電路工作時有正電荷Ql注入到電容Cl上， 會產(chǎn)生電壓值為Q1/C1的正電壓毛刺，該毛刺使PM2的過驅(qū)動電壓增大，從而PM2的源漏電流Id(PM2)增大，因此時[Id(PMH2)-I_load] < Id(PM2)，故增大的電流會把內(nèi)建數(shù)字電壓 DVDD_INNER電壓值拉回到原設(shè)置的電壓值；當(dāng)注入電荷Ql為負(fù)電荷時，工作情況與上述相反。并且當(dāng)內(nèi)建數(shù)字電壓DVDD_INNER上的電壓毛刺通過容性通路傳遞到PM2的柵極時，會使PM2柵極有電荷Q2 = Ql*Cgs2/Cl注入，產(chǎn)生Q2/C0 = Ql*Cgs2/(C1*C0)的電壓毛刺，由于PM2的柵源電容Cgs2較小，CO較大，故Cgs2/C0 << 1，所以該Q2/C0電壓毛刺較原來正電壓毛刺Q1/C1減小很多，因此本實施例可以實現(xiàn)濾波功能。另外，本方案還能夠避免內(nèi)建數(shù)字電壓DVDD_INNER過沖擊穿負(fù)載數(shù)字電路，具體的，外部電源VDD_0UT上電，當(dāng)發(fā)生過沖時，PM2的源極電壓升高，過驅(qū)動電壓增大，PM2增大的電流將過沖電壓拉低，從而避免負(fù)載數(shù)字電路器件被擊穿。圖3是該發(fā)明外部電源電壓上電時，內(nèi)建數(shù)字電壓DVDD_INNER的波形圖，圖中上方波形為外部電源電壓VDD_0UT的上電波形，下方波形為內(nèi)建電源電壓DVDD_INNER隨VDD_ OUT上電時的電壓波形，從圖中可以看出，該內(nèi)建數(shù)字電壓DVDD_INNER電壓波形沒有毛刺， 因此VDD_0UT上電時DVDD_INNER沒有發(fā)生過沖現(xiàn)象，負(fù)載電路不會擊穿。需要說明的是，本申請上述實施例中的鏡像電流源也可以采用IGBT管或三極管實現(xiàn)，上述實施例僅僅是本申請的優(yōu)選實施例，并不造成對本申請的公開和保護(hù)范圍的限制。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。 對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.一種內(nèi)建數(shù)字電源電路，其特征在于，包括第一鏡像電流源、第二鏡像電流源、第三鏡像電流源、第四鏡像電流源、第一電流源、第二電流源、以及內(nèi)建模擬電源；所述第一鏡像電流源包括第一電流支路和第二電流支路；所述第二鏡像電流源包括第三電流支路和第四電流支路；所述第三鏡像電流源包括第五電流支路和第六電流支路；所述第四鏡像電流源包括第七電流支路和第八電流支路；所述第一電流支路的一端與所述第一電流源連接，另一端接地；所述第二電流支路的一端與所述第三電流支路的一端連接，所述第二電流支路的另一端接地，所述第三電流支路的另一端與外部電源電壓連接；所述第四電流支路的一端與所述外部電源電壓連接，另一端與所述第五電流支路的一端連接，所述第五電流支路的另一端接地；所述第六電流支路的一端與所述內(nèi)建模擬電源連接，另一端與所述第七電流支路的一端連接，所述第七電流支路的另一端接地；所述第八電流支路的一端與所述第二電流源連接，另一端接地；所述第四電流支路和所述第五電流支路的公共端為輸出端，用于輸出所述內(nèi)建數(shù)字電源電路的電壓。
2.如權(quán)利要求I所述內(nèi)建數(shù)字電源電路，其特征在于，還包括第一電容和第二電容；所述第一電容的一極板與所述第五電流支路和所述第六電流支路的公共端相連，另一極板接地；所述第二電容的一極板與輸出端相連，另一極板接地。
3.如權(quán)利要求I或2所述內(nèi)建數(shù)字電源電路，其特征在于，第一電流支路為第一高壓NMOS管形成的電流支路，第二電流支路為第二高壓NMOS管形成的電流支路；；第三電流支路為第一高壓PMOS管形成的電流支路，第四電流支路為第二高壓PMOS管形成的電流支路；第五電流支路為第二低壓PMOS管形成的電流支路，第六電流支路為第一低壓PMOS管形成的電流支路；第七電流支路為第二低壓NMOS管形成的電流支路，第八電流支路為第一低壓NMOS管形成的電流支路；其中所述第一高壓NMOS管的柵極與自身的漏極相連，且所述第一高壓NMOS管的柵極與所述第二高壓NMOS管的柵極相連，所述第一高壓NMOS管的漏極連接所述第一電流源，所述第一高壓NMOS管的源極及襯底連接地端；所述第二高壓NMOS管的漏極與所述第一高壓PMOS管的漏極連接，所述第二高壓NMOS 管的源極及襯底連接地端；所述第一高壓PMOS管的柵極與自身的漏極相連，所述第一高壓PMOS管的源極及襯底與外部電源電壓連接；所述第二高壓PMOS管的柵極與所述第一高壓PMOS管的柵極連接，所述第二高壓PMOS 管的源極及襯底與所述外部電源電壓連接，所述第二高壓PMOS管的漏極與所述第二低壓PMOS管的源極連接；所述第二低壓PMOS管的漏極連接地端，所述第二低壓PMOS管的襯底連接其自身的源極；所述第一低壓PMOS管的柵極與自身的漏極相連，與所述第二低壓PMOS管的柵極連接， 所述第一低壓PMOS管的源極及襯底與所述內(nèi)建模擬電源連接，所述第一低壓PMOS管的漏極與所述第二低壓NMOS管的漏極連接；所述第二低壓NMOS管的源極及襯底連接地端，所述第二低壓NMOS管的柵極與所述第一低壓NMOS管的柵極連接；所述第一低壓NMOS管的柵極與自身的漏極相連，且所述第一低壓NMOS管的漏極與所述第二電流源連接，所述第一低壓NMOS管的源極及襯底連接地端。
全文摘要
本發(fā)明提供了一種內(nèi)建數(shù)字電源電路，包括第一鏡像電流源、第二鏡像電流源、第三鏡像電流源、第四鏡像電流源、第一電流源、第二電流源、以及內(nèi)建模擬電源，本發(fā)明運(yùn)用幾路鏡像電流源就能夠?qū)崿F(xiàn)內(nèi)建數(shù)字電源電路的功能，且相較于現(xiàn)有技術(shù)中的電路，本發(fā)明涉及電路5個支路，所用器件數(shù)量一般相當(dāng)于一個小型OPA大小，面積會小很多，由于本發(fā)明的電路支路較少，規(guī)模較小，所以能耗較小，結(jié)構(gòu)簡單。
文檔編號G05F3/26GK102591401SQ20121007171
公開日2012年7月18日 申請日期2012年3月16日 優(yōu)先權(quán)日2012年3月16日
發(fā)明者王帥旗, 賈曉偉, 鄧龍利 申請人:北京經(jīng)緯恒潤科技有限公司