專利名稱：一種plc多路ab相高速計數(shù)的控制系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及PLC計數(shù)領(lǐng)域，更具體地說，涉及一種PLC多路AB相高速計數(shù)的控制系統(tǒng)和方法。
背景技術(shù)：
PLC (可編程邏輯控制器)一般都具有計數(shù)器功能，根據(jù)計數(shù)方式，分為普通和高速計數(shù)器。高速計數(shù)一般分為單相單計數(shù)、單相雙計數(shù)和AB相計數(shù)，其中，AB相計數(shù)廣泛應(yīng) 用于運動控制方面，比如電機的位置反饋、移動距離和旋轉(zhuǎn)角度的測量等場合。隨著工業(yè)自動化應(yīng)用需求的增長和應(yīng)用場合的擴大，對PLC的AB相高速計數(shù)的計數(shù)性能、穩(wěn)定性和易用性提出了更高的要求。目前，PLC的AB相計數(shù)方法的實現(xiàn)和控制方式較為復(fù)雜，PLC AB相同時計數(shù)的路數(shù)不多于2路，不適于實際的生產(chǎn)應(yīng)用中需要控制多軸的場合，因此亟待發(fā)展一種控制方式較為簡單的PLC多路AB計數(shù)方法。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題在于，針對現(xiàn)有PLC的AB相計數(shù)的路數(shù)不能滿足多軸的場合，提供一種PLC多路AB相高速計數(shù)的控制系統(tǒng)和方法。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是構(gòu)造一種PLC多路AB相高速計數(shù)的控制系統(tǒng)，包括微控制單元和FPGA，所述微控制單元具有多個AB相計數(shù)器，所述FPGA中設(shè)有與所述微控制單元中多個AB相計數(shù)器一一對應(yīng)的多個映射計數(shù)器；所述微控制單元對AB相計數(shù)器初始化，并在AB相計數(shù)器初始化時使能FPGA中與之對應(yīng)的映射計數(shù)器，每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，所述微控制單元采用定時中斷的方式獲取所述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。在根據(jù)本發(fā)明所述的PLC多路AB相高速計數(shù)的控制系統(tǒng)中，所述微控制單元還包括中斷管理模塊，所述FPGA還包括比較模塊、雙端口 RAM和中斷模塊；
其中所述雙端口 RAM分別連接PLC的微控制單元和FPGA的比較模塊；所述雙端口RAM中包括有多個比較寄存器，每一個比較寄存器對應(yīng)一個AB相計數(shù)器和映射計數(shù)器，所述雙端口 RAM根據(jù)所述微控制單元存儲的PLC程序中各路AB相計數(shù)器的設(shè)定值設(shè)置與之對應(yīng)的比較寄存器的值；所述比較模塊循環(huán)從所述雙端口 RAM中讀取每一個比較寄存器的值并與對應(yīng)的映射計數(shù)器中的計數(shù)值進行比較判斷計數(shù)值是否達到比較寄存器的值；所述中斷模塊用于根據(jù)中斷管理模塊創(chuàng)建的中斷表進行中斷使能設(shè)置，并根據(jù)所述中斷使能設(shè)置和所述比較模塊的比較結(jié)果輸出計數(shù)完成中斷信號到所述PLC的微控制單元的中斷管理模塊。在根據(jù)本發(fā)明所述的PLC多路AB相高速計數(shù)的控制系統(tǒng)中，所述微控制單元還包括事件觸發(fā)模塊，用于根據(jù)所述中斷管理模塊接收的計數(shù)完成中斷信號觸發(fā)預(yù)設(shè)事件。本發(fā)明還提供了一種PLC多路AB相高速計數(shù)的控制方法，其中所述PLC包括微控制單元和FPGA，所述微控制單元具有多個AB相計數(shù)器，所述FPGA設(shè)有與所述微控制單元中多個AB相計數(shù)器一一對應(yīng)的多個映射計數(shù)器；所述方法包括以下步驟a)所述微控制單元對AB相計數(shù)器進行初始化并使能FPGA中與之對應(yīng)的映射計數(shù)器；b)每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，獲得計數(shù)值；c)所述微控制單元采用定時中斷的方式獲取所述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。在根據(jù)本發(fā)明所述的PLC多路AB相高速計數(shù)的控制方法中，所述微控制單元還包括中斷管理模塊，所述FPGA還包括比較模塊、雙端口塊RAM和中斷模塊；其中所述雙端口塊RAM分別連接PLC的微控制單元和FPGA的比較模塊；所述雙端口 RAM中包括有多個比較寄 存器，每一個比較寄存器對應(yīng)一個AB相計數(shù)器和映射計數(shù)器；所述步驟a)中還包括所述雙端口 RAM根據(jù)所述微控制單元存儲的PLC程序中AB相計數(shù)器的設(shè)定值設(shè)置與之對應(yīng)的比較寄存器的值，所述中斷模塊根據(jù)中斷管理模塊創(chuàng)建的中斷表進行中斷使能設(shè)置；所述步驟b)中還包括所述比較模塊循環(huán)從所述雙端口 RAM中讀取每一個比較寄存器的值并與對應(yīng)的映射計數(shù)器中的計數(shù)值進行比較判斷計數(shù)值是否達到比較寄存器的值；所述步驟c)中還包括所述中斷模塊根據(jù)所述中斷使能設(shè)置和所述比較模塊的比較結(jié)果輸出計數(shù)完成中斷信號到所述PLC的微控制單元的中斷管理模塊。在根據(jù)本發(fā)明所述的PLC多路AB相高速計數(shù)的控制方法中，所述微控制單元還包括事件觸發(fā)模塊，所述方法還包括事件觸發(fā)模塊根據(jù)步驟C)中所述中斷管理模塊接收的計數(shù)完成中斷信號觸發(fā)預(yù)設(shè)事件。實施本發(fā)明的PLC多路AB相高速計數(shù)的控制系統(tǒng)和方法，具有以下有益效果本發(fā)明通過由FPGA進行計數(shù)，由微控制單元實現(xiàn)FPGA的初始化及計數(shù)值的獲取，本發(fā)明的控制方法簡單，占用資源少，可以有效地實現(xiàn)多路AB相的計數(shù)，甚至可達十幾路，突破了一般PLC不多于2路AB相計數(shù)的限制，并且對總的計數(shù)頻率沒有限制，計數(shù)方式和實現(xiàn)方案簡單可靠，具有優(yōu)異的計數(shù)性能和良好的計數(shù)穩(wěn)定性，充分滿足了實際應(yīng)用中多軸控制的要求。


下面將結(jié)合附圖及實施例對本發(fā)明作進一步說明，附圖中圖I為根據(jù)本發(fā)明的PLC多路AB相高速計數(shù)的控制系統(tǒng)的第一實施例的模塊框圖；圖2為根據(jù)本發(fā)明的PLC多路AB相高速計數(shù)的控制系統(tǒng)的第二實施例的模塊框圖；圖3為根據(jù)本發(fā)明的PLC多路AB相高速計數(shù)的控制方法的第一實施例的流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。
請參閱圖1，為根據(jù)本發(fā)明的PLC多路AB相高速計數(shù)的控制系統(tǒng)的第一實施例的模塊框圖。如圖I所示，本發(fā)明第一實施例提供的PLC多路AB相高速計數(shù)的控制系統(tǒng)包括微控制單元(MCU) 10和FPGA 20。其中，微控制單元10具有多個AB相計數(shù)器，如AB相計數(shù)器11-1至AB相計數(shù)器11-N。FPGA 20中設(shè)有與微控制單元10中多個AB相計數(shù)器——對應(yīng)的多個映射計數(shù)器，如圖I中映射計數(shù)器21-1至映射計數(shù)器21-N。微控制單元10對AB相計數(shù)器進行初始化，并在AB相計數(shù)器初始化時使能FPGA20中與之對應(yīng)的映射計數(shù)器。本發(fā)明的計數(shù)方式采用中斷觸發(fā)，初始化操作包括微控制單元10的AB相計數(shù)器的初始化，如高速計數(shù)器屬性的初始化，以及FPGA變量的初始化，例如寄存器清零等操作，同時使能輸入端口的上升沿和下降沿中斷。PLC程序啟動AB相計數(shù)器，系統(tǒng)調(diào)用對應(yīng)的計數(shù)函數(shù)，根據(jù)預(yù)先設(shè)定的標志位確定計數(shù)倍率是單倍頻還是四倍頻，使能FPGA20的計數(shù)比較。每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，映射計數(shù)器在工作過程中，F(xiàn)PGA20主要進行計數(shù)方向的識別，累加獲得當前計數(shù)值。
微控制單元10采用定時中斷的方式獲取上述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。請參閱圖2，為根據(jù)本發(fā)明的PLC多路AB相高速計數(shù)的控制系統(tǒng)的第二實施例的模塊框圖。如圖2所示，本發(fā)明第二實施例提供的PLC多路AB相高速計數(shù)的控制系統(tǒng)中，微控制單元10還包括中斷管理模塊12。FPGA 20還包括比較模塊23、雙端口 RAM 22和中斷模塊24。其中，雙端口 RAM 22分別連接PLC的微控制單元10和FPGA 20的比較模塊23。雙端口 RAM 22中包括有多個比較寄存器，如比較寄存器22-1至22-N。每一個比較寄存器對應(yīng)一個AB相計數(shù)器和映射計數(shù)器。雙端口 RAM 22根據(jù)微控制單元10存儲的PLC程序中各路AB相計數(shù)器的設(shè)定值設(shè)置與之對應(yīng)的比較寄存器的值。比較模塊23循環(huán)從雙端口RAM 22中讀取每一個比較寄存器的值并與對應(yīng)的映射計數(shù)器中的計數(shù)值進行比較，判斷計數(shù)值是否達到比較寄存器的值。映射計數(shù)器中的計數(shù)值也可以保存在雙端口 RAM 22中的其它寄存器中，進而由雙端口 RAM 22將映射計數(shù)器中的計數(shù)值反饋給微控制單元10與該映射計數(shù)器相對應(yīng)的AB相計數(shù)器。中斷模塊24根據(jù)微控制單元10的中斷管理模塊12中創(chuàng)建的中斷表進行中斷使能設(shè)置，并根據(jù)中斷使能設(shè)置以及比較模塊23的比較結(jié)果輸出計數(shù)完成中斷信號到PLC的微控制單元10的中斷管理模塊12。FPGA 20中設(shè)有與各個比較寄存器相對應(yīng)的輸入比較中斷使能寄存器，中斷模塊24根據(jù)中斷表對各個比較中斷使能寄存器進行中斷使能設(shè)置，比較中斷使能寄存器中存儲的數(shù)值決定了當對應(yīng)的映射計數(shù)器的計數(shù)值達到比較寄存器的值時是否發(fā)送計數(shù)完成中斷。中斷模塊24在該中斷比較寄存器被進行了中斷使能設(shè)置并且其對應(yīng)的計數(shù)值達到比較寄存器的值時發(fā)送計數(shù)完成中斷信號。例如，AB相計數(shù)器11-1的設(shè)定值為1000，則雙端口 RAM 22從微控制單元10存儲的PLC程序中該AB相計數(shù)器11-1的設(shè)定值來設(shè)置與之對應(yīng)的比較寄存器的值，即將比較寄存器22-1的值設(shè)為1000。當映射計數(shù)器21-1中的累計的計數(shù)值等于1000時，比較模塊23判斷映射計數(shù)器21-1的計數(shù)值已經(jīng)達到比較寄存器的值。根據(jù)中斷管理模塊12中創(chuàng)建的中斷表對該映射計數(shù)器21-1進行的中斷使能設(shè)置，中斷模塊24將發(fā)送計數(shù)完成中斷信號到PLC的微控制單元10的中斷管理模塊12。該微控制單元10還可以進一步包括事件觸發(fā)模塊13，用于根據(jù)中斷管理模塊12接收的計數(shù)完成中斷信號觸發(fā)預(yù)設(shè)事件。請參閱圖3，為根據(jù)本發(fā)明的PLC多路AB相高速計數(shù)的控制方法的第一實施例的流程圖。如圖3所示，該PLC多路AB相高速計數(shù)的控制方法中采用的PLC如圖I所示，包括微控制單元(MCU) 10和FPGA 20。其中，微控制單元10具有多個AB相計數(shù)器，如AB相計數(shù)器11-1至AB相計數(shù)器11-N。FPGA 20中設(shè)有與微控制單元10中多個AB相計數(shù)器一一對應(yīng)的多個映射計數(shù)器，如圖I中映射計數(shù)器21-1至映射計數(shù)器21-N。本實施例提供的PLC多路AB相高速計數(shù)的控制方法包括以下步驟首先，在步驟S301中，微控制單元10對AB相計數(shù)器進行初始化，并在AB相計數(shù) 器初始化時使能FPGA20中與之對應(yīng)的映射計數(shù)器。隨后，在步驟S302中，每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，獲得計數(shù)值。隨后，在步驟S303中，微控制單元10采用定時中斷的方式獲取所述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。本發(fā)明的PLC多路AB相高速計數(shù)的控制方法也可以具備中斷功能。相應(yīng)地，所采用的PLC如圖2所示，在微控制單元還包括中斷管理模塊12。FPGA20還包括比較模塊23、雙端口 RAM 22和中斷模塊24。其中，雙端口 RAM 22分別連接PLC的微控制單元10和FPGA20的比較模塊23。雙端口 RAM 22中包括有多個比較寄存器，如比較寄存器22_1至22-N。每一個比較寄存器對應(yīng)一個AB相計數(shù)器和映射計數(shù)器。因此，在步驟S301中還包括雙端口 RAM 22根據(jù)微控制單元10存儲的PLC程序中各路AB相計數(shù)器的設(shè)定值設(shè)置與之對應(yīng)的比較寄存器的值。中斷模塊24根據(jù)微控制單元10的中斷管理模塊12中創(chuàng)建的中斷表進行中斷使能設(shè)置。在步驟S302中還包括比較模塊23循環(huán)從雙端口 RAM 22中讀取每一個比較寄存器的值并與對應(yīng)的映射計數(shù)器中的計數(shù)值進行比較，判斷計數(shù)值是否達到比較寄存器的值，獲取比較結(jié)果。在步驟S303中還包括中斷模塊24根據(jù)中斷使能設(shè)置以及比較模塊23的比較結(jié)果輸出計數(shù)完成中斷信號到PLC的微控制單元10的中斷管理模塊12。中斷模塊24在該中斷比較寄存器被進行了中斷使能設(shè)置并且其計數(shù)值達到比較寄存器的值時發(fā)送終端信號。例如，AB相計數(shù)器11-1的設(shè)定值為1000，則雙端口 RAM 22從微控制單元10存儲的PLC程序中該AB相計數(shù)器11-1的設(shè)定值來設(shè)置與之對應(yīng)的比較寄存器的值，即將比較寄存器22-1的值設(shè)為1000。當映射計數(shù)器21-1中的累計的計數(shù)值等于1000時，比較模塊23判斷映射計數(shù)器21-1的計數(shù)值已經(jīng)達到比較寄存器的值。根據(jù)中斷管理模塊12中創(chuàng)建的中斷表中對該映射計數(shù)器21-1進行的中斷使能設(shè)置，中斷模塊24將發(fā)送計數(shù)完成中斷信號到PLC的微控制單元10的中斷管理模塊12。該微控制單元10還可以進一步包括事件觸發(fā)模塊13。上述PLC多路AB相高速計數(shù)的控制方法還可以包括在步驟S303后執(zhí)行的以下步驟由事件觸發(fā)模塊13根據(jù)中斷管理模塊12接收的計數(shù)完成中斷信號觸發(fā)預(yù)設(shè)事件。
綜上所示，本發(fā)明采用微控制單元和FPGA實現(xiàn)PLC多路AB相高速計數(shù)功能，微控制單元主要完成計數(shù)器和系統(tǒng)的初始化和配置，初始化AB相計數(shù)器的AB相高速計數(shù)變量和FPGA的寄存器等變量，啟動AB相計數(shù)器以及對應(yīng)的映射計數(shù)器，并使能輸入端口的上升沿和下降沿等中斷，獲取當前計數(shù)值作為AB相計數(shù)值；此外使能計數(shù)所用的中斷，并實時捕獲FPGA發(fā)送的計數(shù)完成中斷信號，觸發(fā)設(shè)定的事件，并閉合常開觸點，斷開常閉觸點。本發(fā)明的技術(shù)方案控制方案簡單，占用資源少，可以有效地實現(xiàn)多路AB相的計數(shù)，甚至可達十幾路，突破了一般PLC不多于2路AB相計數(shù)的限制，并且對總的計數(shù)頻率沒有限制，計數(shù)方式和實現(xiàn)方案簡單可靠，具有優(yōu)異的計數(shù)性能和良好的計數(shù)穩(wěn)定性，充分滿足了實際應(yīng)用中多軸控制的要求。本發(fā)明是根據(jù)特定實施例進行描述的，但本領(lǐng)域的技術(shù)人員應(yīng)明白在不脫離本發(fā)明范圍時，可進行各種變化和等同替換。此外，為適應(yīng)本發(fā)明技術(shù)的特定場合或材料，可對本發(fā)明進行諸多修改而不脫離其保護范圍。因此， 本發(fā)明并不限于在此公開的特定實施例，而包括所有落入到權(quán)利要求保護范圍的實施例。
權(quán)利要求
1.一種PLC多路AB相高速計數(shù)的控制系統(tǒng)，其特征在于，包括微控制單元和FPGA，所述微控制單元具有多個AB相計數(shù)器，所述FPGA中設(shè)有與所述微控制單元中多個AB相計數(shù)器一一對應(yīng)的多個映射計數(shù)器； 所述微控制單元對AB相計數(shù)器初始化，并在AB相計數(shù)器初始化時使能FPGA中與之對應(yīng)的映射計數(shù)器，每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，所述微控制單元采用定時中斷的方式獲取所述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。
2.根據(jù)權(quán)利要求I所述的PLC多路AB相高速計數(shù)的控制系統(tǒng)，其特征在于，所述微控制單元還包括中斷管理模塊，所述FPGA還包括比較模塊、雙端口 RAM和中斷模塊； 其中所述雙端口 RAM分別連接PLC的微控制單元和FPGA的比較模塊；所述雙端口 RAM中包括有多個比較寄存器，每一個比較寄存器對應(yīng)一個AB相計數(shù)器和映射計數(shù)器，所述雙端口 RAM根據(jù)所述微控制單元存儲的PLC程序中各路AB相計數(shù)器的設(shè)定值設(shè)置與之對應(yīng)的比較寄存器的值；所述比較模塊循環(huán)從所述雙端口 RAM中讀取每一個比較寄存器的值并與對應(yīng)的映射計數(shù)器中的計數(shù)值進行比較判斷計數(shù)值是否達到比較寄存器的值； 所述中斷模塊用于根據(jù)中斷管理模塊創(chuàng)建的中斷表進行中斷使能設(shè)置，并根據(jù)所述中斷使能設(shè)置和所述比較模塊的比較結(jié)果輸出計數(shù)完成中斷信號到所述PLC的微控制單元的中斷管理模塊。
3.根據(jù)權(quán)利要求2所述的PLC多路AB相高速計數(shù)的控制系統(tǒng)，其特征在于，所述微控 制單元還包括事件觸發(fā)模塊，用于根據(jù)所述中斷管理模塊接收的計數(shù)完成中斷信號觸發(fā)預(yù)設(shè)事件。
4.一種PLC多路AB相高速計數(shù)的控制方法，其特征在于，所述PLC包括微控制單元和FPGA,所述微控制單元具有多個AB相計數(shù)器，所述FPGA設(shè)有與所述微控制單元中多個AB相計數(shù)器一一對應(yīng)的多個映射計數(shù)器；所述方法包括以下步驟 a)所述微控制單元對AB相計數(shù)器進行初始化并使能FPGA中與之對應(yīng)的映射計數(shù)器； b)每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，獲得計數(shù)值； c)所述微控制單元采用定時中斷的方式獲取所述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。
5.根據(jù)權(quán)利要求4所述的PLC多路AB相高速計數(shù)的控制方法，其特征在于，所述微控制單元還包括中斷管理模塊，所述FPGA還包括比較模塊、雙端口塊RAM和中斷模塊；其中所述雙端口塊RAM分別連接PLC的微控制單元和FPGA的比較模塊；所述雙端口 RAM中包括有多個比較寄存器，每一個比較寄存器對應(yīng)一個AB相計數(shù)器和映射計數(shù)器； 所述步驟a)中還包括所述雙端口 RAM根據(jù)所述微控制單元存儲的PLC程序中AB相計數(shù)器的設(shè)定值設(shè)置與之對應(yīng)的比較寄存器的值，所述中斷模塊根據(jù)中斷管理模塊創(chuàng)建的中斷表進行中斷使能設(shè)置； 所述步驟b)中還包括所述比較模塊循環(huán)從所述雙端口 RAM中讀取每一個比較寄存器的值并與對應(yīng)的映射計數(shù)器中的計數(shù)值進行比較判斷計數(shù)值是否達到比較寄存器的值； 所述步驟c)中還包括所述中斷模塊根據(jù)所述中斷使能設(shè)置和所述比較模塊的比較結(jié)果輸出計數(shù)完成中斷信號到所述PLC的微控制單元的中斷管理模塊。
6.根據(jù)權(quán)利要求5所述的PLC多路AB相高速計數(shù)的控制方法，其特征在于，所述微控制單元還包括事件觸發(fā)模塊，所述方法還包括事件觸發(fā)模塊根據(jù)步驟c)中所述中斷管理模塊接收的計數(shù)完成中斷信號 觸發(fā)預(yù)設(shè)事件。
全文摘要
本發(fā)明涉及一種PLC多路AB相高速計數(shù)的控制系統(tǒng)和方法，該控制系統(tǒng)包括微控制單元和FPGA，所述微控制單元具有多個AB相計數(shù)器，所述FPGA中設(shè)有與所述微控制單元中多個AB相計數(shù)器一一對應(yīng)的多個映射計數(shù)器；所述微控制單元對AB相計數(shù)器初始化，并在AB相計數(shù)器初始化時使能FPGA中與之對應(yīng)的映射計數(shù)器，每一個映射計數(shù)器對多路AB相脈沖信號中的一路進行計數(shù)，所述微控制單元采用定時中斷的方式獲取所述多個映射計數(shù)器的當前計數(shù)值作為多路AB相計數(shù)值。本發(fā)明的控制方法簡單，占用資源少，可以有效地實現(xiàn)多路AB相的計數(shù)，突破了一般PLC不多于兩路AB相計數(shù)的限制。
文檔編號G05B19/05GK102681477SQ20121006156
公開日2012年9月19日 申請日期2012年3月9日 優(yōu)先權(quán)日2012年3月9日
發(fā)明者孟國軍 申請人:深圳市匯川技術(shù)股份有限公司, 深圳市匯川控制技術(shù)有限公司, 蘇州匯川技術(shù)有限公司