專利名稱：一種便攜式監(jiān)測(cè)控制裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于制造業(yè)的加工控制領(lǐng)域，特別涉及加工的實(shí)時(shí)監(jiān)測(cè)、故障診斷與加工過程控制。
背景技術(shù)：
先進(jìn)制造技術(shù)領(lǐng)域?qū)庸み^程高速高精的要求日益提高，主要表現(xiàn)在加工狀態(tài)實(shí)時(shí)監(jiān)測(cè)、故障診斷與加工過程控制。在目前各種加工設(shè)備上構(gòu)建實(shí)時(shí)監(jiān)測(cè)軟件、數(shù)據(jù)采集和處理硬件平臺(tái)，是構(gòu)建多樣性加工狀態(tài)監(jiān)控，故障分析診斷與實(shí)時(shí)控制的基礎(chǔ)。目前現(xiàn)有的加工過程監(jiān)測(cè)診斷和控制設(shè)備主要存在以下幾部分問題，傳統(tǒng)設(shè)備存在體積大、功耗高的缺點(diǎn)制約著設(shè)備的跨平臺(tái)應(yīng)用，專用的定制設(shè)備由于存在開發(fā)時(shí)間長，跨平臺(tái)能力差和功能單一等問題，嚴(yán)重制約了該種設(shè)備的應(yīng)用和推廣，因此具有統(tǒng)一硬件平臺(tái)和多種軟件標(biāo)準(zhǔn)功能模塊，并集實(shí)時(shí)監(jiān)測(cè)、故障診斷和加工過程控制于一體的便攜式低功耗開放式嵌入式加工過程智能監(jiān)測(cè)控制裝置是國內(nèi)外加工控制領(lǐng)域亟待解決的關(guān)鍵技術(shù)之一。
發(fā)明內(nèi)容根據(jù)上述該領(lǐng)域存在的缺陷，本實(shí)用新型提供了一種便攜式監(jiān)測(cè)控制裝置，該裝置具有體積小、功耗低和多功能的特點(diǎn)，并具有較強(qiáng)的跨平臺(tái)能力。為了實(shí)現(xiàn)上述目的，本實(shí)用新型解決其技術(shù)問題所采用的技術(shù)方案為一種便攜式監(jiān)測(cè)控制裝置，其特征在于，該裝置包括用于采集外部IO信號(hào)的IO輸入模塊；用于采集外部模擬信號(hào)的模擬信號(hào)采集模塊；對(duì)采集所得的IO信號(hào)和模擬信號(hào)進(jìn)行分析處理的雙處理器核心處理模塊；用于輸出雙處理器核心處理模塊的處理結(jié)果的IO輸出模塊；對(duì)各模塊提供電能的電源管理模塊；以及對(duì)各模塊提供電能的電源管理模塊；IO輸入模塊、IO輸出模塊和模擬信號(hào)采集模塊均與雙處理器核心處理模塊電連接。本實(shí)用新型采用小型化的多層型PCB工藝設(shè)計(jì)方式，由核心板和應(yīng)用擴(kuò)展板組成，兩板之間通過標(biāo)準(zhǔn)64針接插件作為接口進(jìn)行連接。核心板集成了雙處理器核心處理模塊，包括ARM、FPGA，串口，以太網(wǎng)口，USB接口，光纖接口，NCUC接口，鍵盤接口，觸摸屏接口， 完成數(shù)據(jù)分析處理，通信以及人機(jī)交互的功能。應(yīng)用擴(kuò)展板集成模擬信號(hào)采集模塊，IO輸出模塊，IO輸出模塊和電源管理模塊。本裝置的有益效果(1)本裝置可實(shí)時(shí)獲取加工過程中各類狀態(tài)信息和控制信息，例如加工過程中的刀具、工件、機(jī)床的受力信息、振動(dòng)信息、溫度狀態(tài)信息、位置信息、圖形圖像信息以及加工設(shè)備的控制信息，比如啟停、中斷信號(hào)。保證了狀態(tài)監(jiān)測(cè)，故障診斷和過程控制中數(shù)據(jù)傳輸?shù)挠行院蛯?shí)時(shí)性。(2)本裝置可以實(shí)現(xiàn)數(shù)字濾波，時(shí)域分析，頻域分析，時(shí)頻分析以及專家故障診斷系統(tǒng)的功能，增強(qiáng)了系統(tǒng)功能，降低了系統(tǒng)的硬件開銷，簡化了硬件電路，實(shí)現(xiàn)了系統(tǒng)的低功耗和小型化。[0009](3)本裝置采用ARM、FPGA雙處理器串行工作的處理結(jié)構(gòu)，提高了系統(tǒng)的處理效率和穩(wěn)定性。(4)本裝置采用小型化雙層結(jié)構(gòu)的緊湊型PCB工藝設(shè)計(jì)方式，使裝置靈巧輕便，便于操作人員進(jìn)行現(xiàn)場設(shè)備調(diào)試和操作。(5)本裝置采用核心板加應(yīng)用擴(kuò)展板雙層結(jié)構(gòu)，可以方便的進(jìn)行功能擴(kuò)展、二次開發(fā)和系統(tǒng)升級(jí)。(6)本裝置采用低功耗電源管理設(shè)計(jì)，可以提供多種電平等級(jí)對(duì)不同器件供電，并設(shè)定休眠與工作兩種模式，優(yōu)化裝置供電能力。(7)本裝置配置了多種通信接口，包括現(xiàn)場標(biāo)準(zhǔn)現(xiàn)場總線NCUC接口、以太網(wǎng)接口、 串口、USB接口、光纖接口，使該裝置具有跨平臺(tái)應(yīng)用能力，可以有效的應(yīng)用在多種不同通信標(biāo)準(zhǔn)的工業(yè)控制網(wǎng)絡(luò)中。

圖1是便攜式監(jiān)測(cè)控制裝置的結(jié)構(gòu)框圖；圖2是本裝置數(shù)據(jù)與信息分析處理流程圖；圖3是本裝置雙層緊湊型PCB板結(jié)構(gòu)示意圖；圖4是IO輸入模塊原理圖；圖5是IO輸出模塊原理圖；圖6是模擬信號(hào)采集模塊原理圖；圖7是電源管理模塊原理圖。
具體實(shí)施方式
下面將結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說明如圖1所示，便攜式監(jiān)測(cè)控制裝置包括IO輸入模塊，IO輸出模塊，模擬信號(hào)采集模塊，電源管理模塊和雙處理器核心處理模塊。IO輸入模塊與模擬信號(hào)采集模塊分別負(fù)責(zé)采集外部的IO信號(hào)和模擬信號(hào)，并將所采得的信號(hào)傳輸給雙處理器核心處理模塊，在雙處理器核心處理模塊對(duì)采集所得的信號(hào)進(jìn)行分析處理之后，通過IO輸出模塊對(duì)將雙處理器核心處理模塊中處理所得的控制信號(hào)進(jìn)行對(duì)外輸出。另外，電源管理模塊主要負(fù)責(zé)其他各個(gè)模塊的供電需求。IO輸入模塊包括依次串接的IO輸入口、穩(wěn)壓二極管和光電耦合器，該部分完成外部IO量的采集。IO輸出模塊包括依次串接的IO輸出口、穩(wěn)壓二極管和光電耦合器，該部分完成本裝置控制IO量的輸出。模擬信號(hào)采集模塊包括依次連接的模擬輸入接口、前置信號(hào)預(yù)處理電路和AD采樣電路三個(gè)部分，前置信號(hào)預(yù)處理電路包含運(yùn)放和濾波電路，完成外部模擬量的濾波和電平轉(zhuǎn)換，該模塊包括OV +IOV與-IOV +IOV兩種標(biāo)準(zhǔn)電平接口。AD采樣電路將經(jīng)過前置信號(hào)預(yù)處理電路的模擬信號(hào)轉(zhuǎn)化為數(shù)字量。雙處理器核心處理模塊包括ARM和FPGA雙處理器，以及外部通訊接口、人機(jī)交互設(shè)備接口、FLASH和SDRAM。外部通訊接口包括串口、以太網(wǎng)口、USB接口、光纖接口、NCUC-BUS標(biāo)準(zhǔn)現(xiàn)場總線接口，人機(jī)交互設(shè)備接口包括鍵盤接口和觸摸屏接口等。FPGA處理器對(duì)IO輸入模塊、IO輸出模塊和模擬信號(hào)采集模塊進(jìn)行控制，并將三個(gè)模塊的數(shù)據(jù)與ARM處理器進(jìn)行交互。ARM處理器作為數(shù)據(jù)處理和分析的平臺(tái)，運(yùn)行經(jīng)過定制的Windows CE嵌入式操作系統(tǒng)，并運(yùn)用Embeded Visual C++進(jìn)行軟件開發(fā)，對(duì)IO輸入模塊、IO輸出模塊和模擬信號(hào)采集模塊獲得的數(shù)據(jù)信息進(jìn)行處理和分析，包括數(shù)字濾波，信號(hào)時(shí)域分析，信號(hào)頻域分析， 信號(hào)時(shí)頻分析以及專家診斷。其中，數(shù)字濾波模塊可對(duì)原始信號(hào)數(shù)據(jù)進(jìn)行濾波處理，根據(jù)需求選擇不同的濾波方式，如高通濾波、低通濾波和帶通濾波。時(shí)域分析是對(duì)信號(hào)進(jìn)行時(shí)域統(tǒng)計(jì)分析，并提取特征量，如峰值、方差、均值和概率分布。頻域分析是對(duì)所采信號(hào)進(jìn)行FFT變換，求取其幅頻特性曲線。時(shí)頻分析是對(duì)信號(hào)進(jìn)行小波變換，求取信號(hào)的時(shí)頻譜。專家診斷是根據(jù)數(shù)字濾波，信號(hào)時(shí)域分析，信號(hào)頻域分析，信號(hào)時(shí)頻分析分析處理所得數(shù)據(jù)，結(jié)合專家判斷策略實(shí)現(xiàn)故障診斷，同時(shí)，通過對(duì)數(shù)據(jù)的不斷積累，將先前未考慮的故障形式和解決方法擴(kuò)充進(jìn)專家系統(tǒng)。數(shù)據(jù)信息處理與分析流程圖如圖2所示。ARM處理器負(fù)責(zé)通信端口的控制，包括串口，USB 口，以太網(wǎng)口、光纖接口。本實(shí)施例中以NCUC標(biāo)準(zhǔn)現(xiàn)場總線接口為例，通過NCUC標(biāo)準(zhǔn)現(xiàn)場總線接口，與華中數(shù)控系統(tǒng)進(jìn)行鏈接。ARM處理器完成人機(jī)交互功能，包括一個(gè)按鍵鍵盤和觸摸屏，可完成屏幕輸入和鍵盤控制兩種操作。電源管理模塊采用多模塊多電平供電方式，將裝置的功耗降到最低，所包含的電平有+12v、-12v、+5v、+3. 3v。+12v與_12v負(fù)責(zé)前置信號(hào)預(yù)處理電路的供電，+5v作為AD 芯片的供電電壓和參考電壓以及運(yùn)算放大器的參考電壓，+3. 3v負(fù)責(zé)雙處理器核心處理模塊的供電。本裝置采用小小型化的多層型PCB工藝設(shè)計(jì)方式，由核心板和應(yīng)用擴(kuò)展板組成， 兩板之間通過標(biāo)準(zhǔn)64針接插件作為接口進(jìn)行連接。核心板集成了雙處理器核心處理模塊， 包括ARM、FPGA，串口，以太網(wǎng)口，USB接口，光纖接口，NCUC接口，鍵盤接口，觸摸屏接口，完成數(shù)據(jù)分析處理，通信以及人機(jī)交互的功能。應(yīng)用擴(kuò)展板集成模擬信號(hào)采集模塊，IO輸出模塊，IO輸出模塊和電源管理模塊，具體結(jié)構(gòu)如圖3所示。下面針對(duì)本裝置的硬件電路設(shè)計(jì)進(jìn)行詳細(xì)說明(一)IO輸入模塊如圖4所示，該模塊總共有8路IO輸入，8路輸入全部采用同樣的原理和硬件結(jié)構(gòu)。以其中一路為例，+24v的電平與光電耦合器TLP121GB的1號(hào)端口相連，同時(shí)和104型電容Cl的一端以及TN4148穩(wěn)壓二極管負(fù)極相連。輸入端口通過一個(gè)4. 7K的電阻以與104 型電容Cl的另一端和TN4148穩(wěn)壓二極管的正極以及光電耦合器的2號(hào)端口相連。光電耦合器的3號(hào)端口分別于GND和104型電容C2的一端相連。光電耦合器的4號(hào)端與104型電容C2的另一端相連并經(jīng)過一個(gè)3. 3K的上拉電阻與3. 3v的電平相連，同時(shí)與DTN端相連。 DTN端口與FPGA直接相連負(fù)責(zé)IO信號(hào)的輸入。(二)10輸出模塊如圖5所示，該模塊總共有8路IO輸出，8路輸出全部采用同樣的原理和硬件結(jié)構(gòu)。以其中一路為例，TLP127的1號(hào)端口經(jīng)過一個(gè)3.1的上拉電阻與3.3￥的電平相連。 TLP127的2號(hào)端口直接與外部輸出引腳DTN相連。TLP127的3號(hào)端口與24v_GND相連同時(shí)接MAJ30A穩(wěn)壓二極管負(fù)極。TLP127的4號(hào)端口與MAJ30A穩(wěn)壓二極管正極相連，同時(shí)經(jīng)過保險(xiǎn)絲與D0UTPUT相連，該引腳直接與FPGA直接相連負(fù)責(zé)IO信號(hào)的輸出。(三)模擬信號(hào)采集模塊如圖6所示，該模塊通過AD7887將外部輸入的模擬信號(hào)轉(zhuǎn)換為12位的數(shù)字信號(hào)并送FPGA處理。通過配置運(yùn)算電路的電阻可以分別對(duì)OV +IOV和-IOV +IOV的模擬電壓范圍進(jìn)行電平轉(zhuǎn)換，統(tǒng)一將OV +10V、-10V +IOV的模擬輸入轉(zhuǎn)化為OV +5V的電平送至AD7887。該模塊由8路AD采樣通道組成，其中0 +IOV與-IOV +IOV各4路，整個(gè)模塊由四個(gè)相同的子模塊構(gòu)成，每個(gè)子模塊包括0 +IOV與-IOV +IOV各一路。取其中一個(gè)子模塊進(jìn)行詳細(xì)說明，0 +IOV電平與AD_INA相連，AD_INA經(jīng)過R22與TL082的2號(hào)引腳相連。REF_+5v經(jīng)過R30與TL082的3號(hào)引腳相連，3號(hào)引腳同時(shí)經(jīng)過R34與地相連。TL082 的1號(hào)引腳經(jīng)過R26與AD_IN0相連。C40和R18分別與TL082的1號(hào)引腳和2號(hào)引腳相連。-IOV +IOV電平與AD_INB相連，AD_INA經(jīng)過R42與TL082的6號(hào)引腳相連。REF_+5v 經(jīng)過R50與TL082的5號(hào)引腳相連，5號(hào)引腳同時(shí)經(jīng)過R54與地相連。TL082的7號(hào)引腳經(jīng)過R46與AD_IN1相連。C44和R38分別與TL082的6號(hào)引腳和7號(hào)引腳相連。AD7887的1號(hào)引腳與AD_CS_N0相連，6號(hào)引腳與AD_DIN0相連，8號(hào)引腳與AD_ CLKO相連，5號(hào)引腳AD_IN0相連，4號(hào)引腳與AD_IN1相連，3號(hào)引腳與地相連，7號(hào)引腳AD_ DOUTO相連，2號(hào)引腳與REF_+5V相連，C57和C61分別于REF_+5V和地相連。(四)電源管理模塊如圖7所示，電源芯片YND5-MD12的1腳經(jīng)電感L2后順次接MV，經(jīng)電容Cll接 GND,經(jīng)電容ClO接GND ；2腳接GND ；5腳經(jīng)電容Ll后順次接+12V，經(jīng)電阻R3接AGND，經(jīng)電容C8接AGND，經(jīng)電容C7接AGND ；3腳經(jīng)電感L3后順次接-12V，經(jīng)電阻R4接AGND，經(jīng)電容 C14接AGND,經(jīng)電容C13接DGND ；4腳則接AGND。電源芯片UC679的2腳經(jīng)電感L4后接MV ；7腳經(jīng)電容CPl后接DGND ；5腳經(jīng)電阻RLl后接DGND ；4腳接DGND ；2腳順次經(jīng)電容C22接GND，經(jīng)電容CLl接GND，經(jīng)電容CL2 接GND ；3腳經(jīng)電容C19接1腳；1腳經(jīng)二級(jí)管D5后接DGND ；1腳經(jīng)電感L5后順次經(jīng)電阻R7 接6腳，經(jīng)電阻R7和電阻R6接GND，經(jīng)電容C23接DGND，經(jīng)電容CM接DGND，經(jīng)電感LB5接底板5V，經(jīng)電感LB5與電容C17接GND，經(jīng)電感LB5與電容C18接GND，經(jīng)電感LB6接控制板 5V，經(jīng)電感LB6與電容C27接GND，經(jīng)電感LB6與電容以8接GND。電源芯片AP1510的4腳接底板5V ；底板5V經(jīng)順次經(jīng)電容C33接DGND，經(jīng)電容C31 后接DGND ；3腳經(jīng)電阻R12與4腳相連；2腳直接與4腳相連；7腳與8腳直接接DGND ；6腳直接與5腳相連；6腳經(jīng)電感L6后順次接3. 3V，經(jīng)電阻RDl接1腳，經(jīng)電容C32接DGND,經(jīng)電容C34接DGND ；1腳順次經(jīng)二極管D8接DGND，經(jīng)電阻RD2接DGND。(五)雙處理器核心處理模塊在本裝置中FPGA處理器型號(hào)為Altera EP2C8Q208C8N, ARM處理器型號(hào)為 Sangsung S3C2440,其中，F(xiàn)PGA 與 ARM 通過 ARM 數(shù)據(jù)端口 DATAO DATA 15 和地址端口 ADDRl ADDR15以及ADDR4相連。ARM處理器的數(shù)據(jù)端口 DATAO DATA15和地址端口ADDR2 ADDR14以及ADDRM和ADDR25同時(shí)與SDRAM的數(shù)據(jù)端口和地址端口相連。ARM處理器的數(shù)據(jù)端口 DATAO DATA15和地址端口 ADDRO ADDR19同時(shí)與FLASH的數(shù)據(jù)端口和地址端口相連。ARM的TSYM、TSYP, TSXM、TSXP與觸摸屏接口相連，GPC2與GPC3與光纖接口相連，GPE3與GPE4與NCUC標(biāo)準(zhǔn)現(xiàn)場總線接接口相連，TXDO與T)(D1與串口相連，XDPO, XDP1、XDNO 和 XDNl 與 USB 接口相連，GPG2、GPG3、GPG5、GPG6、GPG7、GPE11、GPE12、GPE13 與鍵盤接口相連。 以上所述為本實(shí)用新型的較佳實(shí)施例而已，但本實(shí)用新型應(yīng)該局限于該實(shí)施例和附圖所公開的內(nèi)容。所以凡是不脫離本實(shí)用新型所公開的精神下完成的等效或修改，都落入本實(shí)用新型保護(hù)的范圍。
權(quán)利要求1.一種便攜式監(jiān)測(cè)控制裝置，其特征在于，該裝置包括用于采集外部的IO信號(hào)的IO輸入模塊；用于采集外部模擬信號(hào)的模擬信號(hào)采集模塊；對(duì)采集所得的IO信號(hào)和模擬信號(hào)進(jìn)行分析處理的雙處理器核心處理模塊；用于輸出雙處理器核心處理模塊的處理結(jié)果的IO輸出模塊；以及對(duì)其它各模塊提供電能的電源管理模塊；電源管理模塊與其它各模塊電連接，IO輸入模塊、IO輸出模塊和模擬信號(hào)采集模塊均與雙處理器核心處理模塊電連接。
2.根據(jù)權(quán)利要求1所述的便攜式監(jiān)測(cè)控制裝置，其特征在于，IO輸入模塊包括依次串接的IO輸入口、穩(wěn)壓二極管和光電耦合器。
3.根據(jù)權(quán)利要求1所述的便攜式監(jiān)測(cè)控制裝置，其特征在于，IO輸出模塊包括依次串接的IO輸出口、穩(wěn)壓二極管和光電耦合器。
4.根據(jù)權(quán)利要求1、2或3所述的便攜式監(jiān)測(cè)控制裝置，其特征在于，模擬信號(hào)采集模塊包括依次連接的模擬輸入接口、前置信號(hào)預(yù)處理電路和AD采樣電路三個(gè)部分，前置信號(hào)預(yù)處理電路包含運(yùn)算放大電路，完成外部模擬量的濾波和電平轉(zhuǎn)換，AD采樣電路將經(jīng)過前置信號(hào)預(yù)處理電路的模擬信號(hào)轉(zhuǎn)化為數(shù)字量。
5.根據(jù)權(quán)利要求4所述的便攜式監(jiān)測(cè)控制裝置，其特征在于，雙處理器核心處理模塊包括相連的ARM處理器和FPGA處理器，以及連接在ARM處理器上外部通訊接口、人機(jī)交互設(shè)備接口、FLASH 和 SDRAM。
6.根據(jù)權(quán)利要求5所述的便攜式監(jiān)測(cè)控制裝置，其特征在于，F(xiàn)PGA處理器型號(hào)為 Altera EP2C8Q208C8N, ARM 處理器型號(hào)為 Sangsung S3C2440，其中，F(xiàn)PGA 與 ARM 通過 ARM 數(shù)據(jù)端口 DATAO DATA15和地址端口 ADDRl ADDR15以及ADDR4相連；ARM處理器的數(shù)據(jù)端口 DATAO DATA15和地址端口 ADDR2 ADDR14以及ADDR24和ADDR25同時(shí)與SDRAM 的數(shù)據(jù)端口和地址端口相連；ARM處理器的數(shù)據(jù)端口 DATAO DATA15和地址端口 ADDRO ADDR19同時(shí)與FLASH的數(shù)據(jù)端口和地址端口相連；ARM的TSYM、TSYP、TSXM、TSXP與觸摸屏接口相連，GPC2與GPC3與光纖接口相連，GPE3與GPE4與NCUC標(biāo)準(zhǔn)現(xiàn)場總線接接口相連， TXDO 與 TXDl 與串口相連，XDPO, XDPl、XDNO 禾口 XDNl 與 USB 接口相連，GPG2、GPG3、GPG5、 GPG6、GPG7、GPE11、GPE12、GPE13 與鍵盤接口相連。
專利摘要本實(shí)用新型公開了一種便攜式監(jiān)測(cè)控制裝置，該裝置包括用于采集外部IO信號(hào)的IO輸入模塊；用于采集外部模擬信號(hào)的模擬信號(hào)采集模塊；對(duì)采集所得的IO信號(hào)和模擬信號(hào)進(jìn)行分析處理的雙處理器核心處理模塊；用于輸出雙處理器核心處理模塊的處理結(jié)果的IO輸出模塊；對(duì)各模塊提供電能的電源管理模塊；以及對(duì)各模塊提供電能的電源管理模塊；IO輸入模塊、IO輸出模塊和模擬信號(hào)采集模塊均與雙處理器核心處理模塊電連接。本裝置可實(shí)時(shí)獲取加工過程中各類狀態(tài)信息和控制信息，并通過軟件實(shí)現(xiàn)數(shù)字濾波，時(shí)域分析，頻域分析，時(shí)頻分析以及專家故障診斷系統(tǒng)的功能，增強(qiáng)了系統(tǒng)功能，簡化了硬件電路。同時(shí)本裝置采用小型化集成的緊湊型PCB工藝設(shè)計(jì)方式和各模塊單獨(dú)供電，實(shí)現(xiàn)了系統(tǒng)的小型化和低功耗。
文檔編號(hào)G05B19/406GK202058010SQ201120079400
公開日2011年11月30日 申請(qǐng)日期2011年3月23日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者俞宜洋, 馮健, 劉紅奇, 周向東, 唐小琦, 宋寶, 尹玲, 楊威, 黃黎 申請(qǐng)人:華中科技大學(xué), 武漢華中數(shù)控股份有限公司