專利名稱：一種快速模擬量/開關(guān)量記錄測試裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種系統(tǒng)記錄性能的測試裝置，尤其涉及一種事件順序記錄 (SOE)系統(tǒng)記錄性能的測試裝置。
背景技術(shù)：
隨著數(shù)字化儀控在新一代核電站應(yīng)用的逐步深入，對于事故后事件順序記錄能力 的要求將不局限于對于開關(guān)量觸發(fā)事件的順序記錄，還需對于模擬量進行快速記錄。事件 順序記錄系統(tǒng)是核電儀控系統(tǒng)中用于異常事件記錄的儀控子系統(tǒng)，其記錄的事件發(fā)生時 間、首發(fā)事件和連鎖發(fā)生事件的時間間隔順序是事故后系統(tǒng)故障和異常分析的最重要依 據(jù)，因此事件順序記錄系統(tǒng)的準(zhǔn)確性與精確性等性能指標(biāo)合格與否對于核電站的安全運行 至關(guān)重要，采用測試工具(設(shè)備)對事件順序記錄系統(tǒng)記錄的準(zhǔn)確性等性能指標(biāo)進行測試 與校驗是非常必要的。在現(xiàn)有的順序記錄系統(tǒng)的測試裝置中，只能產(chǎn)生特定順序的周期開關(guān)量信號，而 且測試信號配置的時間間隔有限，只能配置某個特定時間段內(nèi)的信號。對于長時間段信號 的配置，只能通過短時間段的信號重復(fù)觸發(fā)實現(xiàn)。此外，在現(xiàn)代核電站的事故后的分析中， 往往需要比較模擬量某個變化點的時間與某組開關(guān)量信號之間的關(guān)系。但是，現(xiàn)有開關(guān)量 事件順序記錄系統(tǒng)的測試裝置只能實現(xiàn)特定間隔的開關(guān)量通道的信號輸出，無法實現(xiàn)模擬 復(fù)雜的工況信息。北京國電智森控制技術(shù)有限公司在2008年提交的申請?zhí)枮?00810239664. 8的實 用新型申請“一種事件順序記錄測試信號發(fā)生器及其測試方法”；云南電力試驗研究院(集 團)有限公司電力研究院在2009年授權(quán)的專利號為200820199874. 4的實用新型專利“電 網(wǎng)設(shè)備SOE高速分辨率測試信號發(fā)生器”;上述專利文獻公布的測試裝置都未涉及到具有對 于事件順序記錄系統(tǒng)記錄模擬量性能的測試功能，且對于系統(tǒng)的擴展性不夠靈活，無法實 現(xiàn)對于大型事件順序記錄系統(tǒng)分散式記錄的特點；而該類實用新型專利所涉及的測試方法 只能對于某個或多個特定序列在某個時間段內(nèi)觸發(fā)的模擬，無法實現(xiàn)對于輸出信號觸發(fā)順 序的任意配置。此外，上述兩個專利以及現(xiàn)有的SOE測試裝置產(chǎn)品所述的實現(xiàn)方案中，均未考慮 以下3點技術(shù)問題(1)高速率的數(shù)據(jù)交互；由于原有的SOE測試裝置主要針對開關(guān)量信號的測試，而開關(guān)量信號的數(shù)據(jù)比較 簡單，1個字節(jié)就可以表示8個通道的狀態(tài)，數(shù)據(jù)的通訊量比較有限，在技術(shù)方案中未考慮 數(shù)據(jù)交互方式對SOE測試裝置性能的影響。而對于模擬量輸出信號，一個精度為16bit的 模型量輸出信號，需采用2個字節(jié)表示。一塊8通道的模擬量輸出卡件，需要16個字節(jié)表 示。而且模擬量信號不同于開關(guān)量輸出信號，開關(guān)量輸出信號基本是非連續(xù)的、突發(fā)的輸出 信號，而模擬量輸出信號需要產(chǎn)生實時連續(xù)變化信號，所以對于帶有模擬量輸出信號測試 功能的SOE測試裝置，大批量數(shù)據(jù)交互和數(shù)據(jù)同步精確輸出控制方法是實現(xiàn)該功能的關(guān)鍵
3點與難點。(2)數(shù)據(jù)交互的雙向性；由于原有的SOE測試裝置都是對信號的輸出進行控制，數(shù)據(jù)傳輸為單向傳輸，流 向為從上至下的傳輸(上位機_控制模塊-輸出模塊)，所以原有SOE測試裝置輸出精度的 保障只能通過提高同步時鐘精度與輸出控制精度來保證輸出信號的真實有效性。(3)模塊化結(jié)構(gòu)；現(xiàn)有的SOE測試裝置只針對開關(guān)量信號的輸出，采用了單一的系統(tǒng)結(jié)構(gòu)，一般只 通過一塊控制器去控制各輸出端口或者通過簡單的擴展模塊輸出信號，無專用的數(shù)據(jù)交互 格式定義，只能輸出單一的開關(guān)量輸出信號，無法擴展其它類型輸出信號。綜上所述，現(xiàn)有的SOE測試裝置未能通過簡單的擴展實現(xiàn)模擬量測試輸出功能， 未能實時判斷輸出信號是否滿足輸出控制的要求。

實用新型內(nèi)容本實用新型所要解決的技術(shù)問題是提供一種快速模擬量/開關(guān)量記錄測試裝置， 實現(xiàn)開關(guān)量與模擬量同步輸出控制，并提高系統(tǒng)輸出類型的可擴展能力。本實用新型為解決上述技術(shù)問題而采用的技術(shù)方案是提供一種快速模擬量/開 關(guān)量記錄測試裝置，包括核心控制模件、通訊同步分發(fā)模件、開關(guān)量輸出模件以及為上述模 塊提供電源的電源模件，其中，所述測試裝置還包括模擬量輸出模件，所述核心控制模件通 過以太網(wǎng)與上位機連接，并通過PCI總線與所述通訊同步分發(fā)模件連接；所述通訊同步分 發(fā)模件通過高速I/O總線和同步控制線連接至所述模擬量輸出模件和所述開關(guān)量輸出模 件，并且通過同軸電纜連接至GPS接收裝置，所述通訊同步分發(fā)模件與所述上位機通過所 述GPS接收裝置實現(xiàn)時間基準(zhǔn)的同步。上述的快速模擬量/開關(guān)量記錄測試裝置，其中，所述通訊同步分發(fā)模件包括通 過內(nèi)部高速總線相連的FPGA核心處理器、DC/DC電路、電源穩(wěn)壓電路、485電路、高精度晶振 電路、光耦隔離電路、FLASH和SRAM，所述FPGA核心處理器配置成同步分發(fā)模塊與通訊控制 模塊，所述通訊處理模塊通過外部總線連接FLASH與SRAM，擴展其數(shù)據(jù)存儲區(qū)域，所述同步 分發(fā)模塊直接采用硬件描述語言配置而成。上述的快速模擬量/開關(guān)量記錄測試裝置，其中，所述模擬量輸出模件包括模擬 量信號輸出卡件與模擬量輸出后傳卡件，兩者通過背板連接器和所述通訊背板模件連接， 兩者分別位于通訊背板模件兩側(cè)，與通訊背板模件垂直。上述的快速模擬量/開關(guān)量記錄測試裝置，其中，所述模擬量信號輸出卡件包括 模擬量信號輸出卡件包括第一 DSP微處理器、第二 DSP微處理器、第一雙口 RAM、第二雙口 RAM、第一 SRAM和第二 SRAM ；所述第一 DSP微處理器通過第一內(nèi)部總線和所述第一雙口 RAM、第二雙口 RAM相連；所述第二 DSP微處理器通過第二內(nèi)部總線和所述第一雙口 RAM、第 二雙口 RAM相連；所述第一DSP微處理器通過第一內(nèi)部總線與第一 SRAM連接用于輸出控制 電路數(shù)據(jù)存儲的擴展，并經(jīng)光耦隔離電路和同步控制線相連同步控制模擬量信號的輸出與 采集；所述第二DSP微處理器通過第二內(nèi)部總線與第二 SRAM連接用于輸出控制電路數(shù)據(jù)存 儲的擴展，并通過485電路和高速I/O總線相連完成通訊收發(fā)。上述的快速模擬量/開關(guān)量記錄測試裝置，其中，所述開關(guān)量輸出模件包括開關(guān)量信號輸出卡件與開關(guān)量輸出后傳卡件，所述開關(guān)量信號輸出卡件包括第一 MEGA8微處 理、第二 MEGA8微處理、第一雙口 RAM和第二雙口 RAM ；所述第一 MEGA8微處理通過第一內(nèi) 部總線和所述第一雙口 RAM、第二雙口 RAM相連；所述第二 MEGA8微處理通過第二內(nèi)部總線 和所述第一雙口 RAM、第二雙口 RAM相連；所述第一 MEGA8微處理經(jīng)光耦隔離電路和同步控 制線相連同步控制開關(guān)量輸?shù)妮敵雠c采集；所述第二 MEGA8微處理通過485電路和高速I/ 0總線相連完成通訊收發(fā)。本實用新型對比現(xiàn)有技術(shù)有如下的有益效果本實用新型提供的快速模擬量/開 關(guān)量記錄測試裝置，增加了模擬量輸出模件，并通過所述通訊同步分發(fā)模件實現(xiàn)開關(guān)量與 模擬量同步輸出控制，從而提高系統(tǒng)輸出類型的可擴展能力。此外，本實用新型提供的快速 模擬量/開關(guān)量記錄測試裝置，模擬量輸出模件和開關(guān)量輸出模件采用雙CPU和兩個雙口 RAM，不但可以實現(xiàn)數(shù)據(jù)的實時輸出控制，也可實現(xiàn)輸出數(shù)據(jù)的實時采集反饋。

圖1為本實用新型的快速模擬量/開關(guān)量記錄測試裝置組成結(jié)構(gòu)圖；圖2為圖1中通訊同步分發(fā)模件組成結(jié)構(gòu)圖；圖3為圖1中模擬量輸出模件組成結(jié)構(gòu)圖；圖4為圖1中開關(guān)量輸出模件組成結(jié)構(gòu)圖；圖5為本實用新型的快速模擬量/開關(guān)量記錄測試系統(tǒng)執(zhí)行過程流程圖；圖6為本實用新型的快速模擬量/開關(guān)量記錄測試系統(tǒng)數(shù)據(jù)交互通訊過程圖；圖7為本實用新型實施例的多區(qū)域快速模擬量/開關(guān)量記錄測試系統(tǒng)組成結(jié)構(gòu) 圖；圖8為本實用新型實施例中模擬量輸出模件中數(shù)據(jù)交互部分的詳細示意圖。圖中1上位機2以太網(wǎng)3以太網(wǎng)交換機[0030]4快速模擬量/開關(guān)量記錄測試裝置5GPS接收裝置[0031]6SOE記錄系統(tǒng)7核心控制模件8通訊同步分發(fā)模件[0032]9模擬量輸出模件10開關(guān)量輸出模件11通訊背板模件[0033]12電源模件13輔助電源模件14PCI總線[0034]15高速I/O總線16同步控制線17同軸電纜[0035]901第一 DSP微處理902第二 DSP微處理903第一 SRAM[0036]904第一雙口 RAM905第二雙口 RAM906普通晶振電路[0037]907485電路908光耦隔離電路909DC/DC電路[0038]910電源穩(wěn)壓電路911ADC采樣電路912高精度參考源電[0039]路[0040]913DAC輸出電路914SPI總線915第一內(nèi)部總線[0041]916第二內(nèi)部總線917第二 SRAM[0042]1001第一 MEGA8微處理1002 第二 MEGA8 微處理 1003 第一雙口 RAM[0043]1004第二雙口 RAM1005普通晶振電路1006 電源穩(wěn)壓電路[0044]1007DC/DC電路1008光耦隔離電路1009 485 電路[0045]1010開關(guān)量輸入電路1013第一內(nèi)部總線1101FPGA核心處理器1104 FLASH1107電源穩(wěn)壓電路1110高精度晶振電路
1011開關(guān)量輸出電路 1014第二內(nèi)部總線 1102同步分發(fā)模塊
1105SRAM
1108DC/DC 電路 1111內(nèi)部高速總線
1012IO 接口
1103通訊控制模塊
1106485 電路 1109光耦隔離電路 1112外部總線
具體實施方式
以下結(jié)合附圖和實施例對本實用新型作進一步的描述。圖1為本實用新型的快速模擬量/開關(guān)量記錄測試裝置組成結(jié)構(gòu)圖。請參見圖1，本實用新型的快速模擬量/開關(guān)量記錄測試裝置包括核心控制模件 7、通訊同步分發(fā)模件8、開關(guān)量輸出模件10以及為上述模塊提供電源的電源模件12，其中， 所述測試裝置還包括模擬量輸出模件9，所述核心控制模件7通過以太網(wǎng)2與上位機1連 接，并通過PCI總線14與所述通訊同步分發(fā)模件8連接；所述通訊同步分發(fā)模件8通過高 速I/O總線15和同步控制線16連接至所述模擬量輸出模件9和所述開關(guān)量輸出模件10， 并且通過同軸電纜17連接至GPS接收裝置5，所述通訊同步分發(fā)模件8與所述上位機1通 過所述GPS接收裝置5實現(xiàn)時間基準(zhǔn)的同步。采用上述的硬件結(jié)構(gòu)，模擬量輸出模件9和開關(guān)量輸出模件10都通過高速I/O總 線15與通訊同步分發(fā)模件連接，I/O總線標(biāo)準(zhǔn)唯一，且通過采用同一種數(shù)據(jù)格式定義方式， 使不同類型輸出卡件可以由通訊同步分發(fā)模件進行統(tǒng)一控制。上述核心控制模件7、通訊同步分發(fā)模件8、模擬量輸出模件9、開關(guān)量輸出模件10 都通過背板接插件的方式與通訊背板模件11相連。各模件間接通過PCI總線14、高速I/O 總線15與同步控制線16實現(xiàn)了信號的連接，而這些連接信號的電氣連接方式是通過通訊 背板模件11實現(xiàn)的，并且通訊背板模件11還通過集成了電源模件12實現(xiàn)了對于以上各模 件的電源供電。核心控制模件7通過以太網(wǎng)2接收上位機1的實時配置數(shù)據(jù)及控制命令，并且實 時回傳輸出偏差數(shù)據(jù)及輸出模件狀態(tài)信息。核心控制模件7通過PCI總線14實時傳送數(shù) 據(jù)至通訊同步分發(fā)模件8，并實時接收從通訊同步分發(fā)模件8回傳的數(shù)據(jù)。通訊同步分發(fā)模件8周期地分發(fā)由核心控制模件7轉(zhuǎn)發(fā)的數(shù)據(jù)至各輸出模件，并 且收集各輸出模件的實時數(shù)據(jù)及模件信息，統(tǒng)一回傳至核心控制模件7。通訊同步分發(fā)模件 8還接收GPS接收裝置5下發(fā)的同步信號，本實例采用同軸電纜17，編碼方式采用IRIG-B 碼同步方式，通過同步控制線16周期同步各輸出模件，該同步實現(xiàn)方式屬于硬件同步，而 對于核心控制模件7采用軟件同步方式。此外，GPS接收裝置還通過以太網(wǎng)2對上位機1進 行絕對時間同步，實現(xiàn)方式采用NTP協(xié)議。模擬量輸出模件9、開關(guān)量輸出模件10接收由通訊同步分發(fā)模件8分發(fā)的數(shù)據(jù)， 并通過同步控制線16控制各模件的同步輸出；與此同時，模擬量輸出模件9、開關(guān)量輸出模 件10還同步采集各模件的輸出信息，如出現(xiàn)超過卡件輸出允許的偏差時間，將實時上傳至 通訊同步分發(fā)模件8，以便糾正輸出報告。此外。當(dāng)模件出現(xiàn)故障情況時，也實時將上傳至 通訊同步分發(fā)模件8，以便用戶發(fā)現(xiàn)錯誤。
6[0059]接著對于本實用新型提供的快速模擬量/開關(guān)量測試裝置4中的主要模件的具體 實例作進一步說明。圖2為圖1中通訊同步分發(fā)模件組成結(jié)構(gòu)圖。請參見圖2，本實用新型測試裝置中的通訊同步分發(fā)模件8主要包括通過內(nèi)部高 速總線1111相連的FPGA核心處理器110UDC/DC電路1108、電源穩(wěn)壓電路1107,485電路 1106、高精度晶振電路1110、光耦隔離電路1109,FLASH 1104和SRAM 1105構(gòu)成，其中FPGA 核心處理器配置成兩部分同步分發(fā)模塊1102與通訊控制模塊1103。FPGA核心處理器1101采用ACTEL公司的ProASIC3FPGA系列的A3P600，通過采 用IP軟核技術(shù)，配置了 CortexMl核心控制單元和相關(guān)外設(shè)資源(PCI控制器，定時器，中斷 控制器，異步串行控制器、存儲管理控制器和輸入輸出IO控制器等)構(gòu)成了通訊處理模塊 1103，并通過外部總線1112實現(xiàn)連接FLASH 1104與SRAM 1105，擴展了通訊處理模塊1103 的數(shù)據(jù)存儲區(qū)域。而對于同步分發(fā)模塊1102直接采用硬件描述語言實現(xiàn)。通訊控制模塊 1103負責(zé)與PCI總線14進行數(shù)據(jù)交互，把并行數(shù)據(jù)轉(zhuǎn)換成內(nèi)部高速總線至同步分發(fā)模塊 1102，反之亦然。同步分發(fā)模塊1102負責(zé)分發(fā)由通訊處理模塊1103轉(zhuǎn)發(fā)的串行數(shù)據(jù)，并通 過高速I/O總線15分發(fā)至各輸出模件，且同步分發(fā)模塊1102通過485電路1106與高速 I/O總線15連接。此外，同步分發(fā)模塊1102通過同軸電纜17接收GPS接收裝置5所下發(fā) 的同步信號，同步信號遵照IRIG-B碼格式，該同步方式以間隔1秒時間下發(fā)絕對同步編碼。 同步分發(fā)模塊1102采用高精度晶振電路1110作為系統(tǒng)內(nèi)部計時，并每隔IOms輸出同步脈 沖，通過同步控制線16至各輸出模件，而GPS接收裝置5每隔1秒對同步分發(fā)模塊1102的 系統(tǒng)時鐘進行對時，糾正時鐘偏差。且同步分發(fā)模塊1102的同步觸發(fā)脈沖應(yīng)經(jīng)光耦隔離電 路1109進行電氣隔離。電源穩(wěn)壓電路1107負責(zé)通訊同步分發(fā)模件8的電源供給，而DC/DC電路1108實 現(xiàn)對于光耦隔離電路1109與485電路1106進行供電隔離，提高了模件的可靠性。由于同步分發(fā)模塊對于時鐘要求極高，通過采用硬件描述語言配置而成的同步分 發(fā)模件可以增強時鐘同步的精度與可靠性。由于在本實用新型中數(shù)據(jù)通訊的實時性要求較 高，且數(shù)據(jù)通訊量大，通過把單塊FPGA核心處理器配置成同步分發(fā)模塊與通訊控制模塊兩 部分，實現(xiàn)了時鐘同步與數(shù)據(jù)交互的分離，使兩部分功能互不干擾，從而滿足本實用新型的 功能要求。圖3為圖1中模擬量輸出模件組成結(jié)構(gòu)圖。請參見圖3，圖1中模擬量輸出模件主要由模擬量信號輸出卡件與模擬量輸出后 傳卡件構(gòu)成。兩者通過背板連接器經(jīng)通訊背板模件11連接，兩者分別位于通訊背板模件11 兩側(cè)，與通訊背板模件11垂直。模擬量信號輸出卡件包括第一 DSP微處理器901、第二 DSP微處理器902、第一雙 口 RAM 904、第二雙口 RAM 905、第一SRAM 903和第二SRAM 917 ；所述第一DSP微處理器901 通過第一內(nèi)部總線915和所述第一雙口 RAM 904、第二雙口 RAM 905相連；所述第二 DSP微 處理器902通過第二內(nèi)部總線916和所述第一雙口 RAM 904、第二雙口 RAM 905相連；所述 第一 DSP微處理器901通過第一內(nèi)部總線915與第一 SRAM 903連接用于輸出控制電路數(shù) 據(jù)存儲的擴展，并經(jīng)光耦隔離電路908和同步控制線16相連同步控制模擬量信號的輸出與 采集；所述第二 DSP微處理器902通過第二內(nèi)部總線915與第二 SRAM 917連接用于輸出控制電路數(shù)據(jù)存儲的擴展，并通過485電路907和高速I/O總線15相連完成通訊收發(fā)。電源穩(wěn)壓電路910負責(zé)模擬量輸出模件9的電源供給，而DC/DC電路909實現(xiàn)對 于光耦隔離電路908與485電路907進行供電隔離，提高了模件的可靠性。模擬量輸出后傳卡件主要包括ADC采樣電路911、高精度參考源電路912、DAC輸 出電路913。高精度參考源電路912主要為ADC采樣電路911和DAC輸出電路913提供高 精度的參考源。ADC采樣電路911主要負責(zé)模擬輸出信號的實時采集，DAC輸出電路913主 要實現(xiàn)模擬信號的實時輸出。ADC采樣電路911與DAC輸出電路913通過SPI總線914與 輸出控制電路連接，由輸出控制電路統(tǒng)一控制。上述的模擬量信號輸出卡件采用雙CPU和兩塊雙口 RAM，實現(xiàn)數(shù)據(jù)通訊與信號輸 出交錯控制。由于本實用新型中的數(shù)據(jù)通訊量較大，本地輸出卡件無法在同一控制周期內(nèi)， 既進行數(shù)據(jù)通訊，又同時進行輸出控制。所述第二 DSP微處理器902負責(zé)與其中一塊雙口 RAM進行數(shù)據(jù)交互；在下個周期時，所述第一 DSP微處理器901會獲取該塊雙口 RAM中的數(shù) 據(jù)；此時，所述第二DSP微處理器902負責(zé)與另外一塊RAM進行數(shù)據(jù)交互；按此模式，通訊收 發(fā)電路與輸出控制電路將交替地與兩塊雙口 RAM進行數(shù)據(jù)交互，從而解決了數(shù)據(jù)通訊與輸 出控制在時間上的沖突。圖4為圖1中開關(guān)量輸出模件組成結(jié)構(gòu)圖。請參見圖4，圖1中開關(guān)量輸出模件10主要由開關(guān)量信號輸出卡件與開關(guān)量輸出 后傳卡件構(gòu)成。兩者通過背板連接器經(jīng)通訊背板模件11連接，兩者分別位于通訊背板模件 11兩側(cè)，與通訊背板模件11垂直。開關(guān)量信號輸出卡件包括第一 MEGA8微處理1001、第二 MEGA8微處理1002、第一 雙口 RAM 1003和第二雙口 RAM 1004 ；所述第一MEGA8微處理1001通過第一內(nèi)部總線1013 和所述第一雙口 RAM 1003、第二雙口 RAM 1004相連；所述第二 MEGA8微處理1002通過第 二內(nèi)部總線1014和所述第一雙口 RAM 1003、第二雙口 RAM 1004相連；所述第一 MEGA8微 處理1001經(jīng)光耦隔離電路1008和同步控制線16相連同步控制開關(guān)量輸?shù)妮敵雠c采集；所 述第二 MEGA8微處理1002通過485電路1009和高速I/O總線15相連完成通訊收發(fā)。電源穩(wěn)壓電路1006負責(zé)開關(guān)量輸出模件10的電源供給，而DC/DC電路1007實現(xiàn) 對于光耦隔離電路1008與485電路1009進行供電隔離，提高了模件的可靠性。開關(guān)量輸出后傳卡件主要包括開關(guān)量輸入電路1010、開關(guān)量輸出電路1011。開關(guān) 量輸入電路1010主要負責(zé)開關(guān)量輸出信號的實時采集，開關(guān)量輸出電路1011主要實現(xiàn)開 關(guān)量信號的實時輸出。開關(guān)量輸入電路1010和開關(guān)量輸出電路1011通過IO接口 1012與 輸出控制電路連接，由輸出控制電路統(tǒng)一控制。圖5為本實用新型的快速模擬量/開關(guān)量記錄測試系統(tǒng)測試過程流程圖。請參考圖5，本實用新型還提供一種上述快速模擬量/開關(guān)量記錄測試裝置的測 試方法，具體測試過程如下步驟Sl 測試系統(tǒng)接線連接a)通過網(wǎng)線連接上位機1，GPS接收裝置5至以太網(wǎng) 交換機3 ；b)連接快速模擬量/開關(guān)量記錄測試裝置4輸出端至被測系統(tǒng)的輸入端；如果 被測系統(tǒng)分散在不同區(qū)域，通過以太網(wǎng)交換機相連；c)接通快速模擬量/開關(guān)量測試裝置4 與被測系統(tǒng)的電源；然后進入步驟S2 ；步驟S2 系統(tǒng)測試參數(shù)配置[0080]系統(tǒng)參數(shù)配置可以通過三種配置方式實現(xiàn)采用特定的測試參數(shù)配置(根據(jù)常 規(guī)的測試需求，提供一些常用的配置參數(shù)，以便用戶迅速調(diào)用)；采用自由的測試參數(shù)配置 (根據(jù)特殊的測試需求，提供任意的參數(shù)配置功能)；采用原有存儲的測試參數(shù)配置(提供 參數(shù)配置保存功能，以便用戶對于某些特定測試需求的重復(fù)調(diào)用)。系統(tǒng)參數(shù)配置過程如下a)啟動配置軟件；b)實時讀取模件信息，以便用戶確認當(dāng)前測試系統(tǒng)的快速模擬 量/開關(guān)量測試裝置的數(shù)量及所屬模件的數(shù)量與類型；c)根據(jù)測試需求，任意配置各通道 的測試數(shù)據(jù)；d)生成數(shù)據(jù)報表及圖形信息，以便直觀地檢查配置數(shù)據(jù)；e)保存測試數(shù)據(jù)至 數(shù)據(jù)庫，以便用戶下次調(diào)用；然后進入步驟S3 ；步驟S3 下發(fā)(更新)配置數(shù)據(jù)及模件輸出開始命令a)更新下發(fā)的配置數(shù)據(jù)；b)下發(fā)輸出開始命令；然后進入步驟S4 ；步驟S4 各輸出模件執(zhí)行信號輸出；各輸出模件實時根據(jù)軟件配置參數(shù)，同步執(zhí) 行信號輸出；然后進入步驟S5 ；步驟S5 實時生成數(shù)據(jù)報表及圖形信息；實時采集快速模擬量/開關(guān)量記錄測試 裝置所屬模件輸出通道的信息，實時更新數(shù)據(jù)報表及圖形信息；然后進入步驟S6 ；步驟S6 與SOE記錄數(shù)據(jù)進行對比；根據(jù)實時更新的數(shù)據(jù)報表及圖形信息，與SOE 記錄系統(tǒng)記錄數(shù)據(jù)對比，確認SOE記錄系統(tǒng)的性能指標(biāo)；然后進入步驟S7 ；步驟S7 判斷是否需要實時更正及添加配置輸出數(shù)據(jù)，如是跳轉(zhuǎn)至步驟S2，否則 進入步驟S8 ；提供用戶實時更改及配置功能，用戶可以在不暫停測試運行的情況下，對于輸出 參數(shù)進行實時配置，用戶跳轉(zhuǎn)至步驟S2，重新進入配置參數(shù)(快速模擬量/開關(guān)量測試裝置 的實際輸出將還是按原先的配置數(shù)據(jù)輸出，直到執(zhí)行步驟S3)。步驟S8 判斷是否停止輸出，實時檢測上位機停止輸出命令，判斷是否需要繼續(xù) 執(zhí)行，如是，跳轉(zhuǎn)至步驟S9，如不是跳轉(zhuǎn)至步驟S4 ；步驟S9 停止輸出，結(jié)束測試，并等待輸出開始命令；本實用新型在整個SOE系統(tǒng)測試過程中，由于增加了實時數(shù)據(jù)采集與反饋這一環(huán) 節(jié)，不同于現(xiàn)有的SOE測試裝置?，F(xiàn)有的SOE測試裝置的測試方法一般如下(a)配置測試輸出數(shù)據(jù)；(b)SOE測試裝置根據(jù)配置數(shù)據(jù)輸出相應(yīng)信號；(c)被測 SOE系統(tǒng)記錄輸出信號；(d)被測SOE系統(tǒng)記錄數(shù)據(jù)與配置測試輸出數(shù)據(jù)進行對比，判斷被 測SOE系統(tǒng)是否滿足測試要求。而對于本實用新型的SOE測試裝置的測試方法如下(a)配置測試輸出數(shù)據(jù)；(b)SOE測試裝置根據(jù)配置數(shù)據(jù)輸出相應(yīng)信號；(c)被測 SOE系統(tǒng)記錄輸出信號；(d)實時采集SOE測試裝置輸出信號，并上傳輸出信號與原有SOE 測試裝置配置輸出數(shù)據(jù)的偏差量；(e)糾正配置測試輸出數(shù)據(jù)，生成實際測試輸出數(shù)據(jù)； (f)被測SOE系統(tǒng)記錄數(shù)據(jù)與實際測試輸出數(shù)據(jù)進行對比，判斷被測SOE系統(tǒng)是否滿足測試 要求。原有的測試方法中，被測SOE系統(tǒng)記錄的數(shù)據(jù)是與配置測試數(shù)據(jù)相比較，通過判 斷被測SOE系統(tǒng)記錄的數(shù)據(jù)與配置測試數(shù)據(jù)的一致程度，判定被測SOE系統(tǒng)是否滿足被測
9要求。理論上測試配置數(shù)據(jù)應(yīng)等于實際輸出數(shù)據(jù)，但是在實際運行過程中，由于器件信號傳 輸延遲與數(shù)據(jù)通訊沖突等不確定因數(shù)的影響，實際的輸出數(shù)據(jù)不一定完全等于配置測試輸 出數(shù)據(jù)。所以，如采用原有的測試方法，其測試結(jié)果的可信性、真實性與準(zhǔn)確性無法得到完 全的保障。與原有的SOE測試方法相比，本實用新型增加了對于實際輸出信號的采集，并反 饋及糾正SOE配置測試輸出數(shù)據(jù)，生成SOE系統(tǒng)實際測試輸出數(shù)據(jù)。被測SOE系統(tǒng)記錄數(shù) 據(jù)與實際測試輸出數(shù)據(jù)進行對比，通過判斷被測SOE系統(tǒng)記錄的數(shù)據(jù)與實際測試輸出數(shù)據(jù) 的一致程度，判定被測SOE系統(tǒng)是否滿足被測要求。本實用新型解決了原有測試方法的不 足，使整個測試結(jié)果的可信性、真實性與準(zhǔn)確性得到了充分的保障。圖6為本實用新型的快速模擬量/開關(guān)量記錄測試系統(tǒng)數(shù)據(jù)交互通訊過程圖。請參考圖6，本實用新型采用快速模擬量/開關(guān)量記錄測試裝置4測試SOE記錄性 能的測試過程中數(shù)據(jù)通訊交互過程a)上位機1通過以太網(wǎng)2與核心控制模件7以1秒的周期間隔交互數(shù)據(jù)信息；數(shù) 據(jù)信息分為兩個流向(i)上位機1至核心控制模件7的數(shù)據(jù)信息為下個周期快速模擬量/開關(guān)量記 錄測試裝置輸出通道的配置參數(shù)；(ii)核心控制模件7至上位機1的數(shù)據(jù)信息為上個周期快速模擬量/開關(guān)量記 錄測試裝置輸出通道的實際偏差輸出參數(shù)(如在允許誤差內(nèi)，將不上傳)；其中對于核心控制模件7與上位機1的數(shù)據(jù)交互，應(yīng)開辟0x0000 Oxffff的數(shù) 據(jù)空間作為數(shù)據(jù)的配置與交互空間。該數(shù)據(jù)空間將映射到核心控制模件的物理存儲數(shù)據(jù) 區(qū)域，該映射過程將根據(jù)控制器類型不同而不同，在此不作累述，具體數(shù)據(jù)空間可以分配如 下每塊卡件將分配0x1000的數(shù)據(jù)邏輯空間；故每塊卡件的偏移地址為0x0000 OxOfff ；卡件的基地址由16位地址的最高位決定，卡件配置數(shù)據(jù)的基地址從0x0000開始， 卡件的絕對地址為偏移地址加上本卡件的基地址；如0x0000 OxOfff表示1號卡件，并且 1號卡件對應(yīng)于通訊背板的第3插槽；如0x1000 Oxlfff表示2號卡件，并且2號卡件對 應(yīng)于通訊背板的第4插槽；依次類推，總共可配置16塊輸出卡件。最終輸出卡件類型數(shù)量 還與機箱尺寸大小有關(guān)，在此不作累述。每塊卡件偏移地址中0x0000 0x005f作為本卡件的屬性區(qū)，對應(yīng)該屬性區(qū)分為 兩部分0x0000 0x002f為下發(fā)配置數(shù)據(jù)區(qū)，0x0030 0x005f為上傳狀態(tài)數(shù)據(jù)區(qū)；對于下發(fā)配置數(shù)據(jù)區(qū)其中地址0x0000為卡件類型(將與0x30實際類型匹配)0x01表示開關(guān)量輸出卡件、0x02表示模擬量輸出卡件、0x03 Oxff作為其它類型 預(yù)留；地址0x0001為卡件配置參數(shù)大小，表明共有多少條配置數(shù)據(jù)；對于模擬量輸出卡件地址0x0003為模擬量輸出量程類型；地址0x0004 0x0005為下周期模擬量輸出信號首個數(shù)據(jù)輸出時標(biāo)信息；地址0x0006 0x002f為保留變量(用于擴展)；[0115]對于開關(guān)量輸出卡件地址0x0003為開關(guān)量輸出量程類型；地址0x0004 0x0005為下周期開關(guān)量輸出翻轉(zhuǎn)次數(shù)；地址0x0006 0x002f為保留變量(用于擴展)；對于上傳狀態(tài)數(shù)據(jù)區(qū)其中地址0x0030為卡件實際類型0x01表示開關(guān)量輸出卡件、0x02表示模擬量輸出卡件、0x03 Oxff作為其它類型 預(yù)留；地址0x0031為卡件狀態(tài)數(shù)據(jù)大小，表明共有多少條狀態(tài)數(shù)據(jù)；對于模擬量輸出卡件地址0x0032為模擬量輸出實際量程類型；地址0x0033 0x0034為上周期模擬量輸出信號輸出實際輸出首個數(shù)據(jù)時標(biāo)信 息；地址0x0035 0x004f為模擬量輸出卡件警告信息；地址0x0050 0x005f為保留變量(用于擴展)；對于開關(guān)量輸出卡件地址0x0032為開關(guān)量輸出實際量程類型；地址0x0033 0x0034為上周期開關(guān)量輸出實際翻轉(zhuǎn)偏差次數(shù)；地址0x0035 0x004f為開關(guān)量輸出卡件警告信息；地址0x0050 0x005f為保留變量(用于擴展)；對于每塊卡件偏移地址中0x0060 OxOfff為本卡件的數(shù)據(jù)區(qū)，對應(yīng)該數(shù)據(jù)區(qū)又 可分為兩部分0χ0060 0x082f為下發(fā)數(shù)據(jù)區(qū)，0x830 OxOfff為上傳偏差數(shù)據(jù)區(qū)；對于下發(fā)數(shù)據(jù)其中開關(guān)量輸出數(shù)據(jù)由3個字節(jié)表示某個翻轉(zhuǎn)時刻的開關(guān)量輸出狀態(tài)第一個字 節(jié)表示8通道開關(guān)輸出狀態(tài)，每位由0與1表示一個通道狀態(tài)1表示關(guān)，0表示開；后兩個 字節(jié)為翻轉(zhuǎn)時刻；而對于模擬量輸出數(shù)據(jù)有兩個字節(jié)表示，該兩個字節(jié)只表示模擬量輸出信號幅 值，對于模擬量輸出數(shù)據(jù)時標(biāo)信息由配置參數(shù)中的該周期首個數(shù)據(jù)輸出時標(biāo)信息決定(由 于每個周期中的模擬量輸出數(shù)據(jù)都按固定頻率輸出，只需首數(shù)據(jù)時標(biāo)信息即可)。對于上傳偏差數(shù)據(jù)其中開關(guān)量輸出數(shù)據(jù)由5個字節(jié)表示某個通道錯誤翻轉(zhuǎn)時刻第一個字節(jié)的8位 0與1數(shù)據(jù)分別表示8個通道中哪個通道輸出有偏差，1表示有偏差，0表示無偏差；第2，第 3字節(jié)表示該通道設(shè)置翻轉(zhuǎn)時刻，第4，第5字節(jié)表示該通道實際翻轉(zhuǎn)時刻。對于模擬量輸出數(shù)據(jù)偏差由兩個字節(jié)表示，該兩個字節(jié)只表示某時刻的模擬量輸 出信號的幅值，對于模擬量輸出數(shù)據(jù)時標(biāo)信息由配置參數(shù)的中該周期首個數(shù)據(jù)實際輸出時 標(biāo)信息決定(由于每個周期中的模擬量輸出數(shù)據(jù)都按固定頻率采集，只需首數(shù)據(jù)時標(biāo)信息 即可)。b)核心控制模件7通過PCI總線14與通訊同步分發(fā)模件以100毫秒的周期間隔 交互數(shù)據(jù)信息；數(shù)據(jù)信息分為兩個流向[0141](i)核心控制模件7至通訊同步分發(fā)模件8的數(shù)據(jù)信息為下個周期快速模擬量/ 開關(guān)量記錄測試裝置輸出通道的配置參數(shù)；(ii)通訊同步分發(fā)模件8至核心控制模件7的數(shù)據(jù)信息為上個周期快速模擬量 /開關(guān)量記錄測試裝置輸出通道的實際偏差輸出參數(shù)(如在允許誤差內(nèi)，將不上傳)；c)通訊同步分發(fā)卡件8通過高速I/O總線15分別與各輸出模件以10毫秒的輪詢 周期交互數(shù)據(jù)信息；數(shù)據(jù)信息分為兩個流向(i)通訊同步分發(fā)模件8至各輸出模件的數(shù)據(jù)信息為下個周期該輸出模件通道 的配置參數(shù)；(ii)各輸出模件至通訊同步分發(fā)模件8的數(shù)據(jù)信息為上個周該輸出模件通道輸 出通道的實際偏差輸出參數(shù)(如在允許誤差內(nèi)，將不上傳)。對于實際偏差輸出分為兩種類型開關(guān)量輸出偏差與模擬量輸出偏差；開關(guān)量輸出偏差開關(guān)量輸出卡件將實時采集開關(guān)量通道的狀態(tài)信息，記錄翻轉(zhuǎn)時刻，并與前一周 期輸出信號比較，確定偏差時刻，當(dāng)偏差時刻大于設(shè)定偏差時刻，開關(guān)量輸出卡件將上傳偏 差信息。偏差時刻由系統(tǒng)測試分辨精度決定，對于本實施實例，擬設(shè)計的測試分辨率為lms， 故設(shè)計開關(guān)量輸出設(shè)定偏差時刻為0. 5ms。模擬量輸出偏差模擬量輸出卡件將實時采集并記錄該時刻模擬量通道輸出信號幅值，與設(shè)定輸 出信號幅值比較，確定偏差大小，當(dāng)偏差大于設(shè)定偏差，模擬量輸出卡件將上傳偏差信息。 設(shè)定偏差由系統(tǒng)模擬量輸出精度決定，對于本實施實例，擬設(shè)計的實際模擬輸出精度為 0.1%，故設(shè)計模擬輸出設(shè)定偏差為0.05%。圖7為本實用新型實施例的多區(qū)域快速模擬量/開關(guān)量記錄測試系統(tǒng)組成結(jié)構(gòu) 圖。對于不同區(qū)域的SOE系統(tǒng)記錄系統(tǒng)測試的測試系統(tǒng)平臺實例構(gòu)成參見圖7 該快 速模擬量/開關(guān)量記錄測試系統(tǒng)，包括上位機1、以太網(wǎng)交換機3、快速模擬量/開關(guān)量記錄 測試裝置4和GPS接收裝置5。快速模擬量/開關(guān)量記錄測試裝置4和GPS接收裝置5通 過以太網(wǎng)2連接至以太網(wǎng)交換機3，再由以太網(wǎng)2連接至上位機1。對于不同區(qū)域的SOE記 錄系統(tǒng)6的同步記錄性能測試可以通過以太網(wǎng)2擴展多個快速模擬量/開關(guān)量記錄測試裝 置4實現(xiàn)同步測試。圖8為本實用新型實施例中模擬量輸出模件中數(shù)據(jù)交互部分的詳細原理圖。請參見圖3中模擬量輸出模件數(shù)據(jù)交互部分由第一 DSP2407、第二 DSP2407、第一 雙口 RAM、第二雙口 RAM構(gòu)成。其中第一 DSP2407通過第一內(nèi)部總線與第一雙口 RAM與第二 雙口 RAM連接；第二 DSP2407通過第二內(nèi)部總線與第一雙口 RAM與第二雙口 RAM連接。圖 8給出了數(shù)據(jù)交互部分第一內(nèi)部總線、第二內(nèi)部總線主要信號類型與連接方式，并且給出了 雙口 RAM具體實施例。本實施例中雙口 RAM采用CY7C056V :CY7C056V_A表示為第一雙口 RAM，CY7C056V-B表示為第二雙口 RAM。第一內(nèi)部總線包括第一中斷線L，第一忙狀態(tài)線L， 第一信號量使能線L、第一芯片使能線Ll，第一芯片使能線L2，第一輸出使能線L，數(shù)據(jù)總線 L，地址總線L，控制總線L，第二中斷線L，第二忙狀態(tài)線L，第二芯片使能線Ll，第二芯片使 能線L2，第二輸出使能線L，第二信號量使能線L。第二內(nèi)部總線包括第一中斷線R，第一忙狀態(tài)線R，第一芯片使能線Rl，第一芯片使能線R2，第一輸出使能線R，第一信號量使能線 R，數(shù)據(jù)總線R，地址總線R，控制總線R，第二中斷線R，第二忙狀態(tài)線R，第二芯片使能線Rl， 第二芯片使能線R2，第二輸出使能線R，第二信號量使能線R。第一 DSP2407為DSP2407-A， 第二 DSP2407 為 DSP2407-B。其中DSP2407-A的I/O-A輸出管腳分別通過第一輸出使能線L，第一芯片使能線 L2，第一芯片使能線Li，第一信號量使能線L控制CY7C056V-A的OEL-A，CElL-A, CEOL-A, SEML-A。CY7C056V-A的INTL-A，BUSYL-A分別通過第一中斷線L，第一忙狀態(tài)線L輸出至 DSP2407-A的Ι/0-Α輸入管腳。DSP2407-A的Ι/0-Α輸出管腳又分別通過第二輸出使能線 L，第二芯片使能線L2，第二芯片使能線Ll，第二信號量使能線L控制CY7C056V-B的0EL-B， CElL-B, CEOL-B, SEML-B。CY7C056V-B 的 INTL-B，BUSYL-B 分別通過第二中斷線 L，第二忙 狀態(tài)線L輸出至DSP2407-A的Ι/0-Α輸入管腳。DSP2407-A的DO D16-A、AO A13-A、 Ι/0-Α分別通過數(shù)據(jù)總線L，地址總線L，控制總線L與CY7C056V-A的I/00L I/07L-A，I/ 09L I/16L-A，AOL A13L-A，R/WL-A, BO B4-A，CY7C056V-B 的 I/00L I/07L-B，I/ 09L I/16L-B, AOL A13L-B，R/WL-B, BO B4-B 相連。其中DSP2407-B的Ι/0-Β輸出管腳分別通過第一輸出使能線R，第一芯片使能線 R2，第一芯片使能線Rl，第一信號量使能線R控制CY7C056V-A的OER-A，CElR-A, CEOR-A, SEMR-A。CY7C056V-A的INTR-A，BUSYR-A分別通過第一中斷線R，第一忙狀態(tài)線R輸出至 DSP2407-B的Ι/0-Β輸入管腳。DSP2407-B的Ι/0-Β輸出管腳又分別通過第二輸出使能線 R，第二芯片使能線R2，第二芯片使能線Rl，第二信號量使能線R控制CY7C056V-B的0ER-B， CElR-B, CEOR-B, SEMR-B。CY7C056V-B 的 INTR-B，BUSYR-B 分別通過第二中斷線 R，第二忙 狀態(tài)線R輸出至DSP2407-B的I/O-B輸入管腳。DSP2407-B的DO D16-B、AO A13-B、 Ι/0-Β分別通過數(shù)據(jù)總線R，地址總線R，控制總線R與CY7C056V-A的I/00R I/07R-A，I/ 09R I/16R-A，AOR A13R-A，R/WR-A, BM-A, SIZE-A, WA-A, BA-A, CY7C056V-B 的 I/00R I/07R-B, I/09R I/16R-B，AOR A13R-B，R/WR-B, BM-B, SIZE-B, WA-B, BA-B 相連。DSP2407-A, DSP2407-B, CY7C056V-A, CY7C056V-B 交互過程為周期交互過程，其中 一個周期交互過程如下DSP2407-A通過第一芯片使能線L2，第一芯片使能線Ll控制CY7C056V-A，通 過第一信號量使能線L使能CY7C056V-A信號量讀寫功能，并通過寫0至I/00L-A，獲得 CY7C056V-A的控制權(quán)，隨后通過第一信號量使能線L關(guān)閉CY7C056V-A信號量讀寫功能。 DSP2407-A通過數(shù)據(jù)總線L，地址總線L，控制總線L寫入從高速I/O總線接收到的實時數(shù) 據(jù)至CY7C056V-A，并且讀出上一周期DSP2407-B寫入的實時反饋偏差數(shù)據(jù)。與此同時， DSP2407-B通過第二芯片使能線R2，第二芯片使能線Rl控制CY7C056V-B，通過第二信號量 使能線R使能CY7C056V-B信號量讀寫功能，并通過寫0至I/00R-B，獲得CY7C056V-B的控 制權(quán)，隨后通過第二信號量使能線R關(guān)閉CY7C056V-B信號量讀寫功能。DSP2407-B通過數(shù) 據(jù)總線R，地址總線R，控制總線R讀出CY7C056V-B中上一周期DSP2407-A寫入的實時數(shù)據(jù)， 進行實時輸出，并且寫入上一周期采集到的偏差數(shù)據(jù)。待上述過程進行完畢后，DSP2407-A通過第一信號量使能線L使能CY7C056V-A信 號量讀寫功能，并通過寫1至I/00L-A，釋放CY7C056V-A的控制權(quán)，隨后通過第一信號量使 能線L關(guān)閉CY7C056V-A信號量讀寫功能。隨后DSP2407-A通過第一芯片使能線L2，第一芯片使能線Ll放棄控制CY7C056V-A。與此同時，DSP2407-B通過第二信號量使能線R使能 CY7C056V-B信號量讀寫功能，并通過寫1至I/00R-B，釋放CY7C056V-B的控制權(quán)，隨后通過 第二信號量使能線R關(guān)閉CY7C056V-B信號量讀寫功能。隨后DSP2407-B通過第二芯片使 能線R2，第二芯片使能線Rl放棄控制CY7C056V-B。 接著DSP2407-A將按以上過程對CY7C056V-B進行上述操作，而DSP2407-B將按以 上過程對CY7C056V-A進行上述操作。 DSP2407-A, DSP2407-B 將按上述過程周期交替地對 CY7C056V-A, CY7C056V-B 進行 讀寫操作，從而解決數(shù)據(jù)的實時輸出與數(shù)據(jù)高速通訊之間的矛盾，也為偏差數(shù)據(jù)實時上傳 所產(chǎn)生的通訊負荷提供了解決方法。本實用新型中數(shù)據(jù)交互過程為“上位機一核心控制模件一通訊同步分發(fā)模件一各 輸出模件”和“各輸出模件一通訊同步分發(fā)模件一核心控制模件一上位機”雙向數(shù)據(jù)交互。 且對于各模件的數(shù)據(jù)存儲量將隨著從上位機_核心控制模件_通訊同步分發(fā)模件_各輸出 模件的方向依次減小，所以數(shù)據(jù)的交互周期也將依次減小。雖然本實用新型已以較佳實施例揭示如上，然其并非用以限定本實用新型，任何 本領(lǐng)域技術(shù)人員，在不脫離本實用新型的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善，因此本 實用新型的保護范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
1權(quán)利要求一種快速模擬量/開關(guān)量記錄測試裝置，包括核心控制模件(7)、通訊同步分發(fā)模件(8)、開關(guān)量輸出模件(10)以及為上述模塊提供電源的電源模件(12)，其特征在于，所述測試裝置還包括模擬量輸出模件(9)，所述核心控制模件(7)通過以太網(wǎng)(2)與上位機(1)連接，并通過PCI總線(14)與所述通訊同步分發(fā)模件(8)連接；所述通訊同步分發(fā)模件(8)通過高速I/O總線(15)和同步控制線(16)連接至所述模擬量輸出模件(9)和所述開關(guān)量輸出模件(10)，并且通過同軸電纜(17)連接至GPS接收裝置(5)，所述通訊同步分發(fā)模件(8)與所述上位機(1)通過所述GPS接收裝置(5)實現(xiàn)時間基準(zhǔn)的同步。
2.如權(quán)利要求1所述的快速模擬量/開關(guān)量記錄測試裝置，其特征在于，所述通訊同 步分發(fā)模件(8)包括通過內(nèi)部高速總線(1111)相連的FPGA核心處理器(1101)、DC/DC電 路(1108)、電源穩(wěn)壓電路(1107)、485電路(1106)、高精度晶振電路(1110)、光耦隔離電 路(1109)、FLASH(1104)和SRAM(1105)，所述FPGA核心處理器(1101)配置成同步分發(fā)模 塊(1102)與通訊控制模塊(1103)，所述通訊控制模塊(1103)通過外部總線(1112)連接 FLASH(1104)與SRAM(1105)，擴展其數(shù)據(jù)存儲區(qū)域，所述同步分發(fā)模塊(1102)直接采用硬 件描述語言配置而成。
3.如權(quán)利要求1所述的快速模擬量/開關(guān)量記錄測試裝置，其特征在于，所述模擬量輸 出模件(9)包括模擬量信號輸出卡件與模擬量輸出后傳卡件，兩者通過背板連接器和所述 通訊背板模件(11)連接，兩者分別位于通訊背板模件(11)兩側(cè)，與通訊背板模件(11)垂 直。
4.如權(quán)利要求3所述的快速模擬量/開關(guān)量記錄測試裝置，其特征在于，所述模擬量 信號輸出卡件包括第一DSP微處理器(901)、第二DSP微處理器(902)、第一雙口 RAM(904)、 第二雙口 RAM (905)和第一 SRAM (903)，第二 SRAM (917)；所述第一 DSP微處理器(901)通過 第一內(nèi)部總線(915)和所述第一雙口 RAM(904)、第二雙口 RAM(905)相連；所述第二 DSP微 處理器(902)通過第二內(nèi)部總線(916)和所述第一雙口 RAM(904)、第二雙口 RAM(905)相 連；所述第一 DSP微處理器(901)通過第一內(nèi)部總線(915)與第一 SRAM(903)連接用于輸 出控制電路數(shù)據(jù)存儲的擴展，并經(jīng)光耦隔離電路(908)和同步控制線(16)相連同步控制 模擬量信號的輸出與采集；所述第二 DSP微處理器(902)通過第二內(nèi)部總線(915)與第二 SRAM017)連接用于輸出控制電路數(shù)據(jù)存儲的擴展，并通過485電路(907)和高速I/O總線 (15)相連完成通訊收發(fā)。
5.如權(quán)利要求1所述的快速模擬量/開關(guān)量記錄測試裝置，其特征在于，所述開關(guān)量 輸出模件(10)包括開關(guān)量信號輸出卡件與開關(guān)量輸出后傳卡件，所述開關(guān)量信號輸出卡 件包括第一 MEGA8微處理(1001)、第二 MEGA8微處理(1002)、第一雙口 RAM(1003)和第二 雙口 RAM(1004)；所述第一 MEGA8微處理(1001)通過第一內(nèi)部總線(1013)和所述第一雙 口 RAM(1003)、第二雙口 RAM(1004)相連；所述第二 MEGA8微處理(1002)通過第二內(nèi)部總 線(1014)和所述第一雙口 RAM(1003)、第二雙口 RAM(1004)相連；所述第一 MEGA8微處理 (1001)經(jīng)光耦隔離電路(1008)和同步控制線(16)相連同步控制開關(guān)量輸?shù)妮敵雠c采集； 所述第二 MEGA8微處理(1002)通過485電路(1009)和高速I/O總線(15)相連完成通訊 收發(fā)。
專利摘要本實用新型公開了一種快速模擬量/開關(guān)量記錄測試裝置，包括核心控制模件、通訊同步分發(fā)模件、開關(guān)量輸出模件以及為上述模塊提供電源的電源模件，其中，所述測試裝置還包括模擬量輸出模件，所述核心控制模件通過以太網(wǎng)與上位機連接，并通過PCI總線與所述通訊同步分發(fā)模件連接；所述通訊同步分發(fā)模件通過高速I/O總線和同步控制線連接至所述模擬量輸出模件和所述開關(guān)量輸出模件，并且通過同軸電纜連接至GPS接收裝置，所述通訊同步分發(fā)模件與所述上位機通過所述GPS接收裝置實現(xiàn)時間基準(zhǔn)的同步。本實用新型提供的測試裝置，實現(xiàn)開關(guān)量與模擬量同步輸出控制，并提高系統(tǒng)輸出類型的擴展配置能力。
文檔編號G05B23/02GK201707604SQ201020223548
公開日2011年1月12日 申請日期2010年6月10日 優(yōu)先權(quán)日2010年6月10日
發(fā)明者周海翔, 查章其, 王佳承, 王文忻, 韋炳舜, 韓寅馳 申請人:國核自儀系統(tǒng)工程有限公司