專利名稱：中高壓變頻器主控制板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于一種中高壓變頻器的主控制板，特別是涉及一種可靠性高，處理 速度快，各種功能眾多，擴(kuò)展能力強(qiáng)，可反復(fù)編程，所控制變頻器電壓等級(jí)較高的中高壓變 頻器主控制板。
背景技術(shù)：
目前，中高壓變頻器的主控制板多采用單片機(jī)系統(tǒng)或者其他非總線結(jié)構(gòu)的控制電 路，其缺點(diǎn)是運(yùn)算速度較慢，擴(kuò)展能力差，功能單一，不能滿足日益復(fù)雜的中高壓變頻控制 需求。
發(fā)明內(nèi)容本實(shí)用新型為解決公知技術(shù)中存在的技術(shù)問題，提供一種具有極快的運(yùn)算速度、 強(qiáng)大的功能，極高的可擴(kuò)展性，靈活開放的接口、相對簡單的電路結(jié)構(gòu)的中高壓變頻器主控 制板。本實(shí)用新型為解決公知技術(shù)中存在的技術(shù)問題所采取的技術(shù)方案是一種中高 壓變頻器主控制板，包括電源單元，還設(shè)置總線數(shù)據(jù)收發(fā)單元，串行通訊單元和數(shù)據(jù)處理單 元，所述的總線數(shù)據(jù)收發(fā)單元、串行通訊單元、數(shù)據(jù)處理單元分別與電源單元連接，數(shù)據(jù)處 理單元又分別與總線數(shù)據(jù)收發(fā)單元和串行通訊單元通過數(shù)據(jù)總線、地址總線和控制總線連接。所述的總線數(shù)據(jù)收發(fā)單元包括第一總線驅(qū)動(dòng)器芯片、第二總線驅(qū)動(dòng)器芯片、第三 總線驅(qū)動(dòng)器芯片、第四總線驅(qū)動(dòng)器芯片、第五總線驅(qū)動(dòng)器芯片以及總線接口端子，所述的 第一 第五總線驅(qū)動(dòng)芯片分別與接口端子相連，所述的第一總線驅(qū)動(dòng)器芯片與控制總線相 連，所述的第四總線驅(qū)動(dòng)器芯片和第五總線驅(qū)動(dòng)器芯片均連接數(shù)據(jù)總線和控制總線，所述 的第二總線驅(qū)動(dòng)器芯片、第三總線驅(qū)動(dòng)器芯片分別連接地址總線。所述的串行通訊單元包括串行通訊收發(fā)器，均與串行通訊收發(fā)器相連的晶振、第 一 RS232串口驅(qū)動(dòng)芯片和第二 RS232串口驅(qū)動(dòng)芯片，所述的第一 RS232串口驅(qū)動(dòng)芯片的輸 出連接第一 D形插頭，所述的第二 RS232串口驅(qū)動(dòng)芯片的輸出連接第二 D形插頭，所述的串 行通訊收發(fā)器還分別連接數(shù)據(jù)總線、地址總線和控制總線。所述的數(shù)據(jù)處理單元包括主數(shù)據(jù)處理芯片和與主數(shù)據(jù)處理芯片通過數(shù)據(jù)總線、地 址總線和控制總線相連的隨機(jī)存儲(chǔ)器芯片及雙口 RAM芯片，所述的雙口 RAM芯片還連接副 數(shù)據(jù)處理芯片，所述的主數(shù)據(jù)處理芯片還連接可編程JTAG接口插座，所述的副數(shù)據(jù)處理芯 片還分別連接JTAG接口插座和晶振。本實(shí)用新型具有的優(yōu)點(diǎn)和積極效果是本實(shí)用新型的中高壓變頻器主控制板，采 用數(shù)字信號(hào)處理器作為處理核心，并采用總線結(jié)構(gòu)，性能遠(yuǎn)遠(yuǎn)強(qiáng)于傳統(tǒng)單片機(jī)為核心的系 統(tǒng)。具有極快的運(yùn)算速度、強(qiáng)大的功能，極高的可擴(kuò)展性，靈活開放的對外接口、相對簡單的 電路結(jié)構(gòu)，故障率低的特點(diǎn)。是一種適應(yīng)用于目前對控制速度和功能復(fù)雜程度要求較高的中高壓變頻控制系統(tǒng)的控制板。非常適用于目前對控制速度和功能復(fù)雜程度要求較高的中 高壓變頻控制系統(tǒng)。本實(shí)用新型對比傳統(tǒng)單片機(jī)系統(tǒng)故障率降低40%，并能實(shí)現(xiàn)對功率器 件的實(shí)時(shí)監(jiān)控，并能夠有效減少變頻器對電網(wǎng)的諧波干擾。

圖1是本實(shí)用新型的整體框圖；圖2是電源單元的電路原理圖；圖3是總線數(shù)據(jù)收發(fā)單元的原理圖；圖4是串行通訊單元的原理圖；圖5是數(shù)據(jù)處理單元中主DSP和隨機(jī)存儲(chǔ)器的原理圖；圖6是數(shù)據(jù)處理單元中副DSP和雙口 RAM的原理圖。
具體實(shí)施方式
為能進(jìn)一步了解本實(shí)用新型的發(fā)明內(nèi)容、特點(diǎn)及功效，茲列舉以下實(shí)施例，并配合 附圖詳細(xì)說明本實(shí)用新型的中高壓變頻器主控制板如下如圖1所示，本實(shí)用新型的中高壓變頻器主控制板，包括電源單元A，總線數(shù)據(jù)收 發(fā)單元B，串行通訊單元C和數(shù)據(jù)處理單元D，所述的總線數(shù)據(jù)收發(fā)單元B、串行通訊單元C、 數(shù)據(jù)處理單元D分別與電源單元A連接，數(shù)據(jù)處理單元D又分別與總線數(shù)據(jù)收發(fā)單元B和 串行通訊單元C通過數(shù)據(jù)總線、地址總線和控制總線連接。如圖2所示，電源單元A包括分別與電源相連的二極管V5和二極管V6，連接二極 管V5和二極管V6負(fù)極上的的電感L2，所述的電感L2的另一端連接相并聯(lián)著的電容C27和 電容C28，所的二極管V6的電源輸入端還連接電感L3，所述的電感L3的另一端連接相并聯(lián) 著的電容C29和電容C37，還設(shè)置有與外部5V電源相連的端子Xl，所述的電感L2和電感L3 與總線數(shù)據(jù)收發(fā)單元B，數(shù)據(jù)處理單元D和串行通訊單元C相連。如圖3所示，所述的總線數(shù)據(jù)收發(fā)單元B包括第一總線驅(qū)動(dòng)器芯片D10、第二總線 驅(qū)動(dòng)器芯片D13、第三總線驅(qū)動(dòng)器芯片D15、第四總線驅(qū)動(dòng)器芯片D17、第五總線驅(qū)動(dòng)器芯片 D20以及總線接口端子XI，所述的第一 第五總線驅(qū)動(dòng)芯片DlO D20均選用74HC245芯 片。所述的第一 第五總線驅(qū)動(dòng)芯片DlO D20分別與接口端子Xl相連，所述的第一總線 驅(qū)動(dòng)器芯片DlO與控制總線CBUS相連，所述的第四總線驅(qū)動(dòng)器芯片D17和第五總線驅(qū)動(dòng)器 芯片D20均連接數(shù)據(jù)總線DBUS和控制總線CBUS，所述的第二總線驅(qū)動(dòng)器芯片D13、第三總 線驅(qū)動(dòng)器芯片D15分別連接地址總線ABUS。如圖4所示，所述的串行通訊單元C包括串行通訊收發(fā)器D2，均與串行通訊收發(fā) 器D2相連的晶振G1、第一 RS232串口驅(qū)動(dòng)芯片D4和第二 RS232串口驅(qū)動(dòng)芯片D6，所述的 第一 RS232串口驅(qū)動(dòng)芯片D4的輸出連接第一 D形插頭X5，所述的第二 RS232串口驅(qū)動(dòng)芯片 D6的輸出連接第二 D形插頭X4，所述的串行通訊收發(fā)器D2還分別連接數(shù)據(jù)總線DBUSJ* 址總線ABUS和控制總線CBUS。串行通訊收發(fā)器D2選擇TL16C552芯片，晶振選用1. 8432M 有源晶振。具體連接是晶振Gl和串行通訊收發(fā)器D2的第4腳相連，串行通訊收發(fā)器D2 的23、40、46腳連在一起并與電容C31、C34、C35、C36、C38、C39的一端相連在一起，并連接 到+5V電源單元，這些電容的另一個(gè)管腳連在一起并與串行通訊收發(fā)器D2的7、27、54腳相
4連，并連接到電源單元A的OV。串行通訊收發(fā)器D2的14、15、16、17、18、19、20、21管腳和數(shù) 據(jù)處理單元D的數(shù)據(jù)總線相連，進(jìn)行數(shù)據(jù)傳遞。串行通訊收發(fā)器D2的3、33、34、35、36、37、 38,39管腳與數(shù)據(jù)處理單元的地址和控制總線相連D，進(jìn)行地址信號(hào)傳遞。串行通訊收發(fā)器D2的24、26、28、41管腳分別于第二 RS232串口驅(qū)動(dòng)芯片D6的 10、11、9、12管腳相連，負(fù)責(zé)與第二 RS232串口驅(qū)動(dòng)芯片D6進(jìn)行串行數(shù)據(jù)交換。還有一路同 樣的功能是由串行通訊收發(fā)器D2的13、12、62、10管腳與第一 RS232串口驅(qū)動(dòng)芯片D4的9、 10、11、12連接來實(shí)現(xiàn)的。第二 RS232串口驅(qū)動(dòng)芯片D6的1、3管腳之間接電容C57，4、5管 腳之間接電容C56，管腳2接電容C59，C59的另一端接電源單元A的0V，管腳6接電容C58， C58的另一端接電源單元A的0V。以上電容用來產(chǎn)出RS232信號(hào)的正負(fù)電平。第二 RS232 串口驅(qū)動(dòng)芯片D6的14、13、7、8管腳分別接第二 D形插頭X4的端子3、2、7、8，用來對外進(jìn)行 串口通訊。第一 RS232串口驅(qū)動(dòng)芯片D4的連接方式與第二 RS232串口驅(qū)動(dòng)芯片D6的連接 方式相同。如圖5、圖6所示，所述的數(shù)據(jù)處理單元D包括主數(shù)據(jù)處理芯片D12和與主數(shù)據(jù)處 理芯片D12通過數(shù)據(jù)總線DBUS、地址總線ABUS和控制總線CBUS相連的隨機(jī)存儲(chǔ)器芯片D19 及雙口 RAM芯片Dll，所述的雙口 RAM芯片Dll還連接副數(shù)據(jù)處理芯片D14，所述的主數(shù)據(jù)處 理芯片D12還連接可編程JTAG接口插座X7，所述的副數(shù)據(jù)處理芯片D14還分別連接JTAG 接口插座X8和晶振G3。具體連接如下如圖5所示，主數(shù)據(jù)處理芯片D12采用美國德州儀器公司生產(chǎn)的電機(jī)專用數(shù)字信 號(hào)處理器 DSP TMS320F206。主數(shù)據(jù)處理芯片D12和副數(shù)據(jù)處理芯片D14通過雙口 RAM芯片Dl 1進(jìn)行數(shù)據(jù)交換。 主數(shù)據(jù)處理芯片D12的管腳4、7、11、16、35、50、63、75、91均接到電源單元A的5V上。主數(shù) 據(jù)處理芯片D12的管腳14、21、25、30、37、42、48、54、59、65、70、83、88、94均接到電源單元A 的OV上。以上兩組管腳用于給主數(shù)據(jù)處理芯片D12供電。主數(shù)據(jù)處理芯片D12的76 82 管腳分別接到可編程JTAG接口插座X7的13、14、9、2、3、1、7管腳，作為數(shù)據(jù)處理芯片D12 的可編程JTAG接口。主數(shù)據(jù)處理芯片D12的22 24、26 29、31 34、36、38 41管腳 作為數(shù)據(jù)總線，與雙口 RAM芯片D11、隨機(jī)存儲(chǔ)器芯片D19的數(shù)據(jù)總線相連，并且與總線數(shù)據(jù) 收發(fā)單元B、串行通訊單元C的數(shù)據(jù)總線相連。主數(shù)據(jù)處理芯片D12的管腳55 58、60 62、64、66 68、71 74作為地址總線分別于與雙口 RAM芯片Dl 1、隨機(jī)存儲(chǔ)器芯片D19的 地址總線相連，并且與總線數(shù)據(jù)收發(fā)單元B、串行通訊單元C的地址總線相連。主數(shù)據(jù)處理 芯片的管腳43 47、49、51 53作為控制總線CBUS分別于與雙口 RAM芯片D11、隨機(jī)存 儲(chǔ)器芯片D19的控制總線相連，并且與總線數(shù)據(jù)收發(fā)單元B、串行通訊單元C的控制總線相 連，在控制總線CBUS管腳上都連接一個(gè)阻值5k歐姆的電阻，電阻的另一端接電源單元A的 5V。隨機(jī)存儲(chǔ)器芯片D19數(shù)據(jù)總線和地址總線管腳與主數(shù)據(jù)處理芯片D12的數(shù)據(jù)總線 和地址總線管腳連接，作為主數(shù)據(jù)處理芯片D12的內(nèi)存擴(kuò)展使用。隨機(jī)存儲(chǔ)器芯片D19的 供電正極管腳11、13與負(fù)極管腳12、34之間加入4個(gè)的電解電容和校正電容用于達(dá)到消除 干擾的目的。如圖6所示，數(shù)據(jù)處理單元D中的副數(shù)據(jù)處理芯片D14采用美國德州儀器公司生 產(chǎn)的電機(jī)專用數(shù)字信號(hào)處理器DSP TMS320F206。[0026]副數(shù)據(jù)處理芯片D14的管腳4、7、11、16、35、50、63、75、91均接到電源單元A的5V 上。副數(shù)據(jù)處理芯片D14的管腳14、21、25、30、37、42、48、54、59、65、70、83、88、94均接到電 源單元A的OV上。以上兩組管腳用于給副數(shù)據(jù)處理芯片D14供電。副數(shù)據(jù)處理芯片D14 的76 82管腳分別接到JTAG接口插座X8的13、14、9、2、3、1、7管腳，作為副數(shù)據(jù)處理芯 片D14的可編程JTAG接口。副數(shù)據(jù)處理芯片D14的管腳22 24、26 29、31 34、36、 38 41作為數(shù)據(jù)總線與雙口 RAM芯片Dll的第二組數(shù)據(jù)總線連接。副數(shù)據(jù)處理芯片D14 的管腳55 58、60 62、64、66 68、71作為地址總線與雙口 RAM芯片Dll的第二組地址 總線連接。副數(shù)據(jù)處理芯片D14的供電管腳之間加入若干的電解電容和校正電容用于達(dá)到 消除干擾的目的。晶振G3選用IOM的四腳有源晶振，晶振G3的1管腳懸空，4管腳接電源單元A的 輸出0V，8管腳接電源單元A輸出的5V，5管腳作為時(shí)鐘信號(hào)輸出分別接到主數(shù)據(jù)處理芯片 D12的12管腳和副數(shù)據(jù)處理芯片D14的12管腳。晶振的供電管腳之間(4，8管腳)加入了 電容C82，用于達(dá)到消除干擾的目的。雙口 RAM芯片采用賽普拉斯半導(dǎo)體公司的CY7C025芯片。雙口 RAM芯片Dll的第 一組數(shù)據(jù)總線和地址總線管腳與主數(shù)據(jù)處理芯片D12的數(shù)據(jù)總線和地址總線管腳連接，第 二組數(shù)據(jù)總線和地址總線管腳與副數(shù)據(jù)處理芯片D14的數(shù)據(jù)總線和地址總線管腳連。雙口 RAM芯片Dll的供電正極管腳1、21、26與負(fù)極管腳5、18、22、39、43、64之間加入6個(gè)的電解 電容和校正電容用于達(dá)到消除干擾的目的。本實(shí)用新型的中高壓變頻器主控制板，電源單元A為其他單元供電。串行通訊單 元C采用公共的串行通訊協(xié)議可以接受標(biāo)準(zhǔn)的串行通訊的指令輸入設(shè)備(如LED操作面 板，觸摸控制屏等)的操作指令。數(shù)據(jù)處理單元D獲得串行通訊單元C所收到的指令，并根 據(jù)變頻器實(shí)際情況進(jìn)行處理和運(yùn)算，然后將運(yùn)算出來的對下游功率器件的指令通過總線數(shù) 據(jù)收發(fā)單元B發(fā)送到總線上，由總線上的下游器件和單元進(jìn)行接收，同時(shí)數(shù)據(jù)處理單元D通 過總線數(shù)據(jù)收發(fā)單元B接受總線上來自下游器件的狀態(tài)信號(hào)，實(shí)現(xiàn)對下游功率器件的是實(shí) 行監(jiān)控。本實(shí)用新型可以擴(kuò)展各種具有標(biāo)準(zhǔn)通訊協(xié)議的操作界面；同時(shí)在總線上可以擴(kuò)展 相當(dāng)數(shù)量的電子電子功率器件，同時(shí)具有實(shí)際監(jiān)控功能，而且硬件較為簡單，運(yùn)算速度快故 障率低，抗干擾能力強(qiáng)。
權(quán)利要求一種中高壓變頻器主控制板，包括電源單元(A)，其特征是還設(shè)置總線數(shù)據(jù)收發(fā)單元(B)，串行通訊單元(C)和數(shù)據(jù)處理單元(D)，所述的總線數(shù)據(jù)收發(fā)單元(B)、串行通訊單元(C)、數(shù)據(jù)處理單元(D)分別與電源單元(A)連接，數(shù)據(jù)處理單元(D)又分別與總線數(shù)據(jù)收發(fā)單元(B)和串行通訊單元(C)通過數(shù)據(jù)總線、地址總線和控制總線連接。
2.根據(jù)權(quán)利要求1所述的中高壓變頻器主控制板，其特征是所述的總線數(shù)據(jù)收發(fā)單 元(B)包括第一總線驅(qū)動(dòng)器芯片(DlO)、第二總線驅(qū)動(dòng)器芯片(D13)、第三總線驅(qū)動(dòng)器芯片 (D15)、第四總線驅(qū)動(dòng)器芯片(D17)、第五總線驅(qū)動(dòng)器芯片(D20)以及總線接口端子(XI)，所 述的第一 第五總線驅(qū)動(dòng)芯片(D10 D20)分別與接口端子(Xl)相連，所述的第一總線驅(qū) 動(dòng)器芯片(DlO)與控制總線(CBUS)相連，所述的第四總線驅(qū)動(dòng)器芯片(D17)和第五總線驅(qū) 動(dòng)器芯片(D20)均連接數(shù)據(jù)總線(DBUS)和控制總線(CBUS)，所述的第二總線驅(qū)動(dòng)器芯片 (D13)、第三總線驅(qū)動(dòng)器芯片(D15)分別連接地址總線(ABUS)。
3.根據(jù)權(quán)利要求1所述的中高壓變頻器主控制板，其特征是所述的串行通訊單元(C) 包括串行通訊收發(fā)器(D2)，均與串行通訊收發(fā)器(D2)相連的晶振(G1)、第一 RS232串口驅(qū) 動(dòng)芯片(D4)和第二 RS232串口驅(qū)動(dòng)芯片(D6)，所述的第一 RS232串口驅(qū)動(dòng)芯片(D4)的輸 出連接第一 D形插頭(X5)，所述的第二 RS232串口驅(qū)動(dòng)芯片(D6)的輸出連接第二 D形插 頭(X5)，所述的串行通訊收發(fā)器(D2)還分別連接數(shù)據(jù)總線(DBUS)、地址總線(ABUS)和控 制總線(CBUS)。
4.根據(jù)權(quán)利要求1所述的中高壓變頻器主控制板，其特征是所述的數(shù)據(jù)處理單元(D) 包括主數(shù)據(jù)處理芯片(D12)和與主數(shù)據(jù)處理芯片(D12)通過數(shù)據(jù)總線(DBUS)、地址總線 (ABUS)和控制總線(CBUS)相連的隨機(jī)存儲(chǔ)器芯片(D19)及雙口 RAM芯片(Dll)，所述的雙 口 RAM芯片(Dll)還連接副數(shù)據(jù)處理芯片(D14)，所述的主數(shù)據(jù)處理芯片(D12)還連接可編 程JTAG接口插座(X7)，所述的副數(shù)據(jù)處理芯片(D14)還分別連接JTAG接口插座(X8)和晶 振(G3)。
專利摘要一種中高壓變頻器主控制板，包括電源單元，還設(shè)置總線數(shù)據(jù)收發(fā)單元，串行通訊單元和數(shù)據(jù)處理單元，所述的總線數(shù)據(jù)收發(fā)單元、串行通訊單元、數(shù)據(jù)處理單元分別與電源單元連接，數(shù)據(jù)處理單元又分別與總線數(shù)據(jù)收發(fā)單元和串行通訊單元通過數(shù)據(jù)總線、地址總線和控制總線連接。本實(shí)用新型具有極快的運(yùn)算速度、強(qiáng)大的功能，極高的可擴(kuò)展性，靈活開放的對外接口、相對簡單的電路結(jié)構(gòu)，故障率低的特點(diǎn)。非常適用于目前對控制速度和功能復(fù)雜程度要求較高的中高壓變頻控制系統(tǒng)。本實(shí)用新型對比傳統(tǒng)單片機(jī)系統(tǒng)故障率降低40％，并能實(shí)現(xiàn)對功率器件的實(shí)時(shí)監(jiān)控，并能夠有效減少變頻器對電網(wǎng)的諧波干擾。
文檔編號(hào)G05B19/04GK201681275SQ20102018413
公開日2010年12月22日 申請日期2010年5月10日 優(yōu)先權(quán)日2010年5月10日
發(fā)明者付文杰, 徐云鵬 申請人:天津市紅日電氣自動(dòng)化有限公司