專利名稱：一種基于dsp的控制處理器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制處理器，具體地說是一種基于DSP的控制處理器，具有易于擴展、體積小、通用性強等特點。
背景技術(shù)：
隨著微電子技術(shù)和控制技術(shù)的進步，微處理器在控制系統(tǒng)中的應(yīng)用越來越廣泛， 控制系統(tǒng)的性能有了很大的提高，但是還存在如下技術(shù)缺陷調(diào)試復(fù)雜，使得產(chǎn)品的研制周期延長，研制成本也大大增加；針對不同的系統(tǒng)需要研制不同的控制處理器，不具有通用性，不易于擴展；體積大，嵌入其它系統(tǒng)比較困難，為實現(xiàn)集成化造成了技術(shù)障礙。

發(fā)明內(nèi)容
為解決上述技術(shù)問題，本發(fā)明的目的在于提供一種基于DSP的控制處理器，具有易于擴展、體積小、通用性強等特點。本發(fā)明通過如下技術(shù)方案予以實現(xiàn)。本發(fā)明所述的控制處理器由電源單元、復(fù)位電路、時鐘單元、DSP中央處理模塊、外擴總線單元、CPLD邏輯單元以及DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元組成；電源單元分別與上述其它單元連接，為控制處理器供電；復(fù)位電路與DSP中央處理模塊連接，為控制處理器提供上電復(fù)位和掉電復(fù)位；時鐘單元與DSP中央處理模塊連接，提供時鐘信號；CPLD邏輯單元與DSP中央處理模塊、外擴總線單元連接，實現(xiàn)總線邏輯控制以及擴展I/O以及其它功能接口 ；外擴總線單元與DSP中央處理模塊連接，由總線驅(qū)動電路和總線插座組成，實現(xiàn) DSP數(shù)據(jù)總線、地址總線以及控制總線的擴展；DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元經(jīng)過驅(qū)動電路連接至專用插座。作為優(yōu)選，所述DSP中央處理模塊由DSP處理器和NVRAM非易失性隨機存儲器組成，DSP處理器是32位浮點型處理器，DSP處理器和NVRAM非易失性隨機存儲器連接用于存儲系統(tǒng)信息。與現(xiàn)有技術(shù)相比，本發(fā)明達(dá)到的有益效果為①本發(fā)明采用32位浮點型DSP，工作頻率達(dá)到150MHz，可以作為控制系統(tǒng)的中心處理模塊，省去了調(diào)試復(fù)雜的微處理系統(tǒng)，加速產(chǎn)品的研制；②本發(fā)明外擴數(shù)據(jù)總線、地址總線、控制總線與PC104總線定義一致且總線插座采取PC104總線插座，便于外擴各種板卡；③本發(fā)明采用復(fù)雜可編程邏輯芯片CLPD來實現(xiàn)I/O以及其它功能接口的擴展，具有集成度高、修改方便的特點；④本發(fā)明體積小，可以方便的嵌入到控制系統(tǒng)中。
3


圖1是本發(fā)明的結(jié)構(gòu)原理機圖。
具體實施例方式以下通過實施例形式，對本發(fā)明的內(nèi)容作進一步詳細(xì)說明，但不應(yīng)就此理解為本發(fā)明所述主題的范圍僅限于以下的實施例，在不脫離本發(fā)明上述技術(shù)思想情況下，凡根據(jù)本領(lǐng)域普通技術(shù)知識和慣用手段做出的各種修改、替換和變更，均包括在本發(fā)明的范圍內(nèi)。本發(fā)明所述的控制處理器由電源單元、復(fù)位電路、時鐘單元、DSP中央處理模塊、外擴總線單元、CPLD邏輯單元以及DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元組成；電源單元分別與上述其它單元連接，為控制處理器供電；復(fù)位電路與DSP中央處理模塊連接，為控制處理器提供上電復(fù)位和掉電復(fù)位；時鐘單元與DSP中央處理模塊連接，提供時鐘信號；CPLD邏輯單元與DSP中央處理模塊、外擴總線單元連接，實現(xiàn)總線邏輯控制以及擴展I/O以及其它功能接口 ；外擴總線單元與DSP中央處理模塊連接，由總線驅(qū)動電路和總線插座組成，實現(xiàn) DSP數(shù)據(jù)總線、地址總線以及控制總線的擴展；DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元經(jīng)過驅(qū)動電路連接至專用插座。電源單元由插座引入+5V電源，輸入電壓范圍為+4. 75V +5. 25V，輸入電流不小于2. 5A,由TPS76801實現(xiàn)+5V到+1. 9V的轉(zhuǎn)換，由TPS75733實現(xiàn)+5V到+3. 3V的轉(zhuǎn)換。復(fù)位電路包括以下功能上電復(fù)位，保證系統(tǒng)加電時能正確地啟動；掉電復(fù)位，當(dāng)電源失效或電壓降到某一電壓值以下時，產(chǎn)生復(fù)位信號對系統(tǒng)進行復(fù)位，具體由 TPS3823-33 實現(xiàn)。時鐘單元向DSP中央處理器提供30MHz時鐘信號。DSP中央處理器采用TI公司的TMS320F283;35處理器，該處理器工作頻率達(dá)到 150MHz,同時有6通道CAP、18通道PWM、3通道SCI、1通道SPI，資源完全滿足控制系統(tǒng)要求，對于系統(tǒng)數(shù)據(jù)的存儲，由非易失性隨機存儲器MR2A16AVYS35實現(xiàn)。外擴總線單元的總線驅(qū)動電路主要用于增加DSP總線驅(qū)動能力，具體由 SN74ALVC164245實現(xiàn)，總線插座采取市售PC104總線插座。CPLD邏輯單元主要完成總線邏輯控制，并利用CPLD可反復(fù)擦寫、易于修改的特點，可方便的擴展I/O以及擴展其它功能接口，具體由XC95144實現(xiàn)。對于DSP自帶的SCI、SPI、PWM單元，經(jīng)過驅(qū)動電路連接至專用插座，驅(qū)動芯片型號為 SN74ALVC164M5。本發(fā)明采用微電子集成工藝安裝技術(shù)集成安裝在一塊長X寬為95mmX90mm的印制電路板上，并把所有可擴展信號線通過接插件弓I出。開發(fā)人員在使用時，可以通過接插件連接本發(fā)明，免去調(diào)試復(fù)雜的微處理系統(tǒng)，直接進行控制系統(tǒng)的開發(fā)。
權(quán)利要求
1.一種基于DSP的控制處理器，其特征在于由電源單元、復(fù)位電路、時鐘單元、DSP中央處理模塊、外擴總線單元、CPLD邏輯單元以及DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元組成；電源單元分別與上述其它單元連接，為控制處理器供電；復(fù)位電路與DSP中央處理模塊連接，為控制處理器提供上電復(fù)位和掉電復(fù)位；時鐘單元與DSP中央處理模塊連接，提供時鐘信號；CPLD邏輯單元與DSP中央處理模塊、外擴總線單元連接，實現(xiàn)總線邏輯控制以及擴展 I/O以及其它功能接口 ；外擴總線單元與DSP中央處理模塊連接，由總線驅(qū)動電路和總線插座組成，實現(xiàn)DSP數(shù)據(jù)總線、地址總線以及控制總線的擴展；DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元經(jīng)過驅(qū)動電路連接至專用插座。
2.如權(quán)利要求1所述的一種基于DSP的控制處理器，其特征在于所述DSP中央處理模塊由DSP處理器和NVRAM非易失性隨機存儲器組成，DSP處理器和NVRAM非易失性隨機存儲器連接用于存儲系統(tǒng)信息。
3.如權(quán)利要求2所述的一種基于DSP的控制處理器，其特征在于所述DSP處理器是 32位浮點型處理器。
4.如權(quán)利要求1所述的一種基于DSP的控制處理器，其特征在于所述外擴總線單元的DSP數(shù)據(jù)總線、地址總線以及控制總線的定義與PC104總線定義一致，插座采取PC104總線插座，便于擴展控制板卡。
全文摘要
本發(fā)明公開了一種基于DSP的控制處理器，由電源單元、復(fù)位電路、時鐘單元、DSP中央處理模塊、外擴總線單元、CPLD邏輯單元以及DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元組成；電源單元分別與上述其它單元連接，為控制處理器供電；復(fù)位電路與DSP中央處理器模塊連接，為控制處理器提供上電復(fù)位和掉電復(fù)位；時鐘單元與DSP中央處理模塊連接，提供時鐘信號；CPLD邏輯單元與DSP中央處理模塊、外擴總線單元連接；外擴總線單元與DSP中央處理模塊連接；DSP中央處理模塊自帶的PWM單元、SPI單元、SCI單元經(jīng)過驅(qū)動電路連接至專用插座。本發(fā)明具有易于擴展、體積小、通用性強等特點。
文檔編號G05B19/042GK102486636SQ201010571530
公開日2012年6月6日 申請日期2010年12月3日 優(yōu)先權(quán)日2010年12月3日
發(fā)明者李顯軍, 李夢飛, 王麗 申請人:貴州航天天馬機電科技有限公司