專利名稱：一種高壓恒流啟動的內(nèi)部電源電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種高壓恒流啟動的內(nèi)部電源電路，屬于電子技術(shù)領(lǐng)域，特別涉及在數(shù) 模混合集成電路設(shè)計中，內(nèi)部電源電壓的電路。
背景技術(shù)：
當(dāng)今，開關(guān)電源因為高的電源轉(zhuǎn)換效率等優(yōu)良特性而被大量采用，離線式開關(guān)電 源芯片的內(nèi)部電源不可直接由外接交流電或高壓直流電提供，為此需要設(shè)計內(nèi)部電源電 路，用以提供給芯片穩(wěn)定的電源電壓。內(nèi)部電源電路應(yīng)用于數(shù)?；旌霞呻娐分休斎敫唠妷恨D(zhuǎn)化為芯片內(nèi)部穩(wěn)定的電 源電壓的設(shè)計中，在芯片的工作過程中，往往需要把外部變化較大的高輸入電壓進(jìn)行隔離， 轉(zhuǎn)化為芯片內(nèi)部穩(wěn)定的低電源電壓，因此對于高輸入電壓，通常將其經(jīng)過一個啟動穩(wěn)壓電 路后，轉(zhuǎn)化為內(nèi)部電源電壓。參見圖1，現(xiàn)有的離線式開關(guān)電源芯片的內(nèi)部電源包括JFET(junCti0n field effect transistor ；結(jié)型場效應(yīng)管)隔離電路、恒流充電電路和過壓檢測電路。參見圖2， 所述JFET隔離電路采用JFET進(jìn)行高壓隔離，通過將JFET用作高值電阻對輸入高壓Uin 進(jìn)行隔離，并采用恒定電流對電容充電，經(jīng)高壓啟動產(chǎn)生輸出電壓Uout，供給芯片作內(nèi)部電 源。參考圖2，然而，這樣產(chǎn)生的輸出電壓Uout值通常較高，且易受電容充放電和溫度的影 響，并不十分穩(wěn)定。

發(fā)明內(nèi)容
本發(fā)明的目的是針對上述現(xiàn)有技術(shù)的不足，提供一種高壓恒流啟動的內(nèi)部電源電 路，該電路結(jié)構(gòu)簡單，可提供較穩(wěn)定的內(nèi)部電源電壓和良好的負(fù)載能力，且能實現(xiàn)恒流啟動 功能，這使得整個芯片的啟動過程變得容易控制。為滿足以上要求，本發(fā)明采用的技術(shù)方案是—種高壓恒流啟動的內(nèi)部電源電路，用于產(chǎn)生穩(wěn)定的內(nèi)部電源電壓，其特征在于 所述高壓恒流啟動的內(nèi)部穩(wěn)壓電源電路，包括耐高壓LDMOS管隔離電路、恒流充電電路、電 壓基準(zhǔn)電路及電平移位電路；所述耐高壓LDMOS管隔離電路包括限流電阻和LDMOS調(diào)整管， 所述耐高壓LDMOS管隔離電路的輸入端連接電源引腳HVin，同時接受所述恒流充電電路電 路的信號，用于控制調(diào)整管的柵極，保證電路的正常啟動和輸出電壓的穩(wěn)定；所述恒流充電 電路包括檢測電阻和反饋電流鏡，所述恒流充電電路連接LDMOS調(diào)整管的源極，通過檢測 充電電流是否過大，來控制調(diào)整管的柵壓，穩(wěn)定充電電流，所述恒流充電電路輸出電壓信號 LVout ；所述電壓基準(zhǔn)電路包括PTAT電流產(chǎn)生電路及基準(zhǔn)產(chǎn)生電路，將輸出電壓LVout產(chǎn)生 一個基準(zhǔn)電壓，供給輸出級；所述電平移位電路包括輸出緩沖級，用于產(chǎn)生更穩(wěn)定的輸出電 壓 VDD。所述耐高壓LDMOS管隔離電路包括限流電阻Rl和耐高壓LDMOS調(diào)整管MN41，電阻 Rl的一端接輸入電壓HVin，另一端接LDMOS管MN41的柵極；LDMOS管麗1的漏極接輸入電
3壓HVin，源極接到恒流充電電路中電阻R2的一端和PMOS管MP2的源極，柵極接限流電阻 Rl的一端，以及匪OS管麗4和麗11的源極。所述恒流充電電路由電阻R2、PMOS管MP2及匪OS管麗3和麗4構(gòu)成；電阻R2的 一端與PMOS管MP2的源極相連，接到高壓隔離電路中耐高壓LDMOS調(diào)整管麗1的源極，另 一端接到PMOS管MP2的柵極，及電壓信號LVout的輸出端；PMOS管MP2的漏極接NMOS管 麗3的漏極；匪OS管麗3和麗4的柵極相連，同時接到匪OS管麗3的漏極，匪OS管麗4的 漏極接高壓隔離電路中耐高壓LDMOS調(diào)整管MN41的柵極，NMOS管麗3和MN4的源極都接 地 GND。所述電壓基準(zhǔn)電路由電阻R3和R4、雙極型晶體管Ql Q4、PM0S管MP5和MP6以 及NMOS管麗7 MN9構(gòu)成；R3的一端接輸出電壓LVout，另一端與NPN管Ql的集電極相 連；NPN管Ql的基極和NPN管Q2的基極相連，接到NPN管Ql的集電極，它的發(fā)射極接NPN 管Q3的集電極，同時接NPN管Q4的基極；NPN管Q3的發(fā)射極接地，基極接NPN管Q4的集 電極；NPN管Q4的發(fā)射極接電阻R4的一端；電阻R4的另一端接地；NPN管Q2的發(fā)射極與 NPN管Q4的集電極相連，其集電極與PMOS管MP5的漏極相連；PMOS管MP5的源極接電壓信 號LVout的輸出端，柵極接PMOS管MP6的柵極，同時接PMOS管MP5的漏極；PMOS管MP6的 源極接輸出電壓LVout，漏極接NMOS管麗7的漏極；NMOS管麗7的漏極和柵極相連，源極 接NMOS管MN8的漏極；NMOS管MN8的漏極和柵極相連，源極接NMOS管MN9的漏極；NMOS管 MN9的漏極和柵極相連，源極接地；NMOS管MN7 MN9的襯底都和它們的源極相連。所述電平移位電路由PMOS管MP10、雙極型晶體管Q5和Q6構(gòu)成；PMOS管MPlO的 柵極接電壓基準(zhǔn)電路中PMOS管MP5的柵極，源極接輸出電壓LVout，漏極接PNP管Q5的發(fā) 射極，同時接到NPN管Q6的基極；PNP管Q5的基極接電壓基準(zhǔn)電路中PMOS管MP6的漏極， 它的集電極接地；NPN管Q6的集電極接輸出電壓LVout，發(fā)射極接輸出內(nèi)部電源電壓VDD。本發(fā)明較已有的內(nèi)部電源電路改進(jìn)之處和具有的優(yōu)點在于(1)電路采用高壓LDMOS管進(jìn)行高壓隔離，較JFET管隔離有更高的擊穿電壓和更 大范圍的安全工作區(qū)以及更低的導(dǎo)通電阻。(2)電路具有電流限制和過壓保護(hù)功能，通過電流鏡反饋來限制充電電流的最大 值，當(dāng)輸出電壓超過芯片預(yù)設(shè)值時，電路關(guān)斷調(diào)整管。(3)電路將輸出電壓LVout經(jīng)過電壓基準(zhǔn)電路及電平移位電路后輸出更加穩(wěn)定的 電壓VDD用作內(nèi)部電源電壓，VDD較LVout具有更好的溫度特性及更優(yōu)良的負(fù)載能力。


圖1為現(xiàn)有的內(nèi)部電源的結(jié)構(gòu)框圖2為現(xiàn)有的內(nèi)部電源的具體電路圖3為本發(fā)明的結(jié)構(gòu)框圖4為依據(jù)本發(fā)明的一種具體電路圖5為本發(fā)明的瞬態(tài)仿真結(jié)果波形；
圖6為本發(fā)明的直流溫度仿真結(jié)果波形。
具體實施例方式為使本發(fā)明的目的，技術(shù)方案和優(yōu)點表達(dá)的更加清楚明白，下面結(jié)合附圖及具體 實施例對本發(fā)明做進(jìn)一步詳細(xì)的說明。以下結(jié)合圖3和圖4，對本發(fā)明的一個優(yōu)選實施例的具體電路結(jié)構(gòu)進(jìn)行說明。圖3 為本發(fā)明的結(jié)構(gòu)框圖；圖4為依據(jù)本發(fā)明的一種具體電路圖。參考圖3，根據(jù)本發(fā)明的一種高壓恒流啟動的內(nèi)部電源電路，用于產(chǎn)生穩(wěn)定的內(nèi)部 電源電壓，包含耐高壓LDMOS管隔離電路、恒流充電電路、電壓基準(zhǔn)電路及電平移位電路。 耐高壓LDMOS管隔離電路的輸入端接芯片電源引腳HVin，通過對芯片外接電容恒流充電，提 高輸出電壓LVout直至穩(wěn)定，再經(jīng)過電壓基準(zhǔn)電路及電平移位電路，產(chǎn)生內(nèi)部電源電壓VDD。參考圖4。所述耐高壓LDMOS管隔離電路，由限流電阻Rl及耐高壓LDMOS調(diào)整管 麗1構(gòu)成。限流電阻Rl的一端接輸入電源引腳HVin，另一端接耐高壓LDMOS調(diào)整管麗1的 柵極以及恒流充電電路中NMOS管MN4的源極。耐高壓LDMOS調(diào)整管麗1的漏極接輸入電 壓HVin，源極接到恒流充電電路中電阻R2的一端和PMOS管MP2的源極。繼續(xù)參考圖4。所述恒流充電電路，由電阻R2、PMOS管MP2及匪OS管麗3和麗4 構(gòu)成。電阻R2的一端與PMOS管MP2的源極相連，接到高壓隔離電路中耐高壓LDMOS調(diào)整 管麗1的源極，另一端接到PMOS管MP2的柵極，及輸出電壓LVout。PMOS管MP2的漏極接 匪OS管麗3的漏極；匪OS管麗3和麗4的柵極相連，同時接到匪OS管麗3的漏極，NMOS管 麗4的漏極接高壓隔離電路中耐高壓LDMOS調(diào)整管麗1的柵極，匪OS管麗3和麗4的源極 都接地GND。繼續(xù)參考圖4。所述電壓基準(zhǔn)電路，由電阻R3和R4、雙極型晶體管Ql Q4、PM0S 管MP5和MP6以及NMOS管MN7 MN9構(gòu)成。R3的一端接輸出電壓LVout，另一端與NPN管 Ql的集電極相連。NPN管Ql的基極和NPN管Q2的基極相連，接到NPN管Ql的集電極，NPN 管Ql的發(fā)射極接NPN管Q3的集電極，同時接NPN管Q4的基極。NPN管Q3的發(fā)射極接地， 基極接NPN管Q4的集電極。NPN管Q4的發(fā)射極接電阻R4的一端，電阻R4的另一端接地。 NPN管Q2的發(fā)射極與NPN管Q4的集電極相連，其集電極與PMOS管MP5的漏極相連。PMOS 管MP5的源極接輸出電壓LVout，柵極接PMOS管MP6的柵極，同時接PMOS管MP5的漏極。 PMOS管MP6的源極接輸出電壓LVout，漏極接NMOS管麗7的漏極。NMOS管麗7的漏極和 柵極相連，源極接NMOS管MN8的漏極。NMOS管MN8的漏極和柵極相連，源極接NMOS管MN9 的漏極。匪OS管MN9的漏極和柵極相連，源極接地。NMOS管麗7 MN9的襯底都和它們的 源極相連。再次參考圖4。所述電平移位電路，由PMOS管MP10、雙極型晶體管Q5和Q6構(gòu)成。 PMOS管MPlO的柵極接電壓基準(zhǔn)電路中PMOS管MP5的柵極，源極接輸出電壓LVout，漏極接 PNP管Q5的發(fā)射極，同時接到NPN管Q6的基極；PNP管Q5的基極接電壓基準(zhǔn)電路中PMOS 管MP6的漏極，它的集電極接地；NPN管Q6的集電極接輸出電壓LVout，發(fā)射極接輸出內(nèi)部 電源電壓VDD。以下結(jié)合圖4、圖5和圖6，對本申請的整體邏輯功能設(shè)計及工作原理作進(jìn)一步闡 釋。圖4為依據(jù)本發(fā)明的一種具體電路圖；圖5為本發(fā)明的瞬態(tài)仿真結(jié)果波形；圖6為本發(fā) 明的直流溫度仿真結(jié)果波形。如圖4所示，限流電阻Rl用于耐高壓LDMOS調(diào)整管麗1關(guān)斷時，限制輸入電壓
5HVin經(jīng)耐高壓LDMOS調(diào)整管麗1的柵極到地的電流；NMOS管麗11接收過壓檢測電路的輸 出信號，當(dāng)輸出信號低于參考電壓VREF時，NMOS管麗11不起作用，當(dāng)輸出信號高于參考電 壓VREF時，耐高壓LDMOS調(diào)整管麗1的柵極被拉低從而關(guān)斷充電電流。電阻R2為電流檢測電阻，它的壓降即為PMOS管MP2的Vsg，當(dāng)Vsg大于PMOS管 MP2的閾值電壓Vthp時，PMOS管MP2導(dǎo)通，由匪OS管麗3和麗4組成的電流鏡正常工作，只 要NMOS管MN4上流過電流，耐高壓LDMOS調(diào)整管麗1的柵極就會被拉低；當(dāng)Vsg小于PMOS 管MP2的閾值電壓Vthp時，耐高壓LDMOS調(diào)整管麗1再次導(dǎo)通。電壓基準(zhǔn)電路用于產(chǎn)生電壓基準(zhǔn)，從而產(chǎn)生穩(wěn)定的內(nèi)部電源電壓，其核心是 PTAT (Proportional To Absolute Temperature)電、流源，由電阻 R3 禾口 R4，三極管 Ql Q4 構(gòu)成，通過三極管的熱電壓VT為正溫度系數(shù)這一特性，可以得出流過PMOS管ΜΡ5的電流 為PTAT電流，根據(jù)鏡像關(guān)系，PMOS管ΜΡ6上的電流也為PTAT電流；通過疊加二極管連接的 NMOS管麗7 ΜΝ9上的負(fù)溫度系數(shù)閾值電壓Vthn，設(shè)定適當(dāng)?shù)膶掗L比，可以得到在PMOS管 MP6漏極電壓是一個與溫度系數(shù)無關(guān)的基準(zhǔn)電壓。電平移位電路用于輸出緩沖級，輸出電壓VDD等于基準(zhǔn)電壓值，設(shè)置PMOS管MPlO 的寬長比為PMOS管MP6的十倍，增大了 VDD的輸出電流，提高了負(fù)載能力。圖4所示的電路的整體邏輯功能設(shè)計原理及工作過程為(I)Cl是芯片外接電容，芯片正常工作時為其提供總體電源。HVin上電后，耐高 壓LDMOS調(diào)整管麗1導(dǎo)通并通過電阻R2給電容Cl充電，到達(dá)LVout需要的時間為T = Cl*LVout/I。(2)充電電流I由PMOS管MP2及電流鏡所穩(wěn)定。當(dāng)PMOS管MP2的Vsg = I*R2 大于其閾值電壓Vthp時，耐高壓LDMOS調(diào)整管麗1的柵極被拉低，充電電流I隨之減小，則 PMOS管MP2的Vsg = I*R2也減小，PMOS管MP33關(guān)斷，耐高壓LDMOS調(diào)整管麗1再次導(dǎo)通， 經(jīng)過這樣一個反饋過程，對于給定R2的阻值，充電電流I = Vthp/R2可以認(rèn)為是恒定的。(3)當(dāng)Cl上的壓降，即LVout高于預(yù)設(shè)值時，經(jīng)過壓檢測模塊把耐高壓LDMOS調(diào)整 管麗1的柵極拉低，停止對Cl的充電，直到LVout低于預(yù)設(shè)值時，耐高壓LDMOS調(diào)整管麗1 重新導(dǎo)通，再次向Cl充電，如此反復(fù)，使得LVout的平均值穩(wěn)定。(4)LVout電位較高且易受電容充放電影響，通過基準(zhǔn)電壓產(chǎn)生電路產(chǎn)生穩(wěn)定的與 溫度系數(shù)無關(guān)的基準(zhǔn)電壓，經(jīng)過用于緩沖級的電平移位電路，產(chǎn)生內(nèi)部電源電壓VDD，對于 LVout的變化，有較好的抑制能力，同時也有優(yōu)良的帶載能力。圖5為本發(fā)明的瞬態(tài)仿真結(jié)果波形，其中，橫軸為時間。圖5的波形(a)示出由 內(nèi)部電源電路最終產(chǎn)生的內(nèi)部電源電壓VDD的啟動波形。圖5的波形(b)示出由PMOS管 MPlO的源極輸出的電壓LVout的啟動波形。從該圖(a)和圖(b)可以看出電壓VDD穩(wěn)定 的更早，并且VDD穩(wěn)定于5V以下，約為4. 7V，而LVout卻要高于7V，約為7. 5V，電壓VDD較 低。圖6為本發(fā)明的直流溫度仿真結(jié)果波形，其中，橫軸為溫度。由圖可見，VDD具有較好 的溫度特性。本發(fā)明的原理及設(shè)計思想在于本發(fā)明用LDMOS管取代JFET進(jìn)行高壓隔離，低的導(dǎo)通電阻和開關(guān)損耗比JFET更 具優(yōu)勢，N溝道LDMOS調(diào)整管MNl可以與低壓MOS管通過自隔離技術(shù)集成在一起，能耐700V 的擊穿電壓。
基于要實現(xiàn)啟動時間可控及輸出電壓不隨輸入電壓變化而變化，本發(fā)明提出的設(shè) 計思想是利用開關(guān)電容充放電及反饋環(huán)路，來等到一個恒定的充電電流，從而控制啟動時 間；但此時的輸出電壓還不夠穩(wěn)定，隨電容充放電變化，故本發(fā)明又做一電壓基準(zhǔn)電路和一 輸出緩沖級電路，即電平移位電路，用于穩(wěn)定輸出電壓，成為真正的內(nèi)部電源電壓。以上所述僅為本發(fā)明的較佳實例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神 和原則之內(nèi)，所作的的任何修改，等同替換，改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種高壓恒流啟動的內(nèi)部電源電路，用于產(chǎn)生穩(wěn)定的內(nèi)部電源電壓，其特征在于所述高壓恒流啟動的內(nèi)部穩(wěn)壓電源電路，包括耐高壓LDMOS管隔離電路、恒流充電電路、電壓基準(zhǔn)電路及電平移位電路；所述耐高壓LDMOS管隔離電路包括一個限流電阻R1和一個N溝道耐高壓LDMOS管MN1，所述耐高壓LDMOS管MN1用作調(diào)整管，輸入端連接電源引腳HVin，同時接受所述恒流充電電路和所述電平移位電路中過壓控制電路的信號，保證電路的正常啟動和輸出電壓的穩(wěn)定；所述恒流充電電路包括檢測電阻R2和反饋電流鏡，所述恒流充電電路連接耐高壓LDMOS管的源極，通過檢測充電電流是否過大，控制耐高壓LDMOS管的柵壓，穩(wěn)定充電電流，所述恒流充電電路輸出電壓信號LVout；所述電壓基準(zhǔn)電路包括PTAT電流產(chǎn)生電路和基準(zhǔn)產(chǎn)生電路，所述電壓基準(zhǔn)電路以LVout信號作為輸入高電平，通過PTAT電流和負(fù)溫度系數(shù)電壓疊加來產(chǎn)生電壓基準(zhǔn)；所述電平移位電路包括輸出緩沖級，用于產(chǎn)生更穩(wěn)定的輸出電壓VDD。
2.根據(jù)權(quán)利要求1所述的高壓恒流啟動的內(nèi)部電源電路，其特征在于所述的耐高壓 LDMOS管隔離電路中，限流電阻Rl的一端接輸入電壓HVin，另一端接LDMOS管麗1的柵極； LDMOS管麗1的漏極接輸入電壓HVin，源極接到恒流充電電路中檢測電阻R2的一端和PMOS 管MP2的源極，柵極接限流電阻Rl的一端以及NMOS管MN4和麗11的源極。
3.根據(jù)權(quán)利要求1所述的高壓恒流啟動的內(nèi)部電源電路，其特征在于所述恒流充電 電路由檢測電阻R2、PM0S管MP2及匪OS管麗3和麗4構(gòu)成；檢測電阻R2的一端與PMOS管 MP2的源極相連，接到高壓隔離電路中耐高壓LDMOS調(diào)整管麗1的源極，另一端接到PMOS管 MP2的柵極及電壓信號LVout的輸出端；PMOS管MP2的漏極接NMOS管麗3的漏極；NMOS管 麗3和MN4的柵極相連，同時接到NMOS管麗3的漏極，NMOS管MN4的漏極接高壓隔離電路 中耐高壓LDMOS調(diào)整管麗1的柵極，匪OS管麗3和麗4的源極都接地GND。
4.根據(jù)權(quán)利要求1所述的高壓恒流啟動的內(nèi)部電源電路，其特征在于所述電壓基準(zhǔn) 電路由電阻R3和R4、雙極型晶體管Ql Q4、PM0S管MP5和MP6以及匪OS管MN7 MN9構(gòu) 成；R3的一端接輸出電壓LVout，另一端與NPN管Ql的集電極相連；NPN管Ql的基極和NPN 管Q2的基極相連，接到NPN管Ql的集電極，它的發(fā)射極接NPN管Q3的集電極，同時接NPN 管Q4的基極；NPN管Q3的發(fā)射極接地，基極接NPN管Q4的集電極；NPN管Q4的發(fā)射極接 電阻R4的一端；電阻R4的另一端接地；NPN管Q2的發(fā)射極與NPN管Q4的集電極相連，其 集電極與PMOS管MP5的漏極相連；PMOS管MP5的源極接電壓信號LVout的輸出端，柵極接 PMOS管MP6的柵極，同時接PMOS管MP5的漏極；PMOS管MP6的源極接輸出電壓LVout，漏 極接NMOS管麗7的漏極；NMOS管麗7的漏極和柵極相連，源極接NMOS管MN8的漏極；NMOS 管MN8的漏極和柵極相連，源極接NMOS管MN9的漏極；NMOS管MN9的漏極和柵極相連，源 極接地；NMOS管麗7 MN9的襯底都和它們的源極相連。
5.根據(jù)權(quán)利要求1所述的高壓恒流啟動的內(nèi)部電源電路，其特征在于所述電平移位 電路由PMOS管MP10、雙極型晶體管Q5和Q6構(gòu)成；PMOS管MPlO的柵極接電壓基準(zhǔn)電路中 PMOS管MP5的柵極，源極接輸出電壓LVout，漏極接PNP管Q5的發(fā)射極，同時接到NPN管Q6 的基極；PNP管Q5的基極接電壓基準(zhǔn)電路中PMOS管MP6的漏極，集電極接地；NPN管Q6的 集電極接輸出電壓LVout，發(fā)射極接輸出內(nèi)部電源電壓VDD。
全文摘要
本發(fā)明公開了一種高壓恒流啟動的內(nèi)部電源電路，用于產(chǎn)生穩(wěn)定的內(nèi)部電源電壓，包括耐高壓LDMOS管隔離電路、恒流充電電路、電壓基準(zhǔn)電路及電平移位電路；所述耐高壓LDMOS管隔離電路包括一個限流電阻R1和一個N溝道耐高壓LDMOS管MN1，所述耐高壓LDMOS管MN1用作調(diào)整管，輸入端連接電源引腳HVin，同時接受所述恒流充電電路和所述電平移位電路中過壓控制電路的信號，保證電路的正常啟動和輸出電壓的穩(wěn)定。本發(fā)明采用高壓LDMOS管進(jìn)行高壓隔離，可使電路具有更高的擊穿電壓和更大范圍的安全工作區(qū)以及更低的導(dǎo)通電阻。
文檔編號G05F3/26GK101901019SQ20101022912
公開日2010年12月1日 申請日期2010年7月16日 優(yōu)先權(quán)日2010年7月16日
發(fā)明者代國定, 劉文昊, 方展忠, 楊令 申請人:昌芯(西安)集成電路科技有限責(zé)任公司;深圳市泰德工業(yè)產(chǎn)品設(shè)計有限公司