專利名稱：開關(guān)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種開關(guān)電路。
背景技術(shù)：
現(xiàn)在的開關(guān)電路設(shè)計大多只具有單一功能，通俗地講就是一個開關(guān)電路只能控制 一個功能的開啟或關(guān)閉。比如在一個系統(tǒng)中，既有軟件復(fù)位又有硬件復(fù)位，就需要一個開關(guān) 電路控制軟件復(fù)位的開啟，另一個開關(guān)電路控制硬件復(fù)位的開啟，無法讓一個開關(guān)電路既 控制軟件復(fù)位又控制硬件復(fù)位。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種開關(guān)電路，其既能控制軟件復(fù)位又能控制硬件復(fù) 位。一種開關(guān)電路，包括一電源輸入端、一第一開關(guān)模塊、一第二開關(guān)模塊、一第一延 遲比較模塊、一第二延遲比較模塊、一軟件復(fù)位信號端、一硬件復(fù)位信號端及一處理模塊， 所述第一開關(guān)模塊包括一按鈕及一 PNP型三極管，所述電源輸入端通過一第一電阻及所述 按鈕接地，所述電源輸入端還通過一第二電阻及一第三電阻與所述第二延遲比較模塊的輸 入端及輸出端對應(yīng)連接，所述PNP型三極管基極連接第一電阻與按鈕的節(jié)點(diǎn)及軟件復(fù)位信 號端，發(fā)射極連接所述電源輸入端，集電極連接第一延遲比較模塊的輸入端并通過一第四 電阻接地，所述第二開關(guān)模塊的控制端與所述軟件復(fù)位信號端相連，第一端連接第一延遲 比較模塊的輸出端，第二端連接所述第二電阻與所述第二延遲比較模塊的節(jié)點(diǎn)，所述硬件 復(fù)位信號端與所述第二延遲比較模塊輸出端相連，所述軟件復(fù)位信號端、硬件復(fù)位信號端 均與所述處理模塊相連，所述處理模塊中存儲一預(yù)設(shè)時間，在所述按鈕未按下時，所述第一 延遲比較模塊輸出高電壓，所述軟件復(fù)位信號端、硬件復(fù)位信號端均為高電壓，按鈕按下 時，軟件復(fù)位信號端變?yōu)榈碗妷?，硬件?fù)位信號端仍為高電壓，第一延遲比較模塊輸出低電 壓，第二開關(guān)模塊將第一延遲比較模塊及第二延遲比較模塊斷開，松開鍵按后，第一延遲比 較模塊先輸出低電壓后輸出高電壓，軟件復(fù)位信號端變?yōu)楦唠妷?，第二開關(guān)模塊導(dǎo)通，在松 開鍵按后經(jīng)第二延遲比較模塊延遲一時間后所述硬件復(fù)位信號端變?yōu)榈碗妷?，然后所述?件復(fù)位信號端又變?yōu)楦唠妷?，如果所述按鈕被按下持續(xù)的時間達(dá)到所述處理模塊中存儲的 預(yù)設(shè)時間，所述處理模塊控制電腦軟件復(fù)位，否則執(zhí)行硬件復(fù)位。上述開關(guān)電路，每次按下按鈕，都會先在軟件復(fù)位信號端上產(chǎn)生一低電壓，松開按 鈕后在硬件復(fù)位信號端上產(chǎn)生一由高電壓變低電壓又變?yōu)楦唠妷旱男盘?，如果按下按鈕持 續(xù)的時間達(dá)到所述處理模塊設(shè)置的設(shè)定時間，則執(zhí)行軟件復(fù)位，否則執(zhí)行硬件復(fù)位。上述開 關(guān)電路設(shè)置第一延遲比較模塊用以輸出一先低后高的電壓給所述第二延遲比較模塊，第二 延遲比較模塊用以保證在松開開關(guān)后延遲一段時間所述硬件復(fù)位端的電壓才由高變低，然 后再由低變高。上述開關(guān)電路通過一個按鈕既可以控制系統(tǒng)軟件復(fù)位又可以控制系統(tǒng)硬件 復(fù)位。


圖1為本發(fā)明開關(guān)電路的較佳實(shí)施方式的電路圖。圖2為處理模塊的方塊圖。圖3a為本發(fā)明開關(guān)電路的軟件復(fù)位信號端的電壓仿真波形圖。圖3b為本發(fā)明開關(guān)電路的硬件復(fù)位信號端的電壓仿真波形圖。
具體實(shí)施例方式請參閱圖1及圖2，本發(fā)明開關(guān)電路100的較佳實(shí)施方式包括一第一開關(guān)模塊10、 一第一延遲比較模塊20、一第二開關(guān)模塊30、一第二延遲比較模塊40、一處理模塊50、一軟 件復(fù)位信號端60、一硬件復(fù)位信號端70及一電源輸入端80。所述第一開關(guān)模塊10包括一 PNP型三極管Q1、一開關(guān)按鈕P及兩電阻Rl、R2，所 述三極管Q1的發(fā)射極與所述電源輸入端80連接。所述三極管Q1的基極通過所述電阻R1 與所述電源輸入端80連接，還通過開關(guān)按鈕P接地及直接與所述軟件復(fù)位信號端60和所 述第二開關(guān)模塊30的控制端連接。所述三極管Q1的集電極通過所述電阻R2接地，還與所 述第一延遲比較模塊20的輸入端相連。所述第一延遲比較模塊20包括一電阻R3、一電容C1、一雙運(yùn)算放大器0P1及一參 考電源VI，所述電阻R3的一端連接在所述三極管Q1的集電極與所述電阻R2之間，所述電 阻R3的另一端通過所述電容C1接地。所述雙運(yùn)算放大器0P1的負(fù)輸入端連接在所述電阻 R3及所述電容C1之間，正輸入端與所述參考電源VI連接后接地，所述雙運(yùn)算放大器0P1的 輸出端通過一電容C2接地，還與所述第二開關(guān)模塊30相連。其中所述電阻R3與所述電容 C1構(gòu)成一 RC延遲電路，以對所述三極管Q1的集電極輸出的電壓延遲；所述參考電源VI作 為所述雙運(yùn)算放大器0P1的參考電源；所述電容C2用于過濾所述雙運(yùn)算放大器0P1輸出端 輸出的電壓。所述第二開關(guān)模塊30包括一電阻R4及一 NPN型三極管Q2，所述三極管Q2的集電 極(第一端)連接在所述雙運(yùn)算放大器0P1的輸出端與所述電容C2之間，基極(控制端) 通過所述電阻R4與所述三極管Q1的基極相連，發(fā)射極(第二端)通過一電阻R5與所述電 源輸入端80連接及通過一電容C3接地。其中所述電容C3用于過濾所述三極管Q2的發(fā)射 極的輸出電壓。所述三極管Q2的發(fā)射極還與所述第二延遲比較模塊40輸入端相連。所述第二延遲比較模塊40包括一電阻R6、一電容C4、一雙運(yùn)算放大器0P2及一參 考電源V2，所述電阻R6的一端連接在所述電阻R5與所述三極管Q2的發(fā)射極之間，所述電 阻R6的另一端通過所述電容C4接地。所述雙運(yùn)算放大器0P2的正輸入端連接在所述電阻 R6與所述電容C4之間，負(fù)輸入端與所述參考電源V2連接后接地，所述雙運(yùn)算放大器0P2的 輸出端通過一電阻R7與所述電源輸入端80連接以及通過一電容C5接地，所述雙運(yùn)算放大 器0P2的輸出端還直接與所述硬件復(fù)位信號端70連接。其中所述電阻R6與所述電容C4 構(gòu)成一 RC延遲電路用于對輸入的電壓進(jìn)行延遲，所述參考電源V2作為所述0P2的參考電 源，所述電容C5用于過濾所述雙運(yùn)算放大器0P2輸出端輸出的電壓。所述軟件復(fù)位信號端60及硬件復(fù)位信號端70均與所述處理模塊50連接。所述 處理器50包括一讀取單元52、一判斷單元54、一設(shè)定單元56及一執(zhí)行單元58。所述讀取單元52讀取所述軟件復(fù)位信號端60及硬件復(fù)位信號端70的電壓，當(dāng)所述判斷單元54判 斷所述讀取單元52讀取的軟件復(fù)位信號端60及硬件復(fù)位信號端70的電壓均為高電壓時， 所述執(zhí)行單元58不會對系統(tǒng)復(fù)位。當(dāng)所述判斷單元54讀取的軟件復(fù)位信號端60的電壓 為低電壓時，所述判斷單元54會繼續(xù)判斷該低電壓持續(xù)的時間是否達(dá)到所述設(shè)定單元56 設(shè)定的預(yù)設(shè)時間，如果達(dá)到預(yù)設(shè)時間所述執(zhí)行單元58對系統(tǒng)軟件復(fù)位，并且判斷單元54不 會再理會所述硬件復(fù)位信號端70的電壓；如果軟件復(fù)位信號端60的低電壓持續(xù)時間沒有 達(dá)到預(yù)設(shè)時間，所述所述判斷單元54判斷所述硬件復(fù)位信號端70的電壓是否有一個由高 電壓變成低電壓然后再變成高電壓的過程，如果有上述過程，所述執(zhí)行單元58則對系統(tǒng)進(jìn) 行硬件復(fù)位。下面將介紹所述開關(guān)電路100的具體工作過程。沒有按壓按鈕P時，所述三極管Q1不導(dǎo)通，所述三極管Q1的基極電壓為高電壓， 所述軟件復(fù)位信號端60為高電壓，所述三極管Q2導(dǎo)通。由于所述三極管Q1不導(dǎo)通，其集 電極輸出電壓為0，故所述雙運(yùn)算放大器0P1負(fù)輸入端電壓為0，而所述雙運(yùn)算放大器0P1 正輸入端電壓為VI，所以所述雙運(yùn)算放大器0P1輸出端輸出高電壓至所述三極管Q2的集電 極，由于此時所述三極管Q2導(dǎo)通，因此所述三極管Q2將所述雙運(yùn)算放大器的輸出端輸出的 高電壓傳輸給所述第二延遲比較模塊40，所述雙運(yùn)算放大器0P2的正輸入端的電壓為高電 壓。由于所述雙運(yùn)算放大器0P2的負(fù)輸入端的電壓為所述參考電源V2的電壓，且所述參考 電源V2的電壓值要小于所述高電壓，故所述雙運(yùn)算放大器0P2輸出高電壓，即所述硬件復(fù) 位信號端70的電壓為高電壓。此時，所述處理模塊50的讀取單元讀取52讀取的該軟件復(fù) 位信號端60及硬件復(fù)位信號端70的電壓均為高電壓，所述處理模塊50不會對系統(tǒng)進(jìn)行復(fù) 位。按下所述按鈕P時，所述三極管Q1導(dǎo)通，所述三極管Q1的基極電壓瞬間由高電壓 變成低電壓，所述軟件復(fù)位信號端60的電壓瞬間由高電壓變?yōu)榈碗妷海砷_按鈕P后所 述三極管Q1不導(dǎo)通，所述軟件復(fù)位信號端60的電壓瞬間由低電壓變?yōu)楦唠妷?。即按下?鈕P時，所述處理模塊50的讀取單元52讀取的軟件復(fù)位信號端60的電壓為低電壓。在松 開按鈕P后，所述軟件復(fù)位信號端60的電壓為高電壓。所以所述軟件復(fù)位信號端60的低 電壓持續(xù)時間為按壓按鈕P的時間，將這段時間記為T1。如果按壓按鈕P的時間T1達(dá)到所 述設(shè)定單元56的設(shè)定時間，所述處理模塊50對系統(tǒng)軟件復(fù)位，并不理會所述硬件復(fù)位信號 端70的電壓。如果按壓按鈕P的時間T1沒有達(dá)到該設(shè)定單元54設(shè)定的時間，所述處理模 塊50會根所述硬件復(fù)位信號端70的電壓控制系統(tǒng)。在按下所述按鈕P時，由于所述三極管Q1導(dǎo)通，所述三極管Q1的集電極輸出高電 壓，基極輸出低電壓，所述電容C1及電阻R3構(gòu)成RC延遲電路，使得所述雙運(yùn)算放大器0P1 的負(fù)輸入端的電壓會經(jīng)過一段時間的延遲后高于所述雙運(yùn)算放大器0P1正輸入端的參考 電源VI的電壓，即所述雙運(yùn)算放大器0P1的輸出端會經(jīng)過一段時間延遲后才會由高變成低 電壓。所述三極管Q2不導(dǎo)通，所述三極管Q2不會將所述雙運(yùn)算放大器0P1輸出端輸出的 低電壓傳輸給所述第二延遲比較模塊40。此時，所述雙運(yùn)算放大器0P2的正輸入端電壓直 接接收電源輸入端80提供的高電壓，使正輸入端的電壓仍高于所述負(fù)輸入端的參考電源 V2的電壓，所述雙運(yùn)算放大器0P2繼續(xù)輸出高電壓，即所述硬件復(fù)位信號端70仍為高電壓。 即所述處理模塊50的讀取單元52在按下所述按鈕P的時間T1內(nèi)讀取的硬件復(fù)位信號端70的電壓仍為高電壓，所述處理模塊50不會對系統(tǒng)進(jìn)行硬件重設(shè)。松開按鈕P后，所述三極管Q2導(dǎo)通，由于所述電容C1電阻R3構(gòu)成延遲電路，使得 所述雙運(yùn)算放大器0P1的輸出端會繼續(xù)輸出一段時間的低電壓后持續(xù)輸出高電壓。所述三 極管Q2將所述雙運(yùn)算放大器0P1輸出端輸出的電壓傳輸給所述第二延遲比較模塊40，所 述第二延遲比較模塊40先會接收一段時間的低電壓后持續(xù)收到高電壓。由于電容C4電阻 R6構(gòu)成延遲電路，使得所述雙運(yùn)算放大器0P2的正輸入端電壓會經(jīng)過一段時間的延遲后低 于負(fù)輸入端的參考電源V2的電壓，這段時間記為T2，所述所述雙運(yùn)算放大器0P2的輸出端 電壓延遲T2后由高電壓變成低電壓。然后電容C4再經(jīng)過充電，使得所述雙運(yùn)算放大器0P2 的正輸入端電壓高于負(fù)輸入端的參考電源V2的電壓，所述雙運(yùn)算放大器0P2的輸出端電壓 由低電壓變成高電壓。所以松開按鈕P后，所述雙運(yùn)算放大器的輸出端電壓延遲T2后，由 高電壓變成低電壓，再由低電壓變成高電壓。請參考圖3a，其為軟件復(fù)位信號端60的電壓仿真波形圖。在0. Is時按下按鈕P 且在0. 6s時松開按鈕P，該時間段即為T1。在按鈕P沒有被按下之前，即0. Is之前，所述 軟件復(fù)位信號端60的電壓為高電壓。當(dāng)按鈕P被按下至松開之間，即0. ls-0. 6s之間，所 述軟件復(fù)位信號端60的電壓為低電壓。在按鈕P松開時，即0. 6s時，所述軟件復(fù)位信號端 60的電壓瞬間變成高電壓。請參照圖3b，其為硬件復(fù)位信號端70的電壓仿真波形圖。在T1這段時間內(nèi)，所述 硬件復(fù)位信號端70的電壓一直為高電壓，松開按鈕P后，經(jīng)過一小段時間(對比圖3a與圖 3b這段時間即為T2)的延遲之后，所述硬件復(fù)位信號端70的電壓變?yōu)榈碗妷?，該低電壓?續(xù)大概在0. 1秒左右后變?yōu)楦唠妷?。由于所述硬件?fù)位信號端70的電壓由高變低經(jīng)過T2時間段的延遲，所以所述硬 件復(fù)位信號端70的電壓的下降沿不會與所述軟件復(fù)位信號端60的電壓的上升沿重合，這 樣可以避免所述處理模塊50因讀取的電壓重疊而不能正常工作。上述開關(guān)電路100，每次按下按鈕P，都會先在軟件復(fù)位信號端60上產(chǎn)生一低電 壓，后在硬件復(fù)位信號端70上產(chǎn)生一由高電壓變低電壓又變?yōu)楦唠妷旱男盘枺绻聪掳?鈕P持續(xù)的時間達(dá)到所述處理模塊50設(shè)置的設(shè)定時間，則執(zhí)行軟件復(fù)位，否則執(zhí)行硬件復(fù) 位。上述開關(guān)電路100設(shè)置第一延遲比較模塊20用以輸出一先低后高的電壓給所述第二 延遲比較模塊40，第二延遲比較模塊40用以保證在松開開關(guān)后延遲一段時間T2所述硬件 復(fù)位端的電壓才由高變低，然后再由低變高。上述開關(guān)電路100通過一個按鈕P既可以控 制系統(tǒng)軟件復(fù)位又可以控制系統(tǒng)硬件復(fù)位。
權(quán)利要求
一種開關(guān)電路，包括一電源輸入端、一第一開關(guān)模塊、一第二開關(guān)模塊、一第一延遲比較模塊、一第二延遲比較模塊、一軟件復(fù)位信號端、一硬件復(fù)位信號端及一處理模塊，所述第一開關(guān)模塊包括一按鈕及一PNP型三極管，所述電源輸入端通過一第一電阻及所述按鈕接地，所述電源輸入端還通過一第二電阻及一第三電阻與所述第二延遲比較模塊的輸入端及輸出端對應(yīng)連接，所述PNP型三極管基極連接第一電阻與按鈕的節(jié)點(diǎn)及軟件復(fù)位信號端，發(fā)射極連接所述電源輸入端，集電極連接第一延遲比較模塊的輸入端并通過一第四電阻接地，所述第二開關(guān)模塊的控制端與所述軟件復(fù)位信號端相連，第一端連接第一延遲比較模塊的輸出端，第二端連接所述第二電阻與所述第二延遲比較模塊的節(jié)點(diǎn)，所述硬件復(fù)位信號端與所述第二延遲比較模塊輸出端相連，所述軟件復(fù)位信號端、硬件復(fù)位信號端均與所述處理模塊相連，所述處理模塊中存儲一預(yù)設(shè)時間，在所述按鈕未按下時，所述第一延遲比較模塊輸出高電壓，所述軟件復(fù)位信號端、硬件復(fù)位信號端均為高電壓，按鈕按下時，軟件復(fù)位信號端變?yōu)榈碗妷海布?fù)位信號端仍為高電壓，第一延遲比較模塊輸出低電壓，第二開關(guān)模塊將第一延遲比較模塊及第二延遲比較模塊斷開，松開鍵按后，第一延遲比較模塊先輸出低電壓后輸出高電壓，軟件復(fù)位信號端變?yōu)楦唠妷?，第二開關(guān)模塊導(dǎo)通，在松開鍵按后經(jīng)第二延遲比較模塊延遲一時間后所述硬件復(fù)位信號端變?yōu)榈碗妷海缓笏鲇布?fù)位信號端又變?yōu)楦唠妷?，如果所述按鈕被按下持續(xù)的時間達(dá)到所述處理模塊中存儲的預(yù)設(shè)時間，所述處理模塊控制電腦軟件復(fù)位，否則執(zhí)行硬件復(fù)位。
2.如權(quán)利要求1所述的開關(guān)電路，其特征在于所述處理模塊包括一讀取單元，一設(shè)定 單元、一判斷單元及一執(zhí)行單元，所述讀取單元讀取所述軟件復(fù)位信號端及硬件復(fù)位信號 端的電壓，所述設(shè)定單元設(shè)定所述預(yù)設(shè)時間，所述判斷單元判斷所述軟件復(fù)位信號端及硬 件復(fù)位信號端的電壓，所述執(zhí)行單元根據(jù)所述判斷單元判斷的結(jié)果對系統(tǒng)進(jìn)行操作。
3.如權(quán)利要求1所述的開關(guān)電路，其特征在于所述第一延遲比較模塊包括一電阻、一 電容、一雙運(yùn)算放大器及一參考電源，所述電阻一端與所述PNP型三極管的發(fā)射極連接，另 一端通過所述電容接地，所述雙運(yùn)算放大器的負(fù)輸入端連接所述電阻與所述電容的節(jié)點(diǎn)， 所述雙運(yùn)算放大器的正輸入端通過所述參考電源接地。
4.如權(quán)利要求1所述的開關(guān)電路，其特征在于所述第二開關(guān)模組包括一NPN型三極 管及一電阻，所述NPN型三極管的基極通過所述電阻與所述PNP型三極管的基極連接，所述 三極管的集電極與所述第一延遲比較模塊的輸出端連接，所述三極管的發(fā)射極連接所述第 二延遲比較模塊的輸入端與所述第二電阻的節(jié)點(diǎn)。
5.如權(quán)利要求4所述的開關(guān)電路，其特征在于所述NPN型三極管的集電極還一電容 接地。
6.如權(quán)利要求4所述的開關(guān)電路，其特征在于所述NPN三極管發(fā)射極通過一電容接地。
7.如權(quán)利要求1所述的開關(guān)電路，其特征在于所述第二延遲比較模塊包括一電容、一 電阻、一雙運(yùn)算放大器及一參考電源，所述電阻的一端作為所述第二延遲比較模塊的輸入 端，另一端通過所述電容接地，所述所述雙運(yùn)算放大器的正輸入端連接所述電阻與所述電 容的節(jié)點(diǎn)，所述雙運(yùn)算放大器的負(fù)輸入端連接所述參考電源后接地，所述雙運(yùn)算放大器的 輸出端作為所述第二延遲比較模塊的輸出端。
8.如權(quán)利要求7所述的開關(guān)電路，其特征在于所述雙運(yùn)算放大器的輸出端還通過一電容接地。
全文摘要
一種開關(guān)電路，包括一電源輸入端、一第一開關(guān)模塊、一第二開關(guān)模塊、一第一延遲比較模塊、一第二延遲比較模塊、一軟件復(fù)位信號端、一硬件復(fù)位信號端及一處理模塊，所述第一開關(guān)模塊包括一按鈕，按下所述按鈕，所述軟件復(fù)位信號端的電壓瞬間由高變低，所述硬件復(fù)位信號端電壓繼續(xù)為高，松開按鈕后所述軟件復(fù)位信號端的電壓瞬間由低變高，所述硬件復(fù)位信號端電壓經(jīng)過延遲由高變低再由低變高，所述處理模塊根據(jù)讀取的軟件復(fù)位信號端及硬件復(fù)位信號端的電壓變化對系統(tǒng)軟件復(fù)位或者是硬件復(fù)位。上述開關(guān)電路既能控制系統(tǒng)軟件復(fù)位又能控制系統(tǒng)硬件復(fù)位。
文檔編號G05B19/04GK101989851SQ20091030505
公開日2011年3月23日 申請日期2009年7月31日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者謝明志, 陳旸元 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司