專利名稱：恒流電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及流過恒定電流的恒流電路。
背景技術(shù)：
當(dāng)前，有的半導(dǎo)體器件安裝有流過恒定電流的恒流電路。
對現(xiàn)有的恒流電路進行說明。圖3是表示現(xiàn)有的恒流電路的圖。
PMOS晶體管Pl的K值(驅(qū)動能力)大于PMOS晶體管P2的K值，或者，NMOS晶體管N2的K值大于NMOS晶體管Nl的K值。在電阻Rl上產(chǎn)生NMOS晶體管Nl與NMOS晶體管N2的柵-源間電壓差，在電阻R1上流過的電流成為恒定電流(例如，參照專利文獻l)。
對現(xiàn)有的低電流消耗的恒流電路進行說明。圖4是表示現(xiàn)有的低電流消耗的恒流電路的圖。
PMOS晶體管Pl的K值大于PMOS晶體管P2的K值，或者,NMOS晶體管N2的K值大于NMOS晶體管Nl的K值。通過在NMOS晶體管Nl的柵極與漏極之間設(shè)置電阻R2, NMOS晶體管N2的柵電壓變低，NMOS晶體管N2在亞閾值區(qū)域工作，因此恒流電路的電流消耗減小。在電阻Rl上產(chǎn)生從NMOS晶體管Nl與NMOS晶體管N2的柵-源間電壓差減去在電阻R2上產(chǎn)生的電壓后的電壓，流過電阻R1的電流成為恒定電流(例如，參照專利文獻2)。
專利文獻1日本特許第2803291號公報(圖1)專利文獻2日本特開平6-152272號公報(圖l)
但是，在NMOS晶體管Nl N2中，由于半導(dǎo)體器件的制造工藝，柵氧化膜厚度存在偏差，從而K值產(chǎn)生偏差。由此，NMOS晶體管Nl與NMOS晶體管N2的柵-源間電壓差也存在偏差。于是，在電阻Rl上產(chǎn)生的電壓有偏差，恒流電路的恒定電流也產(chǎn)生偏差。即，由于半導(dǎo)體器件的制造偏差，恒流電路的恒定電流產(chǎn)生偏差。
此外，由于MOS晶體管中的載流子的遷移率具有溫度系數(shù)，因此，當(dāng)溫度變高時K值變低，當(dāng)溫度變低時K值變高，當(dāng)溫度變化時K值發(fā)生變化。從而，NMOS晶體管Nl與NMOS晶體管N2的柵-源間電壓差也發(fā)生變化。于是，在電阻R1上產(chǎn)生的電壓會變化，恒流電路的恒定電流也發(fā)生變化。g卩，隨溫度變化，恒流電路的恒定電流發(fā)生變化。
從而，要謀求一種恒流電路，其對于半導(dǎo)體器件的制造偏差或溫度變化能夠流過穩(wěn)定的恒定電流。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述課題而完成的，提供一種能夠流過穩(wěn)定的恒定電流的恒流電路。
為解決上述課題，本發(fā)明提供一種流過恒定電流的恒流電路，其特征在于，該恒流電路具有第二PMOS晶體管；第一PMOS晶體管，其基于上述第二PMOS晶體管的漏電流而流過漏電流;第一NMOS晶體管，在其柵極上施加基于上述第一 PMOS晶體管的漏極電壓的電壓，該第一NMOS晶體管流過與上述第一 PMOS晶體管的漏電流相等的漏電流；第二 NMOS晶體管，在其柵極上施加基于上述第一 NMOS晶體管的柵電壓的電壓，該第二NMOS晶體管流過與上述第二PMOS晶體管的漏電流相等的漏電流，具有比上述第一NMOS晶體管更低的閾值電壓；第一電阻，其設(shè)置在上述第二NMOS晶體管的源極與接地端子之間，產(chǎn)生基于上述第一NMOS晶體管與上述第二NMOS晶體管的閾值電壓差的電壓，流過上述恒定電流。
在本發(fā)明中，即使因半導(dǎo)體器件的制造偏差而使第一和第二 NMOS晶體管的K值發(fā)生偏差，也由于在第一電阻上產(chǎn)生的電壓始終成為第一NMOS晶體管與第二NMOS晶體管的閾值電壓差，在第一電阻上產(chǎn)生的電壓變得幾乎沒有偏差，因而恒流電路的恒定電流也幾乎沒有偏差。
此外，即使由于溫度變化而使第一和第二NMOS晶體管的K值發(fā)生變化，也由于在第一電阻上產(chǎn)生的電壓始終成為第一NMOS晶體管與第二NMOS晶體管的閾值電壓差,在第一電阻上產(chǎn)生的電壓幾乎沒有變化， 因而恒流電路的恒定電流也幾乎沒有變化。
從而，恒流電路對于半導(dǎo)體器件的制造偏差或溫度變化，能夠流過 穩(wěn)定的恒定電流。


圖1是表示本發(fā)明的恒流電路的圖。
圖2是表示第二實施方式的恒流電路的圖。
圖3是表示現(xiàn)有的恒流電路的圖。
圖4是表示現(xiàn)有的恒流電路的圖。
具體實施例方式
以下，參考附圖，對本發(fā)明的實施方式進行說明。 (第一實施方式)
首先，對恒流電路的結(jié)構(gòu)進行說明。圖l是表示恒流電路的圖。
恒流電路具有啟動電路10; PMOS晶體管P1 P2; NMOS晶體管 Nl; NMOS晶體管LN2;以及電阻R1。
啟動電路IO被設(shè)置在電源端子與接地端子之間，其輸入端子連接到 PMOS晶體管Pl的柵極、PMOS晶體管P2的柵極和漏極、以及NMOS 晶體管LN2的漏極，其輸出端子連接到PMOS晶體管Pl的漏極、NMOS 晶體管Nl的柵極和漏極、以及NMOS晶體管LN2的柵極。PMOS晶體 管P1 P2的源極連接到電源端子。NMOS晶體管N1的源極連接到接地 端子。NMOS晶體管LN2的源極連接到電阻R1的一端。電阻R1的另一 端連接到接地端子。PMOS晶體管P2按二極管方式連接，PMOS晶體管 P1 P2連接為電流鏡(current mirror)。 NMOS晶體管Nl按二極管方式 連接，NMOS晶體管Nl和NMOS晶體管LN2連接為電流鏡。
此處，在恒流電路中存在完全沒有電流流過的情況和流過恒定電流 的情況的2個穩(wěn)定點，啟動電路10進行工作以使恒流電路從前者的情況 轉(zhuǎn)移到后者的情況。具體地，當(dāng)在電阻Rl上流過的恒定電流沒有達到規(guī)定電流、PMOS晶體管P2和NMOS晶體管LN2的漏電流未達到規(guī)定電 流、PMOS晶體管P2的柵電壓達到或超過規(guī)定電壓時，啟動電路10從 電源端子向NMOS晶體管LN2的柵極注入啟動電流而啟動恒流電路。
此外，PMOS晶體管Pl基于PMOS晶體管P2的漏電流，流過漏電 流。NMOS晶體管Nl在其柵極上被施加基于PMOS晶體管Pl的漏極電 壓的電壓，流過與PMOS晶體管P1的漏電流相等的漏電流。NMOS晶 體管LN2在其柵極上被施加基于NMOS晶體管N1的柵電壓的電壓，流 過與PMOS晶體管P2的漏電流相等的漏電流。PMOS晶體管P1與PMOS 晶體管P2的K值(驅(qū)動能力)比等于NMOS晶體管Nl與NMOS晶體 管LN2的K值比。當(dāng)PMOS晶體管Pl與PMOS晶體管P2的K值比為 1: 1時，恒流電路被電路設(shè)計為使得NMOS晶體管N1與NMOS晶體管 LN2的K值比也為1: 1，當(dāng)PMOS晶體管Pl與PMOS晶體管P2的K 值比為2: 1時，恒流電路被電路設(shè)計為使得NMOS晶體管N1與NMOS 晶體管LN2的K值比也為2: 1。艮卩，流過PMOS晶體管Pl和畫OS 晶體管Nl的電流相對于K值的電流密度等于流過PMOS晶體管P2和 NMOS晶體管LN2的電流相對于K值的電流密度。此外，NMOS晶體管 LN2具有低于NMOS晶體管Nl的閾值電壓。
此外，電阻R1是多晶硅電阻，產(chǎn)生作為NMOS晶體管N1與NMOS 晶體管LN2的閾值電壓差的電壓。由于電阻Rl的薄膜阻值為300Q 400Q左右，因此，對于半導(dǎo)體器件的制造偏差或溫度變化，電阻R1的 阻值幾乎沒有變化。
其次，對恒流電路的動作進行說明。
此處，設(shè)PMOS晶體管Pl與PMOS晶體管P2的K值比為l: 1， NMOS晶體管N1與NMOS晶體管LN2的K值比也為1: 1。此外，在 NMOS晶體管N1中，設(shè)閾值電壓是0.5V，過驅(qū)動(overdrive)電壓是 0.1V，柵-源間電壓是0.6V。在NMOS晶體管LN2中，設(shè)閾值電壓是0.2V。 此夕卜，設(shè)PMOS晶體管P1 P2、 NMOS晶體管Nl和NMOS晶體管LN2 在飽和區(qū)工作。
于是，由于PMOS晶體管P1 P2的K值以及漏電流相等，且NMOS晶體管N1和NM0S晶體管LN2的K值以及漏電流相等，因此，PMOS 晶體管P1 P2的電流密度就變得相等，NMOS晶體管Nl和NMOS晶體 管LN2的電流密度也變?yōu)橄嗟?，NMOS晶體管LN2的過驅(qū)動電壓就等于 NMOS晶體管N1的過驅(qū)動電壓而成為O.IV， NMOS晶體管LN2的柵-源間電壓成為閾值電壓(0.2V)與過驅(qū)動電壓(0.1V)的合計電壓(0.3V)。 從而，由于NMOS晶體管Nl的柵-源間電壓是0.6V, NMOS晶體管LN2 的柵-源間電壓是0.3V，因此，在電阻R1上產(chǎn)生的電壓就成為0.3V。艮卩， 雖然該電壓是NMOS晶體管N1與NMOS晶體管LN2的柵-源間電壓差， 但由于NMOS晶體管Nl和NMOS晶體管LN2的過驅(qū)動電壓相等而都是 0.1 V,因此，該電壓成為NMOS晶體管Nl與NMOS晶體管LN2的閾值 電壓差(成為0.5V-0.2V=0.3V)。根據(jù)該電壓，電阻R1流過恒定電流。 該恒定電流由電流鏡電路(未圖示)等被取出到恒流電路之外。
若設(shè)NM0S晶體管N1中的閾值電壓為Vtl，設(shè)過驅(qū)動電壓為Vol， 設(shè)柵-源間電壓為Vgsl，設(shè)NMOS晶體管LN2中的閾值電壓為Vt2，設(shè) 過驅(qū)動電壓為Vo2，設(shè)柵-源間電壓為Vgs2，則在電阻R1上產(chǎn)生的電壓 Vref可通過
Vref^Vgsl-Vgs2= (Vol+Vtl) - (Vo2+Vt2) ......... (1)
算出，由于NMOS晶體管N1和NMOS晶體管LN2的過驅(qū)動電壓相等， 因此，該電壓Vref可通過
VrePVU國Vt2 ......... (2)算出。
在一般的半導(dǎo)體器件的制造工藝中，NMOS晶體管N1與NMOS晶 體管LN2的閾值電壓差的制造偏差很小。此外，由于溫度變化而引起的 NMOS晶體管Nl和NMOS晶體管LN2的閾值電壓的變化大致相等，因 此，即使溫度變化，NMOS晶體管Nl與NMOS晶體管LN2的閾值電壓 差也幾乎沒有變化。
此處，假定由于半導(dǎo)體器件的制造偏差，使NMOS晶體管Nl和 NMOS晶體管LN2的K值存在偏差。此外，假設(shè)由于溫度變化，也使 NMOS晶體管Nl和NMOS晶體管LN2的K值發(fā)生變化。此時，由于隨著K值的偏差(變化)，NMOS晶體管Nl和NMOS 晶體管LN2的過驅(qū)動電壓同樣地產(chǎn)生偏差(變化)，因此，NMOS晶體 管Nl與NMOS晶體管LN2的過驅(qū)動電壓差幾乎不會偏離0V (幾乎不 會從0V變化)。因此，在電阻Rl上產(chǎn)生的電壓始終成為NMOS晶體管 Nl與NMOS晶體管LN2的閾值電壓差，保持為0.3V?；谠撾妷?，電 阻R1流過恒定電流。該恒定電流由電流鏡電路(未圖示)等被取出到恒 流電路之外。
這樣，即使由于半導(dǎo)體器件的制造偏差而使NMOS晶體管Nl和 NMOS晶體管LN2的K值產(chǎn)生偏差，NMOS晶體管Nl與NMOS晶體 管LN2的柵-源間電壓差和過驅(qū)動電壓差也幾乎沒有偏差。于是，在電阻 Rl上產(chǎn)生的電壓始終成為NMOS晶體管Nl與NMOS晶體管LN2的閾 值電壓差，由于在電阻R1上產(chǎn)生的電壓幾乎沒有偏差，因此，恒流電路 的恒定電流也幾乎沒有偏差。
此外，即使由于溫度變化而NMOS晶體管Nl和NMOS晶體管LN2 的K值發(fā)生變化，NMOS晶體管Nl與NMOS晶體管LN2的柵-源間電 壓差和過驅(qū)動電壓差也幾乎沒有變化。于是，在電阻R1上產(chǎn)生的電壓始 終成為NMOS晶體管Nl與NMOS晶體管LN2的閾值電壓差，由于在電 阻R1上產(chǎn)生的電壓幾乎沒有變化，因此，恒流電路的恒定電流也就幾乎 沒有變化。
從而，恒流電路對于半導(dǎo)體器件的制造偏差或溫度變化，能夠流過 穩(wěn)定的恒定電流。
(第二實施方式)
接下來，對第二實施方式的恒流電路的結(jié)構(gòu)進行說明。圖2是表示 第二實施方式的恒流電路的圖。
第二實施方式的恒流電路與第一實施方式相比追加了電阻R2。 電阻R2被設(shè)置在NMOS晶體管Nl的柵極與漏極之間。 此處，在恒流電路中存在完全沒有電流流過的情況和流過恒定電流 的情況的2個穩(wěn)定點，啟動電路10進行工作以使恒流電路從前者的情況 轉(zhuǎn)移到后者的情況。具體地，當(dāng)在電阻R1上流過的恒定電流未達到規(guī)定電流、PMOS晶體管P2和NMOS晶體管LN2的漏電流未達到規(guī)定電流、 PMOS晶體管P2的柵電壓達到或超過規(guī)定電壓時，啟動電路10從電源 端子向NMOS晶體管LN2的柵極注入啟動電流而啟動恒流電路。作為其 它啟動方法還有從電源端子向NMOS晶體管Nl的柵極注入啟動電流 的方法;或者從PMOS晶體管P2的柵極向接地端子引入啟動電流的方法， 但是在這些啟動方法中，由于NMOS晶體管N1的柵極比漏極更早地成 為高電壓，因此，NMOS晶體管Nl的柵極上升到電源電位，漏極降低而 維持在接地電壓。即，NMOS晶體管N1穩(wěn)定在流過大電流的狀態(tài)，NMOS 晶體管LN2穩(wěn)定在完全沒有電流流過的狀態(tài)。從而，在這些啟動方法中， 由于在電阻R1上并不產(chǎn)生電壓，因此恒流電路就不會流過恒定電流。但 是，在本發(fā)明的啟動方法中，由于NMOS晶體管N1的漏極比柵極更早 地成為高電壓，因此NMOS晶體管LN2穩(wěn)定在電流流過的狀態(tài)。從而， 在本發(fā)明的啟動方法中，由于在電阻R1上產(chǎn)生電壓，因此恒流電路流過 恒定電 荒。
此外，電阻R1 R2是多晶硅電阻，電阻R1使得產(chǎn)生如下電壓，該 電壓是從NMOS晶體管N1與NMOS晶體管LN2的閾值電壓差減去在電 阻R2上產(chǎn)生的電壓后所得的電壓。由于電阻R1 R2的薄膜阻值為 300Q 400Q左右，因此，對于半導(dǎo)體器件的制造偏差或溫度變化，電阻 R1 R2的阻值幾乎沒有變化。
接著，對恒流電路的動作進行說明。
此處，設(shè)NMOS晶體管Nl的閾值電壓是0.5V， NMOS晶體管LN2 的閾值電壓是O.IV。于是，NMOS晶體管Nl與NMOS晶體管LN2的閾 值電壓差就成為0.4V。此夕卜，設(shè)PMOS晶體管P2的柵-源間電壓是l.OV。 此時，使電源電壓變低，成為1.2V,低于NMOS晶體管N1與NMOS晶 體管LN2之間的閾值電壓差(0.4V)與PMOS晶體管P2的柵-源間電壓 (1.0V)的合計電壓(1.4V)。
于是，在第一實施方式中，在電阻R1上產(chǎn)生的電壓不是電壓(0.4V) 而變得更低，在電阻R1上流過的電流不是恒定電流而變得更小。即，在 低電源電壓下，恒流電路不能工作。但是，在第二實施方式中追加了電阻R2，電阻R1 R2分別具有第 一實施方式的電阻Rl的一半阻值。于是，在電阻R1 R2上分別產(chǎn)生 NMOS晶體管Nl與NMOS晶體管LN2的閾值電壓差的一半的電壓 (0.2V)。在電阻R1上產(chǎn)生的電壓是NMOS晶體管N1與NMOS晶體管 LN2的閾值電壓差的一半的電壓，由于電阻R1具有第一實施方式的電阻 Rl的一半阻值，因此，在電阻R1上流過的電流的電流值等于在第一實 施方式的電阻R1上流過的電流的電流值。即，即使在低電源電壓下，恒 流電路也可以工作。
這樣，通過追加電阻R2而在電阻R2上產(chǎn)生電壓，因此，與其相應(yīng)， 在電阻R1上產(chǎn)生的電壓變低。從而，相應(yīng)地，即使電源電壓變低，恒流 電路也可以工作。
權(quán)利要求
1. 一種流過恒定電流的恒流電路，其特征在于，該恒流電路具有第二PMOS晶體管；第一PMOS晶體管，其基于所述第二PMOS晶體管的漏電流而流過漏電流；第一NMOS晶體管，在其柵極上施加基于所述第一PMOS晶體管的漏電壓的電壓，該第一NMOS晶體管流過與所述第一PMOS晶體管的漏電流相等的漏電流；第二NMOS晶體管，在其柵極上施加基于所述第一NMOS晶體管的柵電壓的電壓，該第二NMOS晶體管流過與所述第二PMOS晶體管的漏電流相等的漏電流，具有比所述第一NMOS晶體管更低的閾值電壓；第一電阻，其設(shè)置在所述第二NMOS晶體管的源極與接地端子之間，產(chǎn)生基于所述第一NMOS晶體管與所述第二NMOS晶體管的閾值電壓差的電壓，流過所述恒定電流。
2. 根據(jù)權(quán)利要求1所述的恒流電路，其特征在于，該恒流電路還具有第二電阻，其設(shè)置在所述第一 NMOS晶體管的柵極與所述第二 NMOS晶體管的柵極之間。
3. 根據(jù)權(quán)利要求2所述的恒流電路，其特征在于，該恒流電路還具有啟動電路，當(dāng)所述恒定電流未達到規(guī)定的電流時，該啟動電路從電 源端子向所述第二NMOS晶體管的柵極注入啟動電流。
全文摘要
本發(fā)明提供一種能夠流過穩(wěn)定的恒定電流的恒流電路。即使由于半導(dǎo)體器件的制造偏差而使NMOS晶體管(N1)和NMOS晶體管(LN2)的K值產(chǎn)生偏差，在電阻(R1)上產(chǎn)生的電壓也始終成為NMOS晶體管(N1)與NMOS晶體管(LN2)的閾值電壓差，在電阻(R1)上產(chǎn)生的電壓幾乎沒有偏差。即使隨溫度變化NMOS晶體管(N1)和NMOS晶體管(LN2)的K值發(fā)生變化，在電阻(R1)上產(chǎn)生的電壓也始終成為NMOS晶體管(N1)與NMOS晶體管(LN2)的閾值電壓差，在電阻(R1)上產(chǎn)生的電壓幾乎沒有變化。
文檔編號G05F3/08GK101510107SQ200910006409
公開日2009年8月19日 申請日期2009年2月12日 優(yōu)先權(quán)日2008年2月13日
發(fā)明者宇都宮文靖, 見谷真 申請人:精工電子有限公司