專利名稱：電流鏡電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種電流鏡電路，且特別是有關(guān)于一種可精確匹配的電流 鏡電路。
背景技術(shù)：
圖1所示為公知的電流鏡電路。公知的電流鏡電路包括晶體管Ml、 M2 與M3。晶體管Ml傳送參考電流Ii而晶體管M2傳送輸出電流Io。晶體管 Ml的柵極耦接晶體管M2的柵極，以確保晶體管M1與晶體管M2的柵極-源 極電壓(Gate-sourceVohage)相同，以使參考電流Ii鏡射至輸出電流Io，亦即， 流過晶體管M2通道的輸出電流Io與參考電流Ii成比例。
圖2所示為另一公知的電流鏡電路，這種電路通常被稱為共源共柵 (Cascode)電流鏡。共源共柵的晶體管與第一晶體管Ml及第二晶體管M2串接。 與圖1中的電路相似，晶體管上相同的柵極-源極電壓會(huì)使參考電流Ii鏡射至 輸出電流Io。然而，當(dāng)漏極電壓高于一臨界電壓時(shí)，電流會(huì)直接從漏極流至基 材，而不會(huì)經(jīng)過通道。這便稱為熱載流子效應(yīng)(Hot Carrier Effect)。高柵極-源 極電壓引起的熱載流子效應(yīng)所造成的基材電流會(huì)導(dǎo)致輸入電流與輸出電流間 的電流不匹配。
為了解決電流不匹配的問題，又提出了圖3與圖4中所繪示的電路。在圖3 的電路中使用了NMOS晶體管M6與運(yùn)算放大器302。然而，晶體管M6的基材 電流仍會(huì)引起參考電流Ii與輸出電流Io間的不匹酉己。在圖4的電路中使用了兩個(gè) NMOS晶體管M7與M8，故晶體管M1與M2的漏極電壓會(huì)保持相近。然而，晶 體管M7與M8中的漏電流仍會(huì)造成電流不匹配。再者，調(diào)整Va與Vb的偏壓值 也會(huì)使電路設(shè)計(jì)復(fù)雜化。

發(fā)明內(nèi)容
因此，本發(fā)明的目的就是在提供一種電流鏡電路，在輸出電流路徑上使用一P型晶體管，以增加對(duì)熱載流子效應(yīng)的抵抗能力。
本發(fā)明的另一目的就是在提供一種電流鏡電路，P型晶體管的源極與襯底(Bulk)耦接，以增加對(duì)熱載流子效應(yīng)的抵抗能力。
本發(fā)明的另一目的就是在提供一種電流鏡電路，使用一運(yùn)算放大器，以實(shí)現(xiàn)輸入路徑與輸出路徑間的電流匹配。
根據(jù)本發(fā)明的上述目的，提出一種電流鏡電路，用以根據(jù)流經(jīng)一輸入電流路徑的一輸入電流，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流。此電流鏡電路至少包括一P型晶體管、 一運(yùn)算放大器以及一基本電路。P型晶體管位于輸出電流路徑上。運(yùn)算放大器具有一負(fù)輸入端耦接一第一節(jié)點(diǎn)，以接收上述的輸入電流， 一正輸入端耦接P型晶體管的一漏極，以及一輸出端耦接P型晶體管的一柵極?；倦娐分辽侔ㄒ坏谝痪w管與一第二晶體管。第一晶體管位于輸入電流路徑上，且第一晶體管的柵極與漏極耦接。第二晶體管位于輸出電流路徑上，且第二晶體管的一柵極耦接第一晶體管的柵極。
依照本發(fā)明的較佳實(shí)施例，第一晶體管與第二晶體管的長(zhǎng)寬比(AspectRatio)實(shí)質(zhì)相同。P型晶體管的一源極與P型晶體管的一襯底耦接。
根據(jù)本發(fā)明的另一目的，提出另一種電流鏡電路，用以根據(jù)流經(jīng)一輸入電流路徑的一輸入電流，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流。此電流鏡電路至少包括一第一晶體管、 一運(yùn)算放大器、 一基本電路以及一輔助電路。第一晶體管位于輸出電流路徑上。運(yùn)算放大器具有一負(fù)輸入端耦接一第一節(jié)點(diǎn)，以接收上述的輸入電流， 一正輸入端耦接第一晶體管的一漏極，以及一輸出端耦接第一晶體管的一柵極?；倦娐分辽侔ㄒ坏诙w管與一第三晶體管。第二晶體管位于輸入電流路徑上，且第二晶體管的一柵極耦接第二晶體管的一漏極。第三晶體管位于輸出電流路徑上，且第三晶體管的一柵極耦接第二晶體管的柵極。輔助電路位于輸入電流路徑與輸出電流路徑的至少一個(gè)，以增進(jìn)電流鏡電路的效果。
依照本發(fā)明的較佳實(shí)施例，上述的輔助電路至少包括至少一第四晶體管位于輸入電流路徑上與至少一第五晶體管位于輸出電流路徑上，且第二晶體管、第三晶體管、第四晶體管與第五晶體管組成一共源共柵(Cascode)結(jié)構(gòu)。第四晶體管的一柵極耦接第四晶體管的一漏極，且第五晶體管的一柵極耦接第四晶體管的柵極。第二晶體管與第三晶體管的長(zhǎng)寬比實(shí)質(zhì)相同。第一晶體管的一源極與第一晶體管的一襯底耦接。第一晶體管為一P型晶體管。
本發(fā)明的有益效果在于，本發(fā)明通過在輸出電流路徑上設(shè)置源極與襯底耦接的P型晶體管，使得抵抗熱載流子效應(yīng)的能力得到增強(qiáng)。此外，本發(fā)明在電流鏡電路中使用運(yùn)算放大器，令輸入路徑與輸出路徑間的電流匹配得以實(shí)現(xiàn)。


為使本發(fā)明的上述和其它目的、特征、優(yōu)點(diǎn)與實(shí)施例能更明顯易懂，所附附圖的詳細(xì)說明如下
圖1所示為一第一公知電流鏡電路；
圖2所示為一第二公知電流鏡電路；
圖3所示為一第三公知電流鏡電路；
圖4所示為一第四公知電流鏡電路；
圖5所示為依照本發(fā)明較佳實(shí)施例的一電流鏡電路；
圖6所示為依照本發(fā)明另一較佳實(shí)施例的一電流鏡電路。
其中，附圖標(biāo)記
302:運(yùn)算放大器 502:運(yùn)算放大器
504:基本電路 602:運(yùn)算放大器
604:基本電路 606:輔助電路
具體實(shí)施例方式
為了使本發(fā)明的敘述更加詳盡與完備，可參照下列描述并配合圖5至圖6
的附圖。
請(qǐng)參考圖5，圖5所示為依照本發(fā)明較佳實(shí)施例的一電流鏡電路。此電流鏡電路可根據(jù)流經(jīng)一輸入電流路徑的一輸入電流Ii，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流Io。此電流鏡電路至少包括一PMOS晶體管M9、 一運(yùn)算放大器502以及一基本電路504。 PMOS晶體管M9位于輸出電流路徑上。PMOS晶體管M9的源極與襯底耦接。運(yùn)算放大器502具有一負(fù)輸入端耦接一節(jié)點(diǎn)VI ，以接收上述的輸入電流Ii， 一正輸入端在一節(jié)點(diǎn)V2耦接PMOS晶體管M9的一漏極，以及一輸出端耦接PMOS晶體管M9的一柵極?；倦娐?04至少包括一晶體管Ml位于輸入電流路徑上與一晶體管M2位于輸出電流路徑上。晶體管M1的柵極與漏極耦接，晶體管M2的柵極耦接晶體管M1的柵極。晶體管M1與晶體管M2的長(zhǎng)寬比實(shí)質(zhì)相同。
因?yàn)檫\(yùn)算放大器502的輸入端虛接地，節(jié)點(diǎn)VI與節(jié)點(diǎn)V2的電壓相同。
因此，流經(jīng)晶體管M2的電流lM2與流經(jīng)晶體管Ml的電流IM,相等。因?yàn)闆]有
電流流入運(yùn)算放大器502，故電流IM1與電流Ii相等，因此電流IM2也與電流Ii相等。此外，因?yàn)榭昭▽?duì)熱載流子效應(yīng)的抵抗力比電子好，因此，即使位于輸出電流路徑上的PMOS晶體管M9可能會(huì)有高漏極-源極電壓(VDs)，電流Io仍會(huì)與電流lM2相等。故，流經(jīng)輸入電流路徑的輸入電流Ii會(huì)與流經(jīng)輸出電流路徑的輸出電流Io相等。公知電流鏡電路的電流不匹配問題便可得到改善。
請(qǐng)參考圖6，圖6所示為依照本發(fā)明另一較佳實(shí)施例的一電流鏡電路。電流鏡電路可根據(jù)流經(jīng)一輸入電流路徑的一輸入電流Ii，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流Io。此電流鏡電路至少包括一晶體管M9、 一運(yùn)算放大器602、一基本電路604以及一輔助電路606。晶體管M9位于輸出電流路徑上，且為一 P型晶體管。晶體管M9的源極與襯底耦接。運(yùn)算放大器602具有一負(fù)輸入端耦接一節(jié)點(diǎn)V1，以接收上述的輸入電流Ii， 一正輸入端在節(jié)點(diǎn)V2耦接晶體管M9的一漏極，以及一輸出端耦接晶體管M9的一柵極?；倦娐?04至少包括一晶體管Ml位于輸入電流路徑上與一晶體管M2位于輸出電流路徑上。晶體管Ml的柵極與漏極耦接。晶體管M2的一柵極耦接晶體管Ml的柵極。晶體管Ml與晶體管M2的長(zhǎng)寬比實(shí)質(zhì)相同。
輔助電路606位于輸入電流路徑與輸出電流路徑的至少一個(gè)，以增進(jìn)電流鏡電路的效能。輔助電路606至少包括一晶體管M10位于輸入電流路徑上與一晶體管Mil位于輸出電流路徑上。晶體管Ml、晶體管M2、晶體管M10與晶體管M11組成一共源共柵結(jié)構(gòu)。晶體管M10的柵極與漏極耦接，晶體管Mil的一柵極耦接晶體管M10的柵極。
因?yàn)楣苍垂矕沤Y(jié)構(gòu)，節(jié)點(diǎn)V3的電壓會(huì)與節(jié)點(diǎn)V4的電壓相等。此外，如
上所述的，節(jié)點(diǎn)V1與節(jié)點(diǎn)V2的電壓也會(huì)相等，電流I^與電流lM2會(huì)與電流
Ii相等。因?yàn)榭昭▽?duì)熱載流子效應(yīng)的抵抗力比電子好，因此，即使位于輸出電流路徑上的P型晶體管M9可能會(huì)有高漏極-源極電壓(VDs)，電流Io仍會(huì)與電流Im2相等。故，流經(jīng)輸入電流路徑的輸入電流Ii會(huì)與流經(jīng)輸出電流路徑的輸出電流Io相等。公知電流鏡電路的電流不匹配問題便可得到改善。由上述本發(fā)明較佳實(shí)施例可知，本發(fā)明的一優(yōu)點(diǎn)就是，本發(fā)明較佳實(shí)施例的電流鏡電路在輸出電流路徑上使用一 P型晶體管，且P型晶體管的源極與襯底耦接，以增加對(duì)熱載流子效應(yīng)的抵抗能力。
由上述本發(fā)明較佳實(shí)施例可知，本發(fā)明的另一優(yōu)點(diǎn)就是，本發(fā)明較佳實(shí)施例的電流鏡電路使用一運(yùn)算放大器，以實(shí)現(xiàn)輸入路徑與輸出路徑間的電流匹配。
當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明做出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1. 一種電流鏡電路，用以根據(jù)流經(jīng)一輸入電流路徑的一輸入電流，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流，其特征在于，該電流鏡電路至少包括一P型晶體管，位于該輸出電流路徑上；一運(yùn)算放大器，具有一負(fù)輸入端耦接一第一節(jié)點(diǎn)，以接收該輸入電流，一正輸入端耦接該P(yáng)型晶體管的一漏極，以及一輸出端耦接該P(yáng)型晶體管的一柵極；以及一基本電路，至少包括一第一晶體管位于該輸入電流路徑上，該第一晶體管的一柵極耦接該第一晶體管的一漏極；以及一第二晶體管位于該輸出電流路徑上，該第二晶體管的一柵極耦接該第一晶體管的該柵極。
2. 根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該第一晶體管與該第二晶體管的長(zhǎng)寬比實(shí)質(zhì)相同。
3. 根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，該P(yáng)型晶體管的一源極與該P(yáng)型晶體管的一襯底耦接。
4. 根據(jù)權(quán)利要求1所述的電流鏡電路，其特征在于，更至少包括一輔助電路位于該輸入電流路徑與該輸出電流路徑的至少一個(gè)，以增進(jìn)該電流鏡電路的效果。
5. 根據(jù)權(quán)利要求4所述的電流鏡電路，其特征在于，該輔助電路至少包括一第三晶體管位于該輸入電流路徑上，該第三晶體管的一柵極耦接該第三晶體管的一漏極；以及一第四晶體管位于該輸出電流路徑上，該第四晶體管的一柵極耦接該第三晶體管的該柵極。
6. —種電流鏡電路，用以根據(jù)流經(jīng)一輸入電流路徑的一輸入電流，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流，其特征在于，該電流鏡電路至少包括一第一晶體管，位于該輸出電流路徑上；一運(yùn)算放大器，具有一負(fù)輸入端耦接一第一節(jié)點(diǎn)，以接收該輸入電流，一正輸入端在一第二節(jié)點(diǎn)耦接該第一晶體管的一漏極，以及一輸出端耦接該第一晶體管的一柵極；一基本電路，至少包括一第二晶體管位于該輸入電流路徑上，該第二晶體管的一柵極耦接該第二晶體管的一漏極；以及一第三晶體管位于該輸出電流路徑上，該第三晶體管的一柵極耦接該第二晶體管的該柵極；以及一輔助電路，位于該輸入電流路徑與該輸出電流路徑的至少一個(gè)，以增進(jìn)該電流鏡電路的效能。
7. 根據(jù)權(quán)利要求6所述的電流鏡電路，其特征在于，該輔助電路至少包括至少一第四晶體管位于該輸入電流路徑上與至少一第五晶體管位于該輸出電流路徑上，且該第二晶體管、該第三晶體管、該第四晶體管與該第五晶體管組成一共源共柵結(jié)構(gòu)。
8. 根據(jù)權(quán)利要求7所述的電流鏡電路，其特征在于，該第四晶體管的一柵極耦接該第四晶體管的一漏極，且該第五晶體管的一柵極耦接該第四晶體管的該柵極。
9. 根據(jù)權(quán)利要求6所述的電流鏡電路，其特征在于，該第二晶體管與該第三晶體管的長(zhǎng)寬比實(shí)質(zhì)相同。
10. 根據(jù)權(quán)利要求6所述的電流鏡電路，其特征在于，該第一晶體管的一源極與該第一晶體管的一襯底耦接。
全文摘要
本發(fā)明公開一種電流鏡電路，用以根據(jù)流經(jīng)一輸入電流路徑的一輸入電流，產(chǎn)生流經(jīng)一輸出電流路徑的一輸出電流。此電流鏡電路至少包括一P型晶體管、一運(yùn)算放大器以及一基本電路。P型晶體管位于輸出電流路徑上。運(yùn)算放大器具有一負(fù)輸入端耦接一第一節(jié)點(diǎn)，以接收上述的輸入電流，一正輸入端耦接P型晶體管的一漏極，以及一輸出端耦接P型晶體管的一柵極。基本電路至少包括一第一晶體管位于輸入電流路徑上與一第二晶體管位于輸出電流路徑上，第一晶體管的柵極與漏極耦接，第二晶體管的一柵極耦接第一晶體管的柵極。
文檔編號(hào)G05F3/26GK101464700SQ200710301848
公開日2009年6月24日 申請(qǐng)日期2007年12月18日 優(yōu)先權(quán)日2007年12月18日
發(fā)明者陳開基, 顧馨文 申請(qǐng)人:原景科技股份有限公司