專利名稱：電流源電路的制作方法
技術領域：
本發(fā)明是有關于一種電流源電路，且特別是有關于一種具有補償臨界電壓 的電流源電路。
背景技術：
低溫多晶硅(Low-temperature poly-Si， LTPS)是新一代薄膜晶體管液晶顯 示器(Thin-film transistors liquid crystal display, TFT隱LCD)的制造流程。與傳 統(tǒng)非晶硅顯示器最大差異在于LTPS反應速度較快，且有高亮度、高解析度。
因此，在主動式矩陣液晶顯示器(Active-matrix liquid crystal display, AMLCD)和主動式矩陣有機發(fā)光二極管(Active-matrix organic light emitting diode, AMOLED)的集成電路的應用上，低溫多晶硅薄膜晶體管也引起多方的注 意。在多晶硅薄膜晶體管液晶顯示器中，多晶硅薄膜晶體管實施在單一玻璃基 底上的像素電路和驅(qū)動電路，以降低系統(tǒng)成本。事實上，許多具有驅(qū)動和控制 電路在玻璃基底上的低溫多晶硅主動式矩陣液晶顯示器被實現(xiàn)于可攜式系統(tǒng)， 例如手機、數(shù)碼相機及筆記本電腦等。在未來，LTPS制程是希望朝向玻璃基 板技術(System-on-Panel or System-on-Glass, SOP or SOG)上，特別是用于小巧、 低成本和低功率顯示系統(tǒng)上。
然而，在LTPS制程中，免不了會運用到模擬電路設計，也因此會有偏壓 電路的需求。由于采用LTPS制程，若偏壓電流不夠準確，則電路無法設計于 玻璃上。換言之，偏壓電流需要夠準確，才能運用于玻璃基底上。而在LTPS 的制程上，會有均勻度不佳(non-uniformperformance)的制程缺陷，使得電路在 運作時，臨界電壓會有變動的現(xiàn)象，造成偏壓電流較不準確，進而影響電路的 正常運作。
圖1繪示為現(xiàn)有電流源電路的電路圖(在8pm LTPS制程中)。請參照圖1， 此電流源電路100為一NMOS晶體管。并且經(jīng)由HSPICE模擬柵極電壓Vg和漏極電流b間的關系，如圖2所示。此模擬圖是設定工作電壓VoD為IOV、
NMOS晶體管的尺寸比為80nm/8nm、柵極偏壓為1.3V 4.3V、漏極偏壓也設定
為1.3 4.3V(為了使NMOS晶體管工作在飽和區(qū))且NMOS晶體管具有50Q/。高斯
分布(Gaussian distribution)的臨界電壓變動量。在圖2中，可看出柵極電壓VG
為3.8V時，漏極電流ID之間的差值為22pA，因此漏極電流ID的變動量為88%
(此百分比是由電流間的差值除以電流的平均值)。此變動量將造成柵極電壓VG
和漏極電流ID不匹配，而影響整個電路的正常運作。因此，臨界電壓的變動將 影響整體電路的運作。

發(fā)明內(nèi)容
本發(fā)明為解決現(xiàn)有技術存在的問題而提供一種電流源電路，可降低臨界電 壓對偏壓電流的影響，使得電流源電路的偏壓電流更為精確。
本發(fā)明提出一種電流源電路，此電流源電路包括一第晶體管和至少一第二
晶體管。第一晶體管的第一源/漏極端耦接一偏壓，其第二源/漏極端則接收一
電流信號，而第一晶體管的第二源/漏極端與柵極端彼此互相耦接。第二晶體管
的第一源/漏極端接地，其第二源/漏極端耦接一電壓源，并輸出一偏壓電流， 而其柵極端則耦接第一晶體管的柵極端。
本發(fā)明另提出一種電流源電路，此電流源電路包括電流鏡模塊、分壓模塊、 第一晶體管以及至少一第二晶體管。電流鏡模塊具有輸入端、第一輸出端和第 二輸出端，而此電流鏡模塊的輸入端耦接一電壓源。分壓模塊具有輸入端和輸 出端，此分壓模塊的輸入端耦接電流鏡模塊的第一輸出端，而輸出端則接地。 第一晶體管的第一源/漏極端耦接一偏壓，其第二源/漏極端則耦接電流鏡模塊 的第二輸出端，而第一晶體管的第二源/漏極端與柵極端彼此互相耦接。第二晶 體管的第一源/漏極端耦接至分壓模塊的輸出端，其第二源/漏極端耦接電壓源， 并輸出一偏壓電流，而其柵極端則耦接第一晶體管的柵極端。
本發(fā)明借由分壓模塊和電流鏡模塊，使得第一晶體管工作在次臨限區(qū)，可 有效地降低臨界電壓的變動現(xiàn)象，而使得第二晶體管輸出的偏壓電流更為精 確，且電路在運作過程中，不再因為制程上均勻度不佳的缺陷而有所影響。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā) 明的具體實施方式
作詳細說明，其中
圖1繪示為現(xiàn)有電流源電路的電路圖。 圖2繪示為現(xiàn)有電流源電路的電壓對電流的示意圖。 圖3繪示為依照本發(fā)明實施例的電流源電路的電路圖。 圖4繪示為本發(fā)明實施例的柵控電壓對偏壓的示意圖。
圖5繪示為本發(fā)明實施例的柵控電壓對偏壓的示意圖(具有50%高斯分布
的臨界電壓變動量)。
圖6繪示為本發(fā)明實施例的偏壓對偏壓電流的示意圖。
圖7繪示為現(xiàn)有電流源電路的臨界電壓變動率對柵極電壓的示意圖。
圖8繪示為本發(fā)明實施例的臨界電壓變動率對偏壓的示意圖。
具體實施例方式
一般來說，在玻璃上的晶體管通常工作在飽和區(qū)。在LTPS制程中，模擬 電路的小信號增益和頻率響應是取決于晶體管的跨導(transconductance) gm和 輸出電阻r。。而晶體管的跨導gm和輸出電阻r。的小信號參數(shù)可描述如下方程式
<formula>formula see original document page 6</formula>而晶體管工作于飽和區(qū)時，其漏極電流ID可描述如下方程式 『 ，
rm)2 (3)
其中，方程式(3)是沒有考慮溝道長度調(diào)制效應和基體效應。在方程式(3) 中，晶體管的臨界電壓是一個重要參數(shù)。若臨界電壓變動，將會造成晶體管的 漏極電流ID跟著改變，使得在玻璃上的模擬電路的性能降低。因此，此臨界電 壓的變動問題，也是本發(fā)明首要解決的問題。
圖3繪示為本發(fā)明實施例的電流源電路的電路圖。請參照圖3，本發(fā)明所 提供的電流源電路300包括電流鏡模塊310、分壓模塊320、第一晶體管Ml 和第二晶體管M2。其中，電流鏡模塊310具有輸入端311、第一輸出端312 和第二輸出端313，而此電流鏡模塊310的輸入端311耦接至電壓源Vdd(例如為此電流源電路300的工作電壓)。
在本實施例中，分壓模塊320具有輸入端321和輸出端322，此分壓模塊 320的輸入端321耦接至電流鏡模塊310的第一輸出端312，而其輸出端322 則耦接至接地端GND。
另外，第一晶體管Ml可為一 NMOS晶體管，其第一源/漏極端耦接至一 偏壓VBIAS，而其第二源/漏極端則耦接至電流鏡模塊310的第二輸出端313， 并且此第一晶體管Ml的第二源/漏極端與柵極端彼此互相耦接。
此外，第二晶體管M2可為一 NMOS晶體管，其第一源/漏極端耦接至分 壓模塊320的輸出端322，而其第二源/漏極端耦接電壓源VDD，并輸出偏壓電 流IBIAS，此第二晶體管M2的柵極端則耦接至第一晶體管Ml的柵極端。
請繼續(xù)參照圖3，電流鏡模塊310包括第三晶體管M3和第四晶體管M4。 其中，第三晶體管M3可為一PMOS晶體管，其第一源/漏極端和柵極端彼此互 相耦接，并通過電流鏡模塊310的第一輸出端312耦接至分壓模塊320的輸入 端321，而此第三晶體管M3的第二源/漏極端則通過電流鏡模塊310的輸入端 311耦接至偏壓電流
另外，第四晶體管M4可為一PMOS晶體管，其第一源/漏極端通過電流鏡 模塊310的第二輸出端313耦接至第一晶體管Ml的第二源/漏極端，并且此第 四晶體管M4的柵極端和第二源/漏極端，則分別耦接至第三晶體管M3的柵極 端和第二源/漏極端。若第三晶體管M3和第四晶體管M4的參數(shù)匹配，則電流 鏡模塊310的第一輸出端312輸出的電流和第二輸出端313輸出的電流相等。
在本實施例中，分壓模塊320包括第五晶體管M5和第六晶體管M6。其 中，第五晶體管M5可為一PM0S晶體管，其第一源/漏極端和柵極端彼此互相 耦接，而其第二源/漏極端則通過分壓模塊320的輸入端321耦接至電流鏡模塊 310的第一輸出端312。
另外，第六晶體管M6可為一 NMOS晶體管，其第一源/漏極端透過分壓 模塊320的輸出端320耦接至接地端GND，而其柵極端耦接至電流鏡模塊310 的輸入端311，并且此第六晶體管M6的第二源/漏極端則耦接至第五晶體管 M5的第一源/漏極端。借由分壓模塊320的工作，本發(fā)明可以確保第一晶體管 M1工作在次臨限區(qū)(sub-threshold region)，而詳細的說明如下。
7在本實施例中，借由分壓模塊320調(diào)整第六晶體管M6的漏源極間的電壓， 使得第六晶體管M6工作于三極區(qū)，以產(chǎn)生一電流。此電流通過電流鏡模塊310 的第二輸出端313將此電流輸出至第一晶體管Ml的源/漏極端，使得第一晶體 管Ml工作在次臨限區(qū)。而第一晶體管Ml的柵控電壓Vgc可描述如下方程式
<formula>formula see original document page 8</formula> (4)
其中，VTH—m,是第一晶體管Ml的臨界電壓，而Vwas是第一晶體管Ml 的源極端的偏壓，并且此柵控電壓VGc也為第二晶體管M2的柵極電壓。而第 二晶體管M2輸出的偏壓電流Iwas可描述如下方程式
<formula>formula see original document page 8</formula>
其中，VTH一m2是第二晶體管M2的臨界電壓。再經(jīng)由對稱性的布局，使得
第一晶體管Ml的臨界電壓VTH—M1近似于第二晶體管M2的臨界電壓VTHM2。
借此，方程式(5)可改寫如下方程式 1 『
<formula>formula see original document page 8</formula>(6)
由上述方程式(6)可看出，第二晶體管M2輸出的偏壓電流IBIAS與臨界電壓 無關，而偏壓電流IwAS的電流值與偏壓VwAs有關，并可借由控制偏壓VBIAS 的電壓值，即可決定偏壓電流ImAs的電流值。因此，第二晶體管M2輸出的偏
壓電流IwAS不再受到臨界電壓變動的影響，使得偏壓電流ImAS的電流值就更
為精確。
接著，再以HSPICE的模擬結(jié)果來說明本發(fā)明實施例的電流源電路300的 優(yōu)點。首先，模擬柵控電壓Vcc與偏壓Vbzas的失系，如圖4所示。由圖4中 可看出，偏壓Vwas的大小由0V增加至3V，則柵控電壓Vcjc的大小也由1.3V 增加至4.3V，由于在8)Lim LTPS制程中，NMOS晶體管的臨界電壓為近似于 1.3V，且^=^^+~ ，此柵控電壓Vcc的大小值恰好和現(xiàn)有電路的柵極電
壓Vc3相同。
其次，模擬第一晶體管M1具有50%高斯分布的臨界電壓變動量時，柵控 電壓Vcc:與偏壓VmAs的關系，如圖5所示。由圖5中可看出，由于50%臨界 電壓的變動量，使得柵控電壓Vgc有0.648V的變動量(A^ s)^ M1 x50%)。上述的模擬結(jié)果，為了產(chǎn)生第二晶體管M2柵極電壓與現(xiàn)有電路有相同的柵極電 壓。
接下來，再以和現(xiàn)有電路相同的參數(shù)，模擬偏壓電流ImAs和偏壓Vb,as的 關系。因此，第二晶體管M2的尺寸比為8(Him/8^im，并且第二晶體管M2工作 于飽和區(qū)。進行模擬后，其結(jié)果如圖6所示。由圖6可看出，偏壓vbm為2.5V 時(由圖4的模擬結(jié)果，可知偏壓VwAs為2.5V等于圖2柵極電壓Ve為3.8V)， 偏壓電流IwAS的變化量為0.24pA，因此，可計算出偏壓電流IwAs的變動量為 0.96%。和現(xiàn)有電路的模擬結(jié)果比較后，可看出本發(fā)明實施的電流源電路300， 在相同的臨界電壓變動量(50%)下，偏壓電流IwAs的變動量明顯地下降許多， 由88%下降至0.96%。
然而，上述是固定50%的臨界電壓變動量下的模擬結(jié)果?，F(xiàn)在，在針對臨 界電壓的變動進行模擬，而分別以4個不同的例子來做模擬，并且定義電流平 均值與變動率如下方程式
平均值<formula>formula see original document page 9</formula>
變動率<formula>formula see original document page 9</formula>
其中，ID1、 ID2、 Iw和Id4分別表示4個不同例子的源極電流，而#為例子
1 例子4。而此模擬的參數(shù)值如下所述
電壓vdd為IOV、晶體管的尺寸比為80|im/8|im，為了方便比較模擬結(jié)果， 將現(xiàn)有的柵極電壓Vcj由1.3 4.3V標準化為0 3V和本發(fā)明實施例的偏壓VBIAS 電壓值相同，以分別進行模擬，并且模擬結(jié)果分別為圖7和圖8。圖7繪示為 現(xiàn)有電流源電路的臨界電壓變動率對柵極電壓的示意圖。圖8繪示為本發(fā)明實 施例的臨界電壓變動率對偏壓的示意圖。
請同時參考圖7和圖8，在圖7中，當柵極電壓Vg由OV增加至3V，則 臨界電壓的變動率由195%下降至30%;在圖8中，當偏壓Vimas由OV增加至 3V，則臨界電壓的變動率由75%下降至5%。在比較圖7與圖8后，看出借由 本發(fā)明實施例的電流源電路300，可有效地降低臨界電壓的變動，由現(xiàn)有電流 源電路100的臨界電壓變動率30%降低至5%。因此，偏壓電流IiMAs可更為精 確，不會再因為臨界電壓的變動而有所影響。本領域技術人員應當知道，上述的第二晶體管M2不限使用1個，可依使 用者需求的不同，增加為2個或2個以上。
綜上所述，本發(fā)明借由分壓模塊和電流鏡模塊，使得第一晶體管工作在次 臨限區(qū)，再借由第一晶體管工作在次臨限區(qū)的特性，可有效地降低臨界電壓變 動的現(xiàn)象，而使得第二晶體管輸出的偏壓電流更為精確，且電路在運作過程中， 不再因為制程上均勻度不佳的缺陷而有所影響。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本 領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的修改和完善， 因此本發(fā)明的保護范圍當以權利要求書所界定的為準。
權利要求
1.一種電流源電路，包括一第一晶體管，其第一源/漏極端耦接一偏壓，其第二源/漏極端則接收一電流信號，而該第一晶體管的第二源/漏極端與柵極端彼此互相耦接；以及至少一第二晶體管，其第一源/漏極端接地，其第二源/漏極端耦接一電壓源，并輸出一偏壓電流，其柵極端則耦接該第一晶體管的柵極端。
2. 如權利要求1所述的電流源電路，其特征在于，該第一晶體管工作在一 次臨限區(qū)。
3. 如權利要求1所述的電流源電路，其特征在于，該第一晶體管和該第二 晶體管皆為一NMOS晶體管。
4. 一種電流源電路，包括一電流鏡模塊，具有輸入端、第一輸出端和第二輸出端，而該電流鏡模塊 的輸入端耦接一電壓源；一分壓模塊，具有輸入端和輸出端，而該分壓模塊的輸入端耦接該電流鏡 模塊的第一輸出端，而輸出端則接地；一第一晶體管，其第一源/漏極端耦接一偏壓，其第二源/漏極端則耦接該 電流鏡模塊的第二輸出端，而該第一晶體管的第二源/漏極端與柵極端彼此互相 耦接；以及至少一第二晶體管，其第一源/漏極端耦接至該分壓模塊的輸出端，其第二 源/漏極端耦接該電壓源，并輸出一偏壓電流，其柵極端則耦接該第一晶體管的柵極端o
5. 如權利要求4所述的電流源電路，其特征在于，該第一晶體管工作在一 次臨限區(qū)。
6. 如權利要求4所述的電流源電路，其特征在于，該第一晶體管和該第二 晶體管皆為一NMOS晶體管。
7. 如權利要求4所述的電流源電路，其特征在于，該電流鏡模塊包括 一第三晶體管，其第一源/漏極端和柵極端彼此互相耦接，并通過該電流鏡模塊的第一輸出端耦接至該分壓模塊的輸入端，而該第三晶體管的第二源/漏極端則通過該電流鏡模塊的輸入端耦接至該偏壓電流；以及一第四晶體管，其第一源/漏極端通過該電流鏡模塊的第二輸出端耦接至該 第一晶體管的第二源/漏極端，而該第四晶體管的柵極端和第二源/漏極端，則 分別耦接該第三晶體管的柵極端和第二源/漏極端。
8. 如權利要求7所述的電流源電路，其特征在于，該第三晶體管和該第四 晶體管皆為一 PMOS晶體管。
9. 如權利要求4所述的電流源電路，其特征在于，該分壓模塊包括 一第五晶體管，其第一源/漏極端和柵極端彼此互相耦接，而該第五晶體管的第二源/漏極端則通過該分壓模塊的輸入端耦接至該電流鏡模塊的第一輸出端；以及一第六晶體管，其第一源/漏極端透過該分壓模塊的輸出端接地，其柵極端 耦接至該電流鏡模塊的輸入端，而其第二源/漏極端則耦接該第五晶體管的第一 源/漏極端。
10. 如權利要求9所述的電流源電路，其特征在于，該第五晶體管為PMOS晶體管。
11. 如權利要求9所述的電流源電路，其特征在于，該第六晶體管為NMOS晶體管。
全文摘要
本發(fā)明公開了一種電流源電路，此電流源電路包括第一晶體管和至少一第二晶體管。第一晶體管的第一源/漏極端耦接一偏壓，其第二源/漏極端則接收電流信號，而此第一晶體管的第二源/漏極端與柵極端彼此互相耦接。第二晶體管的第一源/漏極端接地，其第二源/漏極端耦接一電壓源，并輸出偏壓電流，其柵極端則耦接第一晶體管的柵極端。本發(fā)明的電流源電路可降低臨界電壓對偏壓電流的影響，使得電流源電路的偏壓電流更為精確。
文檔編號G05F3/08GK101315567SQ20071010985
公開日2008年12月3日 申請日期2007年5月31日 優(yōu)先權日2007年5月31日
發(fā)明者柯明道, 許峻源, 陳榮升 申請人:中華映管股份有限公司