專利名稱：一種高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置，用于磁懸浮控制力矩陀螺框架伺服系統(tǒng)的高精度控制，特別適用于高精度、低功耗的精密航天器控制執(zhí)行機構(gòu)。
背景技術(shù)：
控制力矩陀螺是大型航天器和空間站上重要的姿態(tài)控制執(zhí)行機構(gòu)，磁懸浮控制力矩陀螺相對于傳統(tǒng)的機械控制力矩陀螺具有大力矩輸出、低振動等優(yōu)點，所以在高精度大型衛(wèi)星上具有廣闊的應(yīng)用前景。另外磁軸承支承無摩擦，避免了機械軸承本身由于摩擦帶來的磨損，其可靠性取決于控制系統(tǒng)電子元器件的可靠程度，因此相對于機械軸承支承的控制力矩陀螺其具有更長的使用壽命。
框架伺服系統(tǒng)的速率輸出精度決定磁懸浮控制力矩陀螺力矩的輸出精度，因此框架伺服系統(tǒng)的高精度控制器是其必須突破的關(guān)鍵技術(shù)。框架伺服系統(tǒng)控制器分為模擬控制器和數(shù)字控制器兩大類。由于模擬控制器功耗大、精度低、柔性差，不能滿足磁懸浮控制力矩陀螺框架伺服系統(tǒng)高精度控制的需要，因此數(shù)字控制器是必然選擇。數(shù)字控制器的優(yōu)點表現(xiàn)在功耗小，能夠在線實時調(diào)節(jié)參數(shù)，能夠?qū)崿F(xiàn)復(fù)雜的控制器算法，能夠滿足高精度控制的要求。另外數(shù)字控制器很容易實現(xiàn)集成化，模塊化設(shè)計，相對于模擬控制器其體積大大縮小，而且功耗明顯降低，這對于航天應(yīng)用非常有吸引力。另外系統(tǒng)的更新?lián)Q代由于只涉及軟件而更為容易。但目前現(xiàn)有的伺服系統(tǒng)數(shù)字控制裝置均采用的是單片機控制系統(tǒng)或DSP控制系統(tǒng)，其運算速度及控制精度方面還不能完全滿足磁懸浮控制力矩陀螺框架伺服系統(tǒng)的要求。采用嵌入Nios處理器的FPGA系統(tǒng)，把數(shù)字邏輯處理與運算集成在一個單片系統(tǒng)中，不但能夠解決當前單片機系統(tǒng)及DSP控制系統(tǒng)運算速度與控制精度不高的問題而且降低了功耗。

發(fā)明內(nèi)容
本發(fā)明的技術(shù)解決問題是針對現(xiàn)有技術(shù)存在的問題，提供一種高精度、抗干擾能力強、體積小、重量輕、功耗低的控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置。
本發(fā)明的技術(shù)解決方案是一種高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置，其特征在于包括基于Nios處理器的FPGA系統(tǒng)、高速光耦隔離電路、驅(qū)動及功率放大電路、力矩電機、電流傳感器接口電路、角位置傳感器、測速電機、A/D轉(zhuǎn)換模塊，其中A/D轉(zhuǎn)換模塊包括調(diào)偏電路、濾波電路及A/D轉(zhuǎn)換電路。
利用電流傳感器采集框架伺服電機繞組的電流模擬信號，經(jīng)過電流傳感器轉(zhuǎn)換成模擬量電壓信號，然后通過調(diào)偏電路及有源濾波電路之后轉(zhuǎn)換成A/D轉(zhuǎn)換電路允許的輸入模擬量范圍，轉(zhuǎn)換為數(shù)字量后進入FPGA系統(tǒng)；同樣角速度傳感器采集框架伺服電機的角速度模擬信號，經(jīng)過調(diào)偏電路及有源濾波電路轉(zhuǎn)換成A/D轉(zhuǎn)換電路允許的輸入模擬量范圍，轉(zhuǎn)換為數(shù)字量后進入FPGA系統(tǒng)；角位置傳感器采集框架伺服電機的數(shù)字化角位置信號，經(jīng)過位置傳感器接口電路轉(zhuǎn)換成FPGA系統(tǒng)輸入范圍內(nèi)的電壓信號；同時FPGA系統(tǒng)同時采集上述的角位置、轉(zhuǎn)速、電機繞組電流的數(shù)字信號，在內(nèi)部同時對伺服系統(tǒng)電流、速率和位置進行閉環(huán)控制，根據(jù)控制算法進行運算生成控制量對PWM占空比進行調(diào)節(jié)，然后將調(diào)制完成的PWM信號經(jīng)高速光耦隔離電路、驅(qū)動及功率放大電路后生成框架伺服電機所需的控制電流，從而實現(xiàn)對伺服系統(tǒng)的高精度控制。
此外，F(xiàn)PGA系統(tǒng)上接有外擴RAM及RS232接口。調(diào)試過程中存儲數(shù)據(jù)通過串口把數(shù)據(jù)送到上位機，可以實現(xiàn)對被控對象的建模。另外控制器通過串口與上位機的通訊，可以在上位機實時顯示當前角速度及角位置的值，上位機也可以通過串口對控制器發(fā)送命令來實現(xiàn)對框架伺服電機的控制。
本發(fā)明的原理是通過電流傳感器、角速率傳感器、角位置傳感器檢測框架伺服電機的電流、轉(zhuǎn)速和角位置，經(jīng)過轉(zhuǎn)換電路把信號轉(zhuǎn)換為FPGA系統(tǒng)允許的數(shù)字量信號進入FPGA系統(tǒng)。在FPGA內(nèi)配置Nios嵌入式處理器，通過在Nios下編程實現(xiàn)電流環(huán)、速率環(huán)、位置環(huán)的三環(huán)閉環(huán)控制方式。而在FPGA下配置DSP協(xié)處理器，可通過該處理器實現(xiàn)復(fù)雜的信號處理方法。通過對FPGA硬件的設(shè)置，實現(xiàn)PWM信號的輸出。然后將經(jīng)過控制算法計算的控制量以PWM占空比的方式送出，經(jīng)高速光耦送到驅(qū)動及功率放大電路生成框架直流伺服電機所需要的電流。
本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點在于(1)本發(fā)明利用了Altera的FPGA芯片可以嵌入Nios處理器，可以配置DSP協(xié)處理器，能夠在很短的時間內(nèi)完成大量的運算，而且利用FPGA具有處理數(shù)字邏輯很強的能力構(gòu)建了功能強、運算速度快、功耗低的控制系統(tǒng)。
(2)與現(xiàn)存的數(shù)字控制裝置相比，本發(fā)明采用一片F(xiàn)PGA芯片通過嵌入Nios處理器完成框架伺服電機的高精度控制，加快了運算速度，提高了運算精度。特別適用于對伺服精度要求很高的的領(lǐng)域。
(3)與模擬控制器相比本發(fā)明所采用的電路結(jié)構(gòu)省去了模擬電路中的PWM產(chǎn)生電路。通過FPGA生成PWM信號，這種設(shè)計簡化了電路、提高了集成度、加快了系統(tǒng)響應(yīng)速度、提高了系統(tǒng)抗干擾能力。
總之，本發(fā)明的這種電路結(jié)構(gòu)使控制器更加集成化，加快了控制器的運算速度，提高了控制器的運算精度。通過將位置環(huán)、速率環(huán)和電流環(huán)的控制算法在系統(tǒng)內(nèi)的運行，實現(xiàn)了框架伺服電機的全數(shù)字化控制。該設(shè)計簡化了電路，降低了系統(tǒng)的功耗，提高了系統(tǒng)的柔性和抗干擾能力。


圖1為本發(fā)明的結(jié)構(gòu)組成框圖；圖2為本發(fā)明的控制原理框圖；圖3為本發(fā)明的FPGA系統(tǒng)電路框圖；圖4為本發(fā)明高速光耦隔離電路圖；圖5為本發(fā)明的驅(qū)動與功率放大模塊電路圖；圖6為本發(fā)明的電流信號檢測接口電路圖；圖7為本發(fā)明的轉(zhuǎn)速信號檢測接口電路圖；圖8為為本發(fā)明的角位置信號檢測接口電路圖；圖9本發(fā)明的A/D轉(zhuǎn)換電路圖；圖10為本發(fā)明的NioS處理器中控制框圖；圖11為本發(fā)明的Nios處理器中的程序流程圖。
具體實施例方式
如圖1、2所示，本發(fā)明包括FPGA模塊6、驅(qū)動及功率放大模塊2，通訊模塊5、電流傳感器10、測速電機11、A/D轉(zhuǎn)換模塊9、角位置傳感器8及角位置傳感器接口7構(gòu)成?？蚣芩欧姍C繞組電流由電流傳感器電路6測得，經(jīng)過A/D轉(zhuǎn)換模塊的偏置電路、濾波電路9及A/D轉(zhuǎn)換電路轉(zhuǎn)化為數(shù)字量后進入FPGA系統(tǒng)，在Nios處理器中經(jīng)過電流環(huán)控制器形成電流環(huán)閉環(huán)。框架伺服電機角速度經(jīng)過速率傳感器形成模擬量電壓，經(jīng)過A/D轉(zhuǎn)換模塊的偏置電路、濾波電路及A/D轉(zhuǎn)換電路9轉(zhuǎn)化為數(shù)字量后進入FPGA系統(tǒng)在Nios處理器中經(jīng)過速度環(huán)控制器形成速度環(huán)閉環(huán)。框架伺服電機角位置經(jīng)過角位置傳感器8，然后通過位置傳感器接口電路7連接到FPGA系統(tǒng)6，在Nios處理器中通過位置控制算法形成位置環(huán)閉環(huán)，從而完成了框架伺服電機的三環(huán)控制。經(jīng)過控制算法得出的控制量轉(zhuǎn)化為PWM的占空比經(jīng)過FPGA系統(tǒng)6的PWM接口送到高速光耦電路3，經(jīng)過隔離的信號送給驅(qū)動及功率放大電路2后形成控制電流送給被控的框架伺服電機1。本發(fā)明還設(shè)計有RS232接口4，可以進行控制器與上位機之間的通訊，通過上位機完成角位置和角速率的任意給定、控制參數(shù)的在線修改以及對伺服電機工作狀態(tài)的實時顯示和監(jiān)控。
如圖3所示，本發(fā)明的FPGA系統(tǒng)6采用Altera公司的Cyclone II芯片，包括NiosCPU、DSP協(xié)處理器、JTAG接口、UART接口、定時器、BOOT ROM、片內(nèi)FIFO、Avalon三態(tài)總線。上位機4通過JTAG接口對FPGA進行調(diào)試編程，NiosCPU通過Avalon三態(tài)總線對UART接口等外設(shè)進行控制，DSP協(xié)處理器在NiosCPU的控制下用于對大量數(shù)據(jù)進行處理，定時器、BOOTROM、片內(nèi)FIFO作為片內(nèi)資源通過NiosCPU進行調(diào)度。該系統(tǒng)分為硬件設(shè)計和軟件設(shè)計，其中硬件設(shè)計包括利用SOPC Builder設(shè)計Nios系統(tǒng)，用Quartus II進行設(shè)計輸入、編譯和編程設(shè)置。軟件設(shè)計包括用Quartus II進行軟件源程序設(shè)計，用GNUPro進行軟件的連編和調(diào)試。其中FPGA系統(tǒng)需要配置DSP協(xié)處理器，通過定制一些傳統(tǒng)的DSP運算指令或反復(fù)出現(xiàn)的計算密集型算法指令，來加速CPU的處理能力。其IP核通過DSP Builder來輔助實現(xiàn)。配置A/D接口，除片選信號外，A/D接口時序遵守SPI協(xié)議，選用了SOPC中相應(yīng)的IP，對于片選信號，在系統(tǒng)中額外添加一個通用I/O口來控制。在FPGA中嵌入Nios處理器是工業(yè)技術(shù)發(fā)展的方向，將硬件設(shè)計軟件化。而且此設(shè)計方法可以對硬件做全面細致的模擬仿真，減少了硬件設(shè)計的錯誤，有效降低了開發(fā)成本，而且該方法屬于單片解決方案，從而簡化電路結(jié)構(gòu)，降低控制電路的功耗，提高電路的集成度、系統(tǒng)的可靠性和魯棒性。
如圖4所示，為本發(fā)明的高速光耦隔離電路3，該電路實現(xiàn)控制器內(nèi)部弱電PWM信號與電機驅(qū)動端的PWM強電信號的隔離，其中高速光耦電路3采用TLP2630，可通過10M頻率的脈沖信號。
如圖5所示，為本發(fā)明的驅(qū)動與功率放大模塊電路2。該電路接收光耦輸出的PWM，輸出具有驅(qū)動能力的電流送給框架伺服電機。該電路選擇ST公司的L6203，該芯片內(nèi)部集成全橋驅(qū)動，PWM載波頻率可以達到100KHz，內(nèi)阻在常溫下為0.3歐姆，功耗很低。
如圖6所示，為本發(fā)明的電流傳感器10。該電路檢測力矩電機1的繞組電流，形成模擬量電壓，然后經(jīng)過偏置電路形成A/D轉(zhuǎn)換芯片允許的電壓范圍的電壓，再經(jīng)過二階低通濾波去除高頻噪聲后，送到A/D轉(zhuǎn)換電路9轉(zhuǎn)化為數(shù)字量進入FPGA系統(tǒng)6，在Nios處理器中經(jīng)過電流環(huán)控制算法后形成電流環(huán)閉環(huán)。
如圖7所示，為本發(fā)明的轉(zhuǎn)速信號檢測接口電路圖。轉(zhuǎn)速信號V的電平偏移量BIAS_Vi通過電位器H03調(diào)節(jié)得到，然后可調(diào)電位器W131對經(jīng)U13B芯片處理過的轉(zhuǎn)速傳感器信號進行適當?shù)姆糯蠛涂s小，最后轉(zhuǎn)換成與A/D轉(zhuǎn)換芯片輸入量程相匹配的信號值，再經(jīng)過一級二階低通濾波器，濾除高頻噪聲信號。
如圖8所示，位置傳感器接口電路對位置傳感器輸出的5V位置數(shù)字信號轉(zhuǎn)換成與FPGA系統(tǒng)相匹配的3.3V數(shù)字信號。本發(fā)明采用TI公司的SN74ALVC164245芯片作為轉(zhuǎn)換電路能夠?qū)崿F(xiàn)16路數(shù)字信號的同時轉(zhuǎn)換，提高了系統(tǒng)的集成度。
如圖9所示，為本發(fā)明的A/D轉(zhuǎn)換電路圖；該電路把檢測的框架伺服電機的繞組電流和轉(zhuǎn)速的模擬量信號轉(zhuǎn)換為數(shù)字量信號。本發(fā)明采用的A/D轉(zhuǎn)換芯片為TI公司的ADS8361，該芯片具有16位精度、4通道模擬量輸入、兩個500KSPS的轉(zhuǎn)換器和串行接口，而其功耗只有150mW。該A/D轉(zhuǎn)換電路轉(zhuǎn)換精度高，轉(zhuǎn)換速度快，功耗低，適合航天應(yīng)用。
如圖10所示，為本發(fā)明采用位置閉環(huán)增量式PID、速率環(huán)P、電流環(huán)P加摩擦補償提高速率精度，然后利用前饋控制器提高系統(tǒng)的響應(yīng)速度。其中KV為轉(zhuǎn)速環(huán)比例系數(shù)，KI為電流環(huán)比例系數(shù)。檢測回路有電流檢測、轉(zhuǎn)速檢測和位置檢測，檢測的信號經(jīng)變換后進入FPGA系統(tǒng)在系統(tǒng)內(nèi)形成三個閉環(huán)控制。r為輸入位置命令值，經(jīng)過前饋環(huán)節(jié)GA(S)補償?shù)睫D(zhuǎn)速環(huán)的入口。摩擦補償環(huán)節(jié)取樣名義模型的輸出速度u代替實際速度來作為摩擦補償環(huán)節(jié)的輸入信號，摩擦補償?shù)妮敵?與電流環(huán)的輸出u1共同作用在被控對象上。其中GP(S)為功放傳函，M為被控框架伺服電機。
如圖11所示，為本發(fā)明Nios系統(tǒng)啟動后，首先進行初始化操作，然后判斷是不是有中斷，沒有中斷時進入空循環(huán)等待。當有中斷時，首先進行中斷類型的判斷。共有四種類型的中斷，SCI中斷為上位機發(fā)送命令，電流環(huán)定時中斷、速率環(huán)定時中斷、位置環(huán)定時中斷中分別為三個環(huán)的控制算法。位置環(huán)的計算輸出的位置參考值送到速率環(huán)的入口，速率環(huán)的計算輸出的速率參考值送到電流環(huán)的入口，最終完成伺服系統(tǒng)的三環(huán)控制。
本發(fā)明雖為磁懸浮控制力矩陀螺框架伺服系統(tǒng)控制裝置，但也可以作為一種通用的低速直流電機控制器，應(yīng)用者可以根據(jù)其特殊的應(yīng)用領(lǐng)域通過修改軟件來靈活方便地實現(xiàn)其功能。
權(quán)利要求
1.一種高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置，其特征在于包括基于Nios處理器的FPGA系統(tǒng)(6)、高速光耦隔離電路(3)、驅(qū)動及功率放大電路(2)、力矩電機(1)、電流傳感器接口電路(10)、角位置傳感器(8)、測速電機(11)、A/D轉(zhuǎn)換模塊(9)，其中A/D轉(zhuǎn)換模塊(9)包括調(diào)偏電路、濾波電路及A/D轉(zhuǎn)換電路，電流傳感器(10)檢測力矩電機(1)的繞組電流經(jīng)A/D轉(zhuǎn)換模塊進入FPGA系統(tǒng)(6)形成電流閉環(huán)；測速電機(11)檢測力矩電機(1)的速度，輸出模擬量電壓，經(jīng)A/D轉(zhuǎn)換模塊(9)形成數(shù)字量進入FPGA系統(tǒng)(6)形成速度閉環(huán)；角位置傳感器(8)采集力矩電機(1)的角位置信號，經(jīng)過角位置傳感器接口電路(7)轉(zhuǎn)換成FPGA輸入范圍內(nèi)的電壓信號；在FPGA系統(tǒng)(6)內(nèi)部通過Avalon總線采集角位置數(shù)字信號后形成位置閉環(huán)，通過三環(huán)閉環(huán)控制后，經(jīng)過控制算法計算出控制量對PWM進行調(diào)制，再將調(diào)制完成的PWM信號經(jīng)高速光耦隔離電路(3)、驅(qū)動及功率放大電路(2)后生成框架伺服電機所需的控制電流，從而實現(xiàn)對伺服系統(tǒng)的高精度控制。
2.根據(jù)權(quán)利要求1所述的高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置，其特征在于所述的FPGA系統(tǒng)(6)上配置UART模塊，然后接有RS232接口電路(5)，再連接到上位機(4)，上位機實現(xiàn)對磁懸浮控制力矩陀螺框架伺服系統(tǒng)發(fā)送角位置及角速率命令和對當前位置及速率進行實時顯示的功能。
3.根據(jù)權(quán)利要求1或2所述的高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置，其特征在于所述的FPGA系統(tǒng)(6)包括NiosCPU、DSP協(xié)處理器、JTAG接口、UART接口、定時器、BOOT ROM、片內(nèi)FIFO、Avalon三態(tài)總線，上位機(4)通過JTAG接口對FPGA進行調(diào)試編程，NiosCPU通過Avalon三態(tài)總線對UART接口等外設(shè)進行控制，DSP協(xié)處理器在NiosCPU的控制下用于對大量數(shù)據(jù)進行處理，定時器、BOOTROM、片內(nèi)FIFO作為片內(nèi)資源通過NiosCPU進行調(diào)度。
全文摘要
一種高精度低功耗磁懸浮控制力矩陀螺框架伺服系統(tǒng)數(shù)字控制裝置，對磁懸浮控制力矩陀螺框架伺服系統(tǒng)進行高精度控制，其主要包括CPU模塊、模/數(shù)轉(zhuǎn)換模塊、功放模塊、通訊模塊。CPU模塊通過接口電路獲取框架伺服電機的電流、轉(zhuǎn)速和位置信號等數(shù)據(jù)，通過控制算法進行運算生成控制量對PWM進行調(diào)制，將具有一定占空比的PWM信號經(jīng)隔離后送至功率放大模塊以驅(qū)動電機。本發(fā)明實現(xiàn)了控制力矩陀螺框架伺服系統(tǒng)全數(shù)字化、集成化設(shè)計，減小了控制器的體積，增強了控制器的柔性，并應(yīng)用先進的控制算法實現(xiàn)了伺服系統(tǒng)的高精度控制。
文檔編號G05B19/04GK1932705SQ20061011355
公開日2007年3月21日 申請日期2006年9月30日 優(yōu)先權(quán)日2006年9月30日
發(fā)明者房建成, 李海濤, 于靈慧, 魏彤, 王宗省 申請人:北京航空航天大學