專利名稱：復(fù)制偏壓電壓調(diào)整器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般是關(guān)于一種電壓調(diào)整器電路，且特別是關(guān)于一種復(fù)制偏壓電壓調(diào)整器電路。
背景技術(shù)：
在集成電路裝置中，電壓調(diào)整器電路可供多種目的使用；一種特別的應(yīng)用是可以作為集成電路裝置中某些區(qū)段之一調(diào)整內(nèi)部功率供應(yīng)電壓。更特定而言，電壓調(diào)整器可供應(yīng)功率供應(yīng)電壓至存儲裝置中的存儲單元陣列，舉例而言，這些存儲裝置中的兩種可能例子為動態(tài)隨機存取存儲器(DRAMs)與靜態(tài)隨機存取存儲器(SRAMs)。
復(fù)制偏壓電壓調(diào)整器是多種類型的電壓調(diào)整器中的一種。一般而言，在復(fù)制偏壓電壓調(diào)整器中，在一部份電路(例如一腳(leg))中建立的電壓會被復(fù)制，其一般由大型裝置予以復(fù)制，并呈現(xiàn)出一個負載(輸出)電壓，這個負載電壓會經(jīng)由追蹤復(fù)制電壓而盡可能地被調(diào)整至接近復(fù)制電壓。
基本上，傳統(tǒng)的復(fù)制偏壓電壓調(diào)整器是使用主動(動態(tài))線路調(diào)整與被動(靜態(tài))負載調(diào)整，這些方式可以在消耗較少的DC負載調(diào)整下達成良好的高頻瞬變響應(yīng)(transient response)。
為了改善DC負載調(diào)整及避免過沖(overshoot)的問題，目前已經(jīng)提出固定式或切換式擬似負載(dummy loads)的方式；因此，現(xiàn)存的復(fù)制偏壓電壓調(diào)整器具有主動(動態(tài))線路與被動(靜態(tài))負載調(diào)整。為于負載電流范圍中精確控制輸出電壓，亦已提出多種改進方式，這些方式包含使用快速電壓比較器來開啟/關(guān)閉擬似負載或其它的電流源組件。
圖11說明了使用切換式擬似負載方式的一個例子。圖11以示意圖的方式說明了傳統(tǒng)的復(fù)制偏壓電壓調(diào)整器電路，其以組件代表符號1100加以表示。
在圖11所示的例子中，電壓調(diào)整器電路1100包括一擬似負載(Rdummy)，當(dāng)輸出電壓(Vpwr)超過參考電壓(Vref)時，擬似負載可以被切換至輸出路徑中；相反地，當(dāng)輸出電壓(Vpwr)降低至低于參考電壓(Vref)時，擬似負載便與輸出絕緣。利用此一方式，切換式擬似負載(Rdummy)能夠?qū)⑤敵鲭妷?Vpwr)調(diào)整至一定范圍。
在一替代方式中，為了避免Vpwr在較高的電流負載條件下急降，遂提出一種含有切換式P型裝置的構(gòu)想，如圖12以及Lacey等人于2002年4月16日所獲批準(zhǔn)的專利第US 6,373,231號所示。
在圖12所示的例子中，除了固定式擬似負載Rdummy外，電壓調(diào)整器電路1200還包含一p型切換裝置P1。當(dāng)輸出電壓(Vpwr)超過參考電壓(Vref)時，可關(guān)閉p型裝置P1以減少供應(yīng)至負載裝置(Vdummy)的電流，并因而降低輸出電壓；相反地，當(dāng)輸出電壓(Vpwr)降低至低于參考電壓(Vref)時，可開啟p型裝置P1以增加供應(yīng)至負載裝置(Vdummy)的電流，并因而增加輸出電壓(Vpwr)。利用此一方式，切換式電流源能夠調(diào)整輸出電壓(Vpwr)至一特定范圍。
上述傳統(tǒng)配置方式具有一些缺點第一，主動負載調(diào)整(例如切換入負載裝置、或是開啟電流源)并非是比例型響應(yīng)(proportional response)或是在時間上呈現(xiàn)連續(xù)，這表示當(dāng)負載電流相當(dāng)?shù)突蛳喈?dāng)高時，調(diào)整只會周期性的發(fā)生，而不是在所有時間中都會發(fā)生負載調(diào)整；由于使用了電壓比較(Comp)，可以將所提供的調(diào)整假定為一種″勝者為王(winner takes all)″式的調(diào)整，其與與在負載電流及補償電流間具比例性的情形相反。
第二，傳統(tǒng)的切換負載調(diào)整在響應(yīng)上可以具有一個無用(undesirable)的延遲，即使是使用快速比較器，目前的技術(shù)仍無法保證響應(yīng)時間會快于1-2毫微秒(nanoseconds，ns)，這在某些應(yīng)用(例如快速SRAMs)中并不足夠；亦即，這樣的負載調(diào)整機制在高頻域(10MHz-1GHz)中并不實用，這是因為即使是快速電壓比較器驅(qū)動反饋回路仍然具有一個數(shù)毫微秒等級的響應(yīng)時間。
第三，上述配置方式需使用額外的電壓比較器，這會增加操作電流的消耗。
綜上所述，目前需發(fā)展一種電壓調(diào)整器，其不會有傳統(tǒng)方式的上述缺點。
更特定而言，目前需提供一種復(fù)制偏壓電壓調(diào)整器，其在低與高頻域時都具有主動(動態(tài))負載調(diào)整與較低的輸出阻抗。

發(fā)明內(nèi)容
本發(fā)明包含一種具有負反饋回路的電壓調(diào)整器電路，所述負反饋回路響應(yīng)在一復(fù)制電壓與一預(yù)定參考電壓之間的比較而調(diào)整一供應(yīng)電流。此外，可將一電流傳送器電路耦合至一復(fù)制節(jié)點與一輸出節(jié)點，其可提供一輸出電壓，所述電流傳送器電路可迫使所述復(fù)制電壓與所述輸出電壓彼此鏡像。
本發(fā)明還包含一種具有電流傳送器電路的電壓調(diào)整器電路，所述電流傳送器電路具有可提供一復(fù)制電壓的復(fù)制腳以及與所述復(fù)制腳并行排列、可提供一調(diào)整輸出電壓的輸出腳；所述復(fù)制腳與所述輸出腳可具有交錯耦合的主動裝置，其提供正反饋以迫使所述復(fù)制電壓與輸出電壓在實質(zhì)上追蹤彼此。所述電壓調(diào)整器電路更可以包含至少一負載供應(yīng)晶體管，其與所述輸出腳并行排列以提供一個跟隨所述輸出腳中電流的電流至所述輸出節(jié)點。
本發(fā)明還可以包含一種具有一負反饋回路的電壓調(diào)整器電路，所述負反饋回路調(diào)整供應(yīng)至一復(fù)制電壓節(jié)點的電壓以響應(yīng)所述復(fù)制電壓與一參考電壓之間的差異，以提供所述復(fù)制電壓的低頻調(diào)整。此外，所述電壓調(diào)整器電路可包含一種具有一電壓鏡像電路的電流傳送器電路，所述電壓鏡像電路迫使一輸出電壓在實質(zhì)上跟隨所述復(fù)制電壓，以提供所述輸出電壓的高頻調(diào)整。


圖1是根據(jù)本發(fā)明的一第一實施方式的電壓調(diào)整器示意圖。
圖2是一傳統(tǒng)電壓調(diào)整器電路模式的示意圖。
圖3是一時序圖，其說明用來模擬圖1與圖2所示電路的瞬變響應(yīng)的波形。
圖4是一時序圖，其說明圖1與圖2所示電路之間的比較響應(yīng)。
圖5說明圖4的其中一部分。
圖6說明圖5的其中一部分。
圖7說明圖5的另一部分。
圖8說明圖1所示電路中節(jié)點Vnet4的實時響應(yīng)。
圖9是圖1與圖2所示電路的輸出阻抗比較。
圖10是本發(fā)明另一實施方式的示意圖。
圖11是一第一傳統(tǒng)電壓調(diào)整器電路的示意圖。
圖12是一第二傳統(tǒng)電壓調(diào)整器電路的示意圖。
具體實施例方式
以下參考附圖來說明本發(fā)明的多個實施方式，這些實施方式說明了一種可以提供連續(xù)與比例型負載調(diào)整的復(fù)制偏壓電壓調(diào)整器；此外，這樣的電壓調(diào)整器可以對高頻負載瞬變提供半實時響應(yīng)，其優(yōu)于前述的傳統(tǒng)例子。
圖1說明了本發(fā)明的一第一實施方式的復(fù)制偏壓電壓調(diào)整器，其組件符號為100。電壓調(diào)整器100可包含一放大器102、一供應(yīng)區(qū)段104、一電流傳送器106、一復(fù)制負載108、一附加負載供應(yīng)源110與一負載112；于節(jié)點Vnet5處可產(chǎn)生一復(fù)制電壓(Vrep)，而在節(jié)點Vnet6處可產(chǎn)生一輸出電壓(Vload)。
放大器102可以是一操作型放大器，其在一負反饋回路中的作用如下文所述。放大器102的一非反相輸入可接收一參考電壓(Vref)，而其反相輸入可接收一復(fù)制電壓(Vrep)。
供應(yīng)區(qū)段104可提供電流至電壓調(diào)整器100的至少兩個不同的腳；可調(diào)整此一電流供應(yīng)的大小，以使供應(yīng)給輸出腳(N3/N5)的電流可以大于復(fù)制腳(N4/N6)的電流。在圖1所示的特定例子中，供應(yīng)區(qū)段104包含n通道晶體管N1與N2，其漏極連接至功率供應(yīng)電壓Vcc，而柵極一般連接至放大器102的輸出；晶體管N1的大小是設(shè)計為晶體管N2的n倍大，亦即晶體管的尺寸比率N1∶N2是n∶1，其中n大于1。晶體管2可以提供輸出腳與附加負載裝置110電流。
電流傳送器106可提供一復(fù)制電壓(Vrep)于一復(fù)制腳，并提供一輸出電壓(Vload)于一輸出腳，然而與傳統(tǒng)配置方式不同的是，這些電路腳是排列為“電壓鏡像(voltage mirrors)”，即復(fù)制電壓(Vrep)本質(zhì)上會被迫使而追蹤輸出電壓(Vload)，反之亦然。
在圖1所示的特定例子中，電流傳送器106可包含n型晶體管N4與N6及晶體管N3與N5，所述n型晶體管N4與N6串行排列而形成一復(fù)制腳，所述晶體管N3與N5串行排列而提供一輸出腳。晶體管N4的柵極可連接至其漏極，晶體管N6的柵極可連接至晶體管N5的漏極，而晶體管N5的柵極連接至晶體管N6的漏極，因而晶體管N5與N6彼此交錯排列。在晶體管N6的源極處提供復(fù)制電壓(Vrep)，而于晶體管N5的源極處提供輸出電壓(Vload)。
電流傳送器106的晶體管(N3、N4、N5、N6)較佳為彼此匹配的裝置，即具有相同的性質(zhì)(例如臨界電壓)與相同的大小。以下將進一步詳細說明這樣的配置方式提供了快速“正反饋”響應(yīng)以迫使Vrep＝Vload。
復(fù)制負載108可根據(jù)復(fù)制腳(4、6)提供的電流而產(chǎn)生一復(fù)制電壓(Vrep)，在圖1中所示的復(fù)制負載108是以電阻Rrep與并行的電容器Cload來表示，但亦可根據(jù)本領(lǐng)域技術(shù)人士所了解的形式加以調(diào)整。
同樣地，負載112也可以根據(jù)復(fù)制腳(N4、N6)所提供的電流而產(chǎn)生一輸出電壓(Vload)，在圖1中所示的負載112是表示為電容器Cload與一個未說明的負載阻值引入電流Iload。
附加負載供應(yīng)源110可提供電流至輸出節(jié)點(Vnet6)，且其大小可調(diào)整為與輸出腳中的裝置成比例；更特定而言，在尺寸比率N1∶N2為n∶1時，N5∶N7的比率可為1∶(n-1)。
如上所述，放大器102可相對于復(fù)制電壓(Vrep)而提供負反饋。特別是，當(dāng)復(fù)制電壓(Vrep)降低至低于參考電壓(Vref)時，便可增加放大器102所提供的輸出電壓，且額外的電流可流經(jīng)所述復(fù)制腳而產(chǎn)生較高的復(fù)制電壓(Vrep)；相反地，當(dāng)復(fù)制電壓(Vrep)高于參考電壓(Vref)時，放大器102所提供的輸出電壓會降低，因而流經(jīng)所述復(fù)制腳的電流會變少，而產(chǎn)生一個較低的復(fù)制電壓(Vrep)。
以下進一步詳細說明圖1所示實施方式中的電流傳送器106的電壓鏡像效應(yīng)。假設(shè)裝置N3、N4、N5與N6是相同的，且其具有相同的DC操作電流，因而所有的裝置N3-N6具有相同的傳導(dǎo)率(gm3＝gm4＝gm5＝gm6)，因此成立以下關(guān)系式(1)gm3*(Vnet2-Vnet3)＝gm5*(Vnet4-Vload)(2)gm4*(Vnet2-Vnet4)＝gm6*(Vnet3-Vrep)(3)Vnet2-Vnet3＝Vnet4-Vload(4)Vnet2-Vnet4＝Vnet3-Vrep(5)Vload＝Vrep因此，由于N3、N4的柵極連接至節(jié)點Vnet2，在AC小信號域中，電流傳送器106將迫使輸出電壓(Vload)與復(fù)制電壓(Vrep)相等，且反之亦然。然而在同一時間，復(fù)制電壓(Vrep)實質(zhì)上應(yīng)維持定值，無論是在放大器102的單一增益帶寬內(nèi)，經(jīng)由負反饋回路而維持，或是在放大器102的單一增益帶寬外時，由電容器Crep所維持。因此，電流傳送器106可將低輸出阻抗從復(fù)制轉(zhuǎn)換至負載。
由于電路(例如Iload)的輸出能力高于復(fù)制腳(N4、N6)內(nèi)的復(fù)制電流，晶體管N7可以處理所需的任何其它負載電流。如上所述，這樣的配置方式可調(diào)整晶體管的大小(例如N1與N2調(diào)整為n∶1，而N7與N3-N6為(n-1)∶1)。
由此可知，由于電流傳送器106的操作，輸出電壓(Vload)將變化以產(chǎn)生如復(fù)制電壓中的類似變化，其接著可經(jīng)由上述線路調(diào)整負反饋回路而被修正。由另一方面來看，可經(jīng)由將輸出電壓(Vload)信息轉(zhuǎn)換至所述負反饋回路而提供負載調(diào)整；因此，當(dāng)負載電流(Iload)增加而Vload降低時，這會導(dǎo)致節(jié)點Vnet3處的電壓降，以及后續(xù)的復(fù)制電壓(Vrep)電壓降。此一電壓降使N1、N2的柵極上的電壓增加，并導(dǎo)致輸出電壓(Vload)的后續(xù)修正。
由下述詳細分析即可進一步了解圖1所示的電壓調(diào)整器響應(yīng)，詳細分析結(jié)果產(chǎn)生了下列輸出阻抗關(guān)系式
(6)Zout(s)=1na0gm*1*s/ω0(1+s/a0ω0)(1+s/ω1)(1+s/ω2),]]>其中●gm是晶體管N3-N6的傳導(dǎo)率●a0是放大器102的增益●ω0＝2πf0，其中f0是操作型放大器的截止頻率(cutofffrequency)●ω1＝gm/Crep●ω2＝na0gm/Cload由上述分析的觀點而言，為了使輸出阻抗最小化，可使用大帶寬的電流傳送器晶體管與操作型放大器(增加a0ω0)，以及大復(fù)制負載電容(Crep)值(降低ω1)；最適度的DC增益約30dB，其對于寬帶操作型放大器而言已足夠。負載電容Cload以輸出阻抗方式產(chǎn)生其極點(pole)，其有助于高頻瞬變響應(yīng)。
在一特定實施方式中，操作型放大器102單一增益帶寬是55MHz，而增益是28dB。
再繼續(xù)參照圖1，在低頻域與中頻域時，輸出阻抗相對于傳統(tǒng)復(fù)制偏壓電壓調(diào)整器電路的輸出阻抗降低了a0倍，正如同上文說明的。
在回路單一增益帶寬(a0ω0)外，輸出阻抗平緩且因復(fù)制分支電容器(ω1)與負載電容器(ω2)產(chǎn)生的極點而降低。
因此，如前所述，為使Zout(s)最小化至達到盡可能高的頻率，需使用大帶寬操作型放大器(增加a0ω0)與大復(fù)制分支電容器(降低ω1)；當(dāng)然，較大的負載電容器有助于處理快速電流瞬變(降低ω2)。
相較于傳統(tǒng)配置方式，圖1所示的實施方式具有數(shù)項優(yōu)點，如圖11與圖12所說明。
特別是，電壓調(diào)整器100不涉及一第二反饋回路，這使得其電流消耗比傳統(tǒng)配置方式更小，因此所述電壓調(diào)整器100可用于一般需尋求較低電流及/或功率消耗的移動式設(shè)備應(yīng)用中。
更甚者，電壓調(diào)整器100只具有一個負反饋回路，其可改善因回路-回路耦合而產(chǎn)生的不穩(wěn)定問題。
此外，在電壓調(diào)整器100中，電流傳送器中的局部正反饋是非常快速的，在實質(zhì)上可對高頻瞬變產(chǎn)生實時響應(yīng)，其與傳統(tǒng)配置方式中會產(chǎn)生操作型放大器響應(yīng)延遲的情形不同。
所說明的實施方式可解決發(fā)明背景中所列出的現(xiàn)有技術(shù)的問題；更詳細而言，由于不需其它的放大器(例如比較器)，圖1所示的實施方式包含因負載電壓信息被轉(zhuǎn)換至線性負反饋回路而產(chǎn)生的連續(xù)與成比例的負載調(diào)整；良好的高頻響應(yīng)，局部正反饋的優(yōu)勢；以及較低的電流消耗。
表1列出了一組特定的結(jié)果，用以說明第一實施方式的負載調(diào)整特征，在這個例子中，參考電壓是設(shè)定為1.300V。
表1

表1說明了圖1所示的例子如何提供比圖2所示的傳統(tǒng)模式更具優(yōu)勢、更好的調(diào)整。
為了模擬瞬變行為，以一個具DC分量為10mA且峰值為90mA的脈沖電流(pulsed current)來進行模擬。如以下將詳細說明的，圖1所示的電壓調(diào)整器產(chǎn)生的輸出電壓降可從130mV的峰-峰值(peak-to-peak)減少至60mV的峰-峰值，這樣的條件可與圖2所示的傳統(tǒng)電壓調(diào)整器的一模型進行比較。
圖3是一時序圖，其說明用來模擬圖1與圖2所示電路的瞬變響應(yīng)的負載電流(Iload)。
圖4是一時序圖，其說明圖1新電路與圖2舊電路的功率供應(yīng)響應(yīng)(Vcc)與輸出電壓(Vpwr)。
圖5說明圖4的Vpwr響應(yīng)的其中一部分，其沿垂直軸(電壓)而延伸，在此圖中亦說明與圖1及圖2的參考電壓(Vref)對應(yīng)的輸入?yún)⒖茧妷骸癛EFERENCE”。
圖6說明圖5的Vpwr響應(yīng)的其中一部分，其沿水平軸(時間)而延伸。圖7說明圖5的Vpwr響應(yīng)的另一部分，其與參考電壓輸入(Vref)沿水平軸(時間)而延伸。圖6與圖7也清楚說明了電壓降從130mV的峰-峰值減少至60mV的峰-峰值。
圖8說明電流傳送器106中節(jié)點“Vnet4”對于圖3-7比較模擬的高頻瞬變所引起的負載電壓(Vload)電壓降的實時響應(yīng)；圖8也說明了輸出電壓(Vpwr)。
圖9以比較方式說明新電路(圖1)與舊電路(圖2)在頻域中的輸出阻抗曲線；需注意的是在高頻輸出阻抗中約65％的電壓降精確地符合圖6與圖7中所示的HF輸出曲線中65％的減少量。
需注意的是，在圖1所示的實施方式中，需以特定電壓“overhead”來調(diào)和電流傳送器106中串行連接的晶體管；亦即，在晶體管N2/N1的漏極與晶體管N5/N6的源極之間需要最小的電壓差。當(dāng)正常的n-信道晶體管臨界電壓太大時，利用固有的裝置即可補償額外所需電壓，無論是在電流供應(yīng)區(qū)段104的n型跟隨器(N1、N2)中、或是在電流傳送器N3-N7中。此外，也可以經(jīng)由施加一個比供應(yīng)電壓Vcc更高的電壓來“加壓(pumped)”n型跟隨者的柵極。
圖1所示的實施方式提供了較佳的電壓調(diào)整，且在某些應(yīng)用中，在特定模式下都需要這樣的調(diào)整。圖10便說明了可使高速瞬變響應(yīng)失效的電路實例。
圖10所示的第二實施方式是以組件符號1000代表；其具有與圖1所示方式相同的一般組件，其中以“10”來取代這些組件的組件代表符號中的第一個數(shù)字“1”。
在圖10所示的實施方式中，電流傳送器1006在實質(zhì)上是可以分流(bypassed)的，有效使電壓調(diào)整器1000恢復(fù)回現(xiàn)有設(shè)計(即圖2中的模型)。如圖所示，可使用p型晶體管P1與P2開關(guān)來實現(xiàn)此一效應(yīng)。當(dāng)信號BYPASSB轉(zhuǎn)換為低態(tài)時，便可以開啟晶體管P1與P2，而短接(short circuiting)電流傳送器1006與附加負載供應(yīng)源1010。
此一特征有利于在不需調(diào)整的模式中降低電流消耗，如在存儲器應(yīng)用實例中，在低功率數(shù)據(jù)保存模式中便不需要緊密的調(diào)整。
圖1所示實施方式僅為說明本發(fā)明的其中一個實施例，而不應(yīng)以期限至本發(fā)明的范疇。舉例而言，操作型放大器102可為一2階段式電路，經(jīng)由最佳化此一操作型放大器，便可產(chǎn)生較佳的結(jié)果。
由上述說明可知，本領(lǐng)域技術(shù)人士可在上述詳細說明的教導(dǎo)下，得到各種不同的變化方式與替代方式，其皆不脫離本發(fā)明所請求保護的精神與范疇。
組件代表符號說明100、1000電壓調(diào)整器102 放大器104 供應(yīng)區(qū)段106、1006電流傳送器108 復(fù)制負載110、1010附加負載供應(yīng)源112 負載Vnet5節(jié)點Vnet6節(jié)點N1、N2 晶體管N3、N5 輸出腳N4、N6 復(fù)制腳Vref 參考電壓Vrep 復(fù)制電壓Vload輸出電壓Rrep 電阻Cload電容器Iload負載阻值引入電流P1、P2 晶體管
權(quán)利要求
1.一種電壓調(diào)整器電路，包含一負反饋回路，其響應(yīng)一復(fù)制電壓與一預(yù)定參考電壓之間的比較而調(diào)整一供應(yīng)電流；以及一電流傳送器電路，耦合至一復(fù)制節(jié)點，其提供所述復(fù)制電壓并提供一輸出電壓于一輸出節(jié)點處，所述電流傳送器電路用于迫使所述復(fù)制電壓與所述輸出電壓彼此鏡像。
2.如權(quán)利要求1所述的電壓調(diào)整器電路，其特征在于所述電流傳送器電路包含一復(fù)制腳，其與耦合至所述輸出節(jié)點的一輸出腳并行耦合至所述復(fù)制節(jié)點。
3.如權(quán)利要求2所述的電壓調(diào)整器電路，其特征在于所述復(fù)制腳包含至少兩個晶體管，其具有串行排列的源極漏極通道，至少一個晶體管的柵極是耦合至所述輸出腳，以及所述輸出腳包含至少兩個晶體管，其具有串行排列的源極漏極通道，至少一個晶體管的柵極是耦合至所述復(fù)制腳。
4.如權(quán)利要求3所述的電壓調(diào)整器電路，其特征在于所述復(fù)制腳包含一第一n通道晶體管，一第二n通道晶體管，所述第一n通道晶體管具有一柵極，其耦合至其源極，所述第二n通道晶體管具有一漏極以及一源極，其中所述第二n通道晶體管的漏極耦合至所述第一n通道晶體管的源極，且所述第二n通道晶體管的源極耦合至所述復(fù)制節(jié)點，以及所述輸出腳包含一第三n通道晶體管與一第四n通道晶體管，所述第三n通道晶體管具有一柵極，其耦合至所述第一n通道晶體管的漏極，所述第四n通道晶體管具有一漏極，一柵極以及一源極，其中所述漏極耦合至所述第三n通道晶體管的源極，所述第四n通道晶體管的柵極耦合至所述第二n通道晶體管的漏極，且所述第四n通道晶體管的源極耦合至所述輸出節(jié)點；其中所述第一、第二、第三與第四晶體管彼此匹配。
5.如權(quán)利要求1所述的電壓調(diào)整器電路，其特征在于還包含一供應(yīng)區(qū)段，其響應(yīng)所述負反饋回路而提供電流至所述電流傳送器電路。
6.如權(quán)利要求5所述的電壓調(diào)整器電路，其特征在于所述電流傳送器電路包含至少第一與第二晶體管，其串行排列以形成一復(fù)制腳，并包含至少第三與第四晶體管，其串行排列以形成一輸出腳；以及所述供應(yīng)區(qū)段包含至少一第一供應(yīng)晶體管與至少一第二供應(yīng)晶體管，所述第一供應(yīng)晶體管具有一源極漏極通道以及一柵極，其中所述第一供應(yīng)晶體管的源極漏極通道與所述復(fù)制腳串行，且所述第一供應(yīng)晶體管的柵極耦合至所述負反饋回路，所述第二供應(yīng)晶體管具有一源極漏極通道以及一柵極，集中所述第二供應(yīng)晶體管的源極漏極通道與所述輸出腳串行，且所述第二供應(yīng)晶體管的柵極耦合至所述負反饋回路。
7.如權(quán)利要求6所述的電壓調(diào)整器電路，其特征在于所述第一與第二供應(yīng)晶體管具有一臨界電壓，其比所述電流傳送器的所述第一、第二、第三及第四晶體管低。
8.如權(quán)利要求6所述的電壓調(diào)整器電路，其特征在于所述第一與第二供應(yīng)晶體管的漏極耦合至一高供應(yīng)電壓，并于其柵極處接收一個高于所述高供應(yīng)電壓的加壓電壓。
9.如權(quán)利要求6所述的電壓調(diào)整器電路，其特征在于還包含所述電流傳送器電路的所述第一、第二、第三與第四晶體管具有第一尺寸；所述供應(yīng)區(qū)段的所述第一供應(yīng)晶體管具有所述第一尺寸；所述供應(yīng)區(qū)段的所述第二供應(yīng)晶體管具有一第二尺寸，其比所述第一尺寸大n倍；以及一負載供應(yīng)晶體管，其源極漏極通道與所述輸出腳并行，且其尺寸比所述第一尺寸大(n-1)倍。
10.一種電壓調(diào)整器電路，包含一電流傳送器電路，其具有復(fù)制腳與一輸出腳，所述復(fù)制腳提供一復(fù)制電壓，所述輸出腳與所述復(fù)制腳并行排列并提供一調(diào)整輸出電壓，所述輸出腳及所述復(fù)制腳具有交錯耦合的主動裝置，所述主動裝置提供正反饋以迫使所述復(fù)制電壓與輸出電壓在實質(zhì)上追蹤彼此；以及至少一負載供應(yīng)晶體管，其與所述輸出腳并行排列以提供一電流至輸出節(jié)點，所述電流跟隨所述輸出腳中的電流。
11.如權(quán)利要求10所述的電壓調(diào)整器電路，其特征在于所述輸出腳包含一第一晶體管，其具有與一第二晶體管的源極連接的漏極；所述輸出腳包含一第三晶體管，其與一第四晶體管串行排列；所述第四晶體管與至少一負載供應(yīng)晶體管具有柵極，所述柵極耦合至所述第一與第二晶體管之間的源極-漏極連接。
12.如權(quán)利要求10所述的電壓調(diào)整器電路，其特征在于還包含一電流供應(yīng)區(qū)段，其具有至少一第一電流供應(yīng)裝置與一第二電流供應(yīng)裝置，所述第一電流供應(yīng)裝置提供電流至所述復(fù)制腳，所述第二電流供應(yīng)裝置提供電流至所述輸出腳及所述至少一負載供應(yīng)晶體管；以及一操作型放大器，其具有一輸出、一非反相輸入與一反相輸入，所述輸出耦合至所述電流供應(yīng)區(qū)段，所述非反相輸入耦合至一參考電壓，而所述反相輸入耦合至所述復(fù)制節(jié)點。
13.如權(quán)利要求10所述的電壓調(diào)整器電路，其特征在于還包含一第一分流裝置，其與所述復(fù)制腳并行排列，于致動以分流所述復(fù)制腳的操作時提供一低阻抗通路，以及一第二分流裝置，其與所述輸出腳并行排列，于致動以分流所述輸出腳的操作時提供一低阻抗通路。
14.如權(quán)利要求13所述的電壓調(diào)整器電路，其特征在于所述電壓調(diào)整器電路提供一功率供應(yīng)電壓至一存儲單元陣列；以及所述第一分流裝置與第二分流裝置可于一日期保存模式中致動。
15.一種電壓調(diào)整器電路，包含一負反饋回路，其調(diào)整提供至一復(fù)制電壓節(jié)點的電流以響應(yīng)所述復(fù)制電壓與一參考電壓之間的差異，以提供所述復(fù)制電壓的低頻調(diào)整；以及一電流供應(yīng)器電路，其包含一電壓鏡像電路，所述電壓鏡像電路迫使一輸出電壓實質(zhì)上跟隨所述復(fù)制電壓，以提供所述輸出電壓的高頻調(diào)整。
16.如權(quán)利要求15所述的電壓調(diào)整器電路，其特征在于所述電壓鏡像電路包含一復(fù)制腳，其包含至少一第一晶體管與一第二晶體管，所述第一晶體管具有耦合至其漏極的柵極，所述第二晶體管具有與所述第一晶體管的源極耦合的漏極以及與所述復(fù)制電壓節(jié)點耦合的漏極，以及一輸出腳，其包含至少一第三晶體管與一第四晶體管，所述第三晶體管具有與所述第一晶體管的柵極耦合的柵極，所述第四晶體管的漏極具有與所述第三晶體管的源極以及所述第二晶體管的柵極耦合的漏極，與所述第二晶體管的漏極耦合的柵極以及與所述輸出電壓節(jié)點耦合的漏極。
17.如權(quán)利要求15所述的電壓調(diào)整器電路，其特征在于所述傳送器包含不多于四個晶體管。
18.如權(quán)利要求15所述的電壓調(diào)整器電路，其特征在于還包含所述負反饋回路包含一操作型放大器，其具有一放大輸出；一電流供應(yīng)區(qū)段，其根據(jù)所述操作型放大器的輸出而調(diào)整提供至所述電流傳送器的電流；一復(fù)制腳，包含至少兩個晶體管，其具有串行排列的源極漏極通路，以及一復(fù)制負載，其用于根據(jù)所述復(fù)制腳所提供的一電流而產(chǎn)生所述復(fù)制電壓，其中所述操作型放大器具有一反相輸入與一非反相輸入，所述反相輸入耦合至所述復(fù)制負載，所述非反相輸入耦合至一參考電壓。
19.如權(quán)利要求16所述的電壓調(diào)整器電路，其特征在于所述第一、第二、第三與第四晶體管其中兩個的臨界電壓比其它的晶體管低。
20.如權(quán)利要求15所述的電壓調(diào)整器電路，其特征在于還包含所述電流傳送器包括一復(fù)制腳，其提供一電流至與一輸出腳并行的所述復(fù)制電壓節(jié)點，所述輸出腳提供一電流至一輸出電壓節(jié)點；以及一負載供應(yīng)裝置，其與所述輸出腳并行，并提供一個與所述輸出腳所提供的電流成比例的電流。
全文摘要
本發(fā)明揭示一種復(fù)制偏壓電壓調(diào)整器電路(100)，其經(jīng)由局部正反饋而提供高頻響應(yīng)，并經(jīng)由負反饋回路而提供低頻響應(yīng)。電壓調(diào)整器電路(100)包含電流傳送器(106)，其實質(zhì)上迫使一輸出電壓(Vload)跟隨一復(fù)制電壓(Vrep)；操作型放大器(102)根據(jù)一參考電壓(Vref)與所述復(fù)制電壓(Vrep)之間的比較而控制供應(yīng)至所述電流傳送器(104)的電流，并可由此提供負反饋。
文檔編號G05F1/40GK1898619SQ200480038398
公開日2007年1月17日 申請日期2004年12月22日 優(yōu)先權(quán)日2003年12月23日
發(fā)明者愛阿里安·格瑞迪那魯 申請人:美商賽普拉斯半導(dǎo)體公司