專利名稱：恒壓電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及恒壓電路，尤其涉及能夠通過提供用于補償由輸出電阻所引起的輸出電壓的壓降的電路，利用低ESR(等效串聯(lián)電阻)電容來進行相位補償?shù)暮銐弘娐贰?br> 背景技術(shù)：
通常來說，正如由專利參考文獻1所披露，例如，已經(jīng)可得到電源單元，其能夠補償由布線導(dǎo)致的負載處的電壓下降，而不使用兩個遙感線以降低成本。
而且，為了對恒壓電路進行相位補償，通常來說，經(jīng)常在恒壓電路的輸出端子提供電容與負載并聯(lián)，如圖3所示。ESR的內(nèi)阻抗和電容C101的電容提供相位補償，并且通過在所述頻率特性中移動峰并產(chǎn)生零點，來改善恒壓電路的頻率特性。由于此方法的優(yōu)點是恒壓電路不必提供用于相位補償?shù)亩俗樱噪娫碔C的端子數(shù)可以少。對于這種相位補償方法，通常使用具有大ESR的鉭電容。
如圖4所示，具有2.2μF電容的鉭電容的典型ESR范圍從1Ω至10Ω，這樣的ESR在用于相位補償?shù)暮銐弘娐返念l率特征的希望區(qū)域提供零點，并因此可得到令人滿意的相位補償。然而，近來并繼續(xù)的是，以低成本供給穩(wěn)定，可得到比鉭電容更小且重量更輕的、具有大電容的陶瓷電容。因此，用于使用陶瓷電容作為用于相位補償?shù)碾娙莸男枨笤谠黾印?br> 這里，范圍從10mΩ至30mΩ的陶瓷電容的ESR、，它比如圖5所示的鉭電容小100至1000倍。因此，當(dāng)將陶瓷電容用于相位補償時，獲得零點處的頻率移到非常高的頻率，并不能獲得適合的相位補償。
為了降低獲得零點處的頻率，解決方案可以是插入和陶瓷電容串聯(lián)的電阻，在電源IC(恒壓IC)的外面提供該電阻。不過，它對空間和成本是不利的。因此，最好在電源IC里面提供電阻。
圖6和圖7示出了在電源IC中提供有電阻的電路的例子。
在圖6所示的例子包括端子PinVout2，它是IC封裝端子，用于連接陶瓷電容；固定電阻R103，具有大約100mΩ的阻值，用于在IC芯片的焊盤ICP2和端子PinVout2之間提供的相位補償；而輸出端子PinVout1，用于輸出電壓。在類似這樣的情形中，由于輸出電流io不流過固定電阻R103，所以輸出電壓可穩(wěn)定得到。
在如圖7所示的例子的情形中，用于相位補償?shù)墓潭娮鑂103的阻值范圍從100mΩ至10Ω，在IC芯片的焊盤ICP和IC的輸出端子PinVout之間提供電阻R103。
而在如圖7所示的例子的情形中，IC端子數(shù)比圖6的例子更少，輸出電流io流過固定電阻R103。當(dāng)輸出電流io變大時，不可忽略固定電阻R103兩端的電壓降Vdrop(＝io×R103的電阻)。為了補償電壓降Vdrop，在參考電壓源Vref和接地電壓之間插入具有固定阻值的電阻R104，將負載連接在輸出端子PinVout和電阻R104之間，并且相同的輸出電流io流過固定電阻R104和負載。
依照這種安排，如果輸出電流io增加，則固定電阻R104兩端的電壓降增加，而且向其中輸入?yún)⒖茧妷篤ref的誤差放大電路AMP的非反相輸入端的電壓上升。由于這個原因，恒壓電路的內(nèi)部輸出電壓Vo升高，并補償由固定電阻R103導(dǎo)致的電壓降Vdrop。為了完全消除固定電阻R103的影響，用于輸出電壓檢測的電阻R101和R102以及固定電阻R103和R104之間的關(guān)系被設(shè)定為(R101的電阻)/(R102的電阻)＝(R103的電阻)/(R104的電阻)。
然而，如果(R101的電阻)/(R102的電阻)＜(R103的電阻)/(R104的電阻)，則正反饋開始出現(xiàn)，并且輸出電壓上升。因此，通常將所述關(guān)系設(shè)為(R101的電阻)/(R102的電阻)＞＝(R103的電阻)/(R104的電阻)。
JPA 10-257764[發(fā)明的描述][發(fā)明要解決的問題]如上所述，如圖6中所示的例子的問題在于，和如圖7所示的例子比較，需要附加的IC端子，當(dāng)IC對端子數(shù)有限制時，這個問題變得實際。對于圖7所示的例子，由于在所述負載和所述接地電壓之間插進了固定電阻R104，連接到電阻R104的負載的低端電壓不等于所述地電壓，這在向/從連接到另一個電源的負載發(fā)送/接收信號時，就成問題了。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是解決所述問題并提供一種能夠提供恒壓的恒壓電路，其在向/從連接到另一個電源的負載發(fā)送/接收信號不引起問題。總而言之，根據(jù)本發(fā)明，將與輸出電流成比例的電流提供給用于輸出電壓檢測的電阻部分，這提高了恒壓電路的內(nèi)部輸出電壓。以此方式，當(dāng)補償用于相位補償?shù)碾娮鑳啥说碾妷航禃r，具有小ESR的類似陶瓷電容的小電容可以用于相位補償。而且，使負載的低端電壓等于接地電壓。
本發(fā)明的恒壓電路，用于將提供給所述恒壓電路的輸入端的輸入電壓變換為預(yù)定的恒定電壓，并且用于將所述恒定電壓提供給負載，所述恒壓電路包括參考電壓產(chǎn)生電路，用于產(chǎn)生并輸出預(yù)定的參考電壓；輸出電壓檢測單元，用于檢測所述恒定電壓，并且產(chǎn)生和輸出與所述被檢測電壓成比例的電壓；輸出晶體管，用于根據(jù)控制信號將從所述輸入端提供的電流輸出到所述負載；誤差放大電路單元，用于提供用于控制所述輸出晶體管的操作的所述控制信號，使得所述成比例的電壓變?yōu)榈扔谒鰠⒖茧妷?；輸出電流檢測單元，用于檢測從所述輸出晶體管輸出的所述電流，并產(chǎn)生和輸出與所述被檢測電流成比例的比例電流；第一電阻，其被連接到所述輸出電壓檢測單元；比例電流提供電路單元，用于將與所述輸出電流成比例的所述比例電流，從所述輸出電流檢測單元提供給所述第一電阻；第二電阻，其連接在所述輸出晶體管和所述負載之間；以及電容，其連接到所述第二電阻和所述負載相連接的連接處；其中，所述第二電阻和所述電容組成相位補償電路單元，用于進行所述誤差放大電路單元的相位補償。
根據(jù)本發(fā)明的恒壓電路，設(shè)置所述第一電阻的阻值，使得所述阻值和由所述輸出電流檢測單元提供的所述比例電流的積變?yōu)榈扔诨蛐∮谒龅诙娮鑳啥说碾妷航怠?br> 將所述恒壓電路安排為使得所述輸出電流檢測單元包括用于輸出電流檢測的晶體管，用于根據(jù)來自所述誤差放大電路單元的所述控制信號，輸出與從所述輸出晶體管輸出的電流值成比例的、來自所述輸入端的電流。
將所述恒壓電路安排為使得所述比例電流提供電路單元包括電流鏡像電路，將從用于輸出電流檢測的所述晶體管輸出的所述電流提供給所述電流鏡像電路。
根據(jù)本發(fā)明的一個方面，所述恒壓電路的比例電流提供電路單元包括堆疊型電流鏡像電路。
根據(jù)本發(fā)明的一個方面，所述恒壓電路的比例電流提供電路單元包括兩個級聯(lián)的電流鏡像電路。
根據(jù)本發(fā)明的一個方面，所述恒壓電路的比例電流提供電路單元包括Wilson型電流鏡像電路。
根據(jù)本發(fā)明的一個方面，所述比例電流提供電路單元包括運算放大電路，其中，將所述輸出晶體管的輸出提供給所述運算放大電路的輸入端中的一個，并將用于輸出電流檢測的所述晶體管的輸出提供給所述運算放大電路的另一個輸入端；電流控制晶體管，用于根據(jù)所述運算放大電路的輸出控制從用于輸出電流檢測的所述晶體管輸出的所述電流，并且用于輸出控制電流；以及電流鏡像電路，其輸入通過所述電流控制晶體管輸出的所述控制電流，并用于將與所述控制電流成比例的電流輸出到所述第一電阻。
根據(jù)本發(fā)明的一個方面，所述恒壓電路的電容小，并且，使用例如陶瓷電容。
根據(jù)本發(fā)明的一個方面，在所述恒壓電路中的第二電阻的阻值設(shè)置在50mΩ和10Ω之間。
根據(jù)本發(fā)明的一個方面，所述恒壓電路的第二電阻由布線電阻形成。
根據(jù)本發(fā)明的一個方面，所述參考電壓產(chǎn)生電路單元、所述輸出電壓檢測單元、所述輸出晶體管、所述誤差放大電路單元、所述輸出電流檢測單元、所述第一電阻和所述比例電流提供電路單元被集成為IC。
根據(jù)本發(fā)明的一個方面，所述參考電壓產(chǎn)生電路單元、所述輸出電壓檢測單元、所述輸出晶體管、所述誤差放大電路單元、所述輸出電流檢測單元、所述第一電阻、所述比例電流提供電路單元和所述第二電阻被集成為IC。
根據(jù)本發(fā)明的一個方面，所述恒壓電路的第一電阻可以連接在所述輸出晶體管和所述輸出電壓檢測單元之間。
如上所述，根據(jù)本發(fā)明的恒壓電路，通過提供給輸出電壓檢測電阻部分的與輸出電流成比例的電流，提高所述恒壓電路的內(nèi)部輸出電壓。用此方法，為相位補償配備的電阻的電壓降被補償，并且可以將具有小內(nèi)部電阻的類似陶瓷電容的電容用于相位補償。而且，使得所述負載的低端電壓等于接地電壓，向和從所述負載提供穩(wěn)定的信號傳輸。


圖1是根據(jù)本發(fā)明的第一實施例的恒壓電路的示例電路圖。
圖2是根據(jù)本發(fā)明的第一實施例的恒壓電路的另一個示例電路圖。
圖3是傳統(tǒng)的恒壓電路的示例電路圖。
圖4示出了鉭電容的等效電路的例子。
圖5示出了陶瓷電容的等效電路的例子。
圖6是傳統(tǒng)的恒壓電路的示例電路圖。
圖7是另一個傳統(tǒng)的恒壓電路的示例電路圖。
具體實施例方式
下面，參照附圖描述本發(fā)明的各實施例。
圖1示出了根據(jù)本發(fā)明的第一實施例的恒壓電路1的電路的例子。
恒壓電路1包括恒壓電路單元2和相位補償電路單元3。恒壓電路單元2用于由電源電壓Vdd產(chǎn)生預(yù)定的恒定電壓，并輸出該恒定電壓作為內(nèi)部輸出電壓Vo。相位補償電路單元3包括電阻R3和電容C1，并對所述恒壓電路單元2進行相位補償。
恒壓電路單元2還包括誤差放大電路AMP1；參考電壓產(chǎn)生電路11，用于產(chǎn)生和輸出提供給誤差放大電路AMP1的非反相輸入端的預(yù)定參考電壓Vref；輸出晶體管M1，即PMOS晶體管，用于根據(jù)從所述誤差放大電路AMP1輸出的信號，控制提供給相位補償電路單元3的輸出電流io；以及電阻R1、R2和R4，用于檢測內(nèi)部輸出電壓Vo。而且，所述恒壓電路單元2包括晶體管M2，即PMOS晶體管，用于檢測輸出電流io，以及電流鏡像電路12。所述電流鏡像電路12包括PMOS晶體管M3和M4，以及NMOS晶體管M5和M6。
此外，參考電壓產(chǎn)生電路11用作參考電壓產(chǎn)生電路單元，誤差放大電路AMP1用作誤差放大電路單元，而電阻R1和R2用作輸出電壓檢測單元。而且，晶體管M2用作輸出電流檢測單元，電阻R4用作第一電阻，電流鏡像電路12用作比例電流提供電路單元，而電阻R3用作第二電阻。
將誤差放大電路AMP1的反相輸入端連接到連接點，在此連接點，電阻R1和R2相連，而將AMP1的輸出端連接到輸出晶體管M1的柵極。將輸出晶體管M1連接在作為輸入電壓的電源電壓Vdd和IC的所謂IC焊盤15的輸出焊盤15之間，所述IC焊盤15是恒壓電路單元2的輸出端。將電阻R4、R1和R2串聯(lián)連接在輸出晶體管M1的漏極和接地電壓之間。將輸出晶體管M1的柵極連接到誤差放大電路AMP1的輸出端。對于用于輸出電流檢測的晶體管M2，將源極連接到電源電壓Vdd。
在用于輸出電流檢測的晶體管M2的漏極和接地電壓之間，PMOS晶體管M4和NMOS晶體管M6串聯(lián)連接，而PMOS晶體管M3和NMOS晶體管M5串聯(lián)連接在電阻R4與R1的連接點和接地電壓之間。PMOS晶體管M3的柵極和PMOS晶體管M4的柵極相連，并且其連接點連接到PMOS晶體管M3的漏極。而且，NMOS晶體管M5的柵極和NMOS晶體管M6的柵極相連，并且將其連接點連接到NMOS晶體管M6的漏極。
在如上的配置中，誤差放大電路AMP1控制輸出晶體管M1的柵極電壓，使得誤差放大電路AMP1的輸入端的電壓彼此相等。因此，恒壓電路單元2的內(nèi)部輸出電壓Vo在輸出電流io為0時，由下面的公式(1)表示。這里，在公式(1)中，R1、R2和R4分別表示電阻R1、R2和R4的阻值。
Vo＝Vref×(R4+R1+R2)/R2……(1)經(jīng)由IC焊盤15和用于相位補償?shù)墓潭娮鑂3，從IC的輸出端Pout提供內(nèi)部輸出電壓Vo。在IC輸出端Pout和接地電壓之間，將負載10和用于相位補償?shù)碾娙軨1相并聯(lián)。
因為在IC中提供用于相位補償?shù)墓潭娮鑂3，所以具有小ESR的陶瓷電容可用作電容C1。
不過，隨著輸出電流io增加，用于相位補償?shù)墓潭娮鑂3兩端的電壓降Vdrop也增加，并且輸出端Pout的電壓Vout相應(yīng)地減少。用于輸出電流檢測的晶體管M2、電流鏡像電路12和電阻R4組成用于補償電壓降Vdrop的電路。
晶體管M2和晶體管M1的柵極相連接，并且晶體管M2和晶體管M1的源極相連接，組成電流鏡像電路。將晶體管M2的漏電流設(shè)置在例如晶體管M1的漏電流的1/10000和1/1000之間。
將晶體管M2的漏電流提供給電流鏡像電路12，電流鏡像電路12的通道長度調(diào)制效果被改善。盡管如圖1所示的電流鏡像電路12由堆疊型電路組成，但是，可以使用級聯(lián)電流電源、Wilson型電流鏡像電路等。
電流鏡像電路12的輸出電流i3是作為PMOS晶體管M3的源電流獲得的。如果電流鏡像電路12的鏡像電流比被設(shè)置為1∶1，則PMOS晶體管M3的源電流i3變?yōu)榈扔谟糜谳敵鲭娏鳈z測的晶體管M2的漏電流。(注意從晶體管M1的角度來看，輸出電流i3是輸出，而從晶體管M3的角度來看，則是輸入。如翻譯的，這是對的)。
因為將PMOS晶體管M3的源連接到電阻R4和電阻R1的連接點，PMOS晶體管M3的源電流i3流過電阻R4，并且在電阻R4兩端產(chǎn)生等于R4的電阻×i3的電壓降。(注i2＝i3+i1，你是對的，但是，i3是正在變化的部分。翻譯是對的)因此，由于電阻R4兩端的電壓降隨著輸出電流io的增加而增加，所以恒壓電路單元2的內(nèi)部輸出電壓Vo被增加，并且能夠補償由用于相位補償?shù)碾娮鑂3產(chǎn)生的電壓降Vdrop。
利用下面的公式進一步解釋這種情況。這里，在每個公式中，R1至R4分別表示電阻R1至R4的阻值。
恒壓電路單元2的內(nèi)部輸出電壓Vo由下面公式(2)來表示。
Vo＝Vref×(R4+R1+R2)/R2+R4×i3 ..(2)而且，輸出端Pout的電壓Vout由下面公式(3)表示。
Vout＝Vo-R3×io ……(3)通過將公式(2)代入公式(3)，得到下面的公式(4)。
Vout＝Vref×(R4+R1+R2)/R2+R4×i3-R3×io…(4)參照公式(4)，使R4×i3-R3×io＝0的條件提供了理想的電壓補償。
因此，條件為R4×i3＝R3×io。
如果io/i3＝A(A是常數(shù))，則條件為R4＝A×R3。即，條件是電阻R4的電阻是電阻R3的電阻的A倍。然而，如果R4×i3變?yōu)榇笥赗3×io，則正反饋開始。因此，常數(shù)A的值通常被設(shè)置為等于或者小于io/i3。
圖2顯示根據(jù)本發(fā)明的第一實施例的恒壓電路1a的另一個示例電路。這里，在圖2中，和圖1相同的元件被賦予相同的參考標(biāo)號，并且不重復(fù)其解釋，而在下面將描述差異。
差異包括用電流鏡像電路12a代替的圖1的電流鏡像電路12。電流鏡像電路12的PMOS晶體管M3沒在電流鏡像電路12a中使用，其中，添加了運算放大電路AMP2，并且晶體管M5和M6組成單級電流鏡像電路。就此，恒壓電路單元被稱作為恒壓電路單元2a，而將恒壓電路稱作為圖2中的恒壓電路1a。
參照圖2，恒壓電路1a包括恒壓電路單元2a和相位補償電路單元3。恒壓電路單元2a用于從作為輸入電壓的電源電壓Vdd產(chǎn)生預(yù)定的恒定電壓，并且將恒定電壓作為內(nèi)部輸出電壓Vo輸出。相位補償電路單元3對從恒壓電路單元2a輸出的內(nèi)部輸出電壓Vo進行相位補償，并將已相位補償?shù)碾妷禾峁┙o負載10。
恒壓電路單元2a包括參考電壓產(chǎn)生電路11、誤差放大電路AMP1、輸出晶體管M1、用于輸出電壓檢測的電阻R1、R2和R4、用于輸出電流檢測的晶體管M2以及電流鏡像電路12a。電流鏡像電路12a包括運算放大電路AMP2、PMOS晶體管M4以及NMOS晶體管M5和M6。此外，電流鏡像電路12a用作比例電流提供電路單元，而PMOS晶體管M4用作電流控制晶體管。
在用于輸出電流檢測的晶體管M2的漏極和接地電壓之間，串聯(lián)連接了PMOS晶體管M4和NMOS晶體管M6，并且，NMOS晶體管M5被連接在晶體管R4和R1的連接點和接地電壓之間。將PMOS晶體管M4的柵極連接到運算放大電路AMP2的輸出端，將內(nèi)部輸出電壓Vo提供給運算放大電路AMP2的非反相輸入端，并且將PMOS晶體管M4的源極連接到運算放大電路AMP2的反相輸入端。而且，將NMOS晶體管M5的柵極和NMOS晶體管M6的柵極相連接，并且將連接點連接到NMOS晶體管M6的漏極。
在這樣一種配置中，PMOS晶體管M4的漏極電流用作用于電流鏡像電路的輸入電流，該電流鏡像電路由NMOS晶體管M5和M6組成，并且電流鏡像電路將NMOS晶體管M5的漏極電流提供給電阻R4。(注是的，措詞怪，但是箭頭是正確的。)用此方法，將由NMOS晶體管M5和M6所組成的電流鏡像電路插入到運算放大電路AMP2的反饋回路中。因此，電流鏡像電路12a控制PMOS晶體管M4的柵極電壓，使得輸出晶體管M1的漏極電壓和用于輸出電流檢測的晶體管M2的漏極電壓相等。由于這種原因，和由圖1所示的情形相比，能夠進一步提高電流鏡像電路12的電流精度。
如上所述，根據(jù)本發(fā)明的第一實施例的恒壓電路能夠不僅補償用于相位補償?shù)倪B接到IC焊盤15的電阻R3兩端的電壓降，而且也能夠補償誤差放大電路AMP1的增益降低，以及由于從恒壓電路單元2到負載10的布線電阻導(dǎo)致的電壓降。
此外，本發(fā)明不限于這些實施例，而是在不脫離本發(fā)明的范圍的情況下，可以作各種變化和修改。
權(quán)利要求
1.一種恒壓電路，用于將提供給所述恒壓電路的輸入端的輸入電壓變換為預(yù)定的恒定電壓，并且用于將所述恒定電壓提供給負載，所述恒壓電路包括參考電壓產(chǎn)生電路，用于產(chǎn)生并輸出預(yù)定的參考電壓；輸出電壓檢測單元，用于檢測所述恒定電壓，并且產(chǎn)生和輸出與所述被檢測電壓成比例的電壓；輸出晶體管，用于根據(jù)控制信號將從所述輸入端提供的電流輸出到所述負載；誤差放大電路單元，用于提供用于控制所述輸出晶體管的操作的所述控制信號，使得所述成比例的電壓變?yōu)榈扔谒鰠⒖茧妷?；輸出電流檢測單元，用于檢測從所述輸出晶體管輸出的所述電流，并產(chǎn)生和輸出與所述被檢測電流成比例的比例電流；第一電阻，其被連接到所述輸出電壓檢測單元；比例電流提供電路單元，用于將與所述輸出電流成比例的所述比例電流，從所述輸出電流檢測單元提供給所述第一電阻；第二電阻，其連接在所述輸出晶體管和所述負載之間；以及電容，其連接到所述第二電阻和所述負載相連接的連接處；其中，所述第二電阻和所述電容組成相位補償電路單元，用于為所述誤差放大電路單元進行相位補償。
2.如權(quán)利要求1所述的恒壓電路，其中，設(shè)置所述第一電阻的阻值，使得所述阻值和由所述輸出電流檢測單元提供的所述比例電流的積變?yōu)榈扔诨蛐∮谒龅诙娮鑳啥说碾妷航怠?br> 3.如權(quán)利要求1所述的恒壓電路，其中，所述輸出電流檢測單元包括用于輸出電流檢測的晶體管，用于利用提供給所述輸入端的電流，根據(jù)來自所述誤差放大電路單元的所述控制信號，來輸出與從所述輸出晶體管輸出的電流成比例的所述比例電流。
4.如權(quán)利要求3所述的恒壓電路，其中，所述比例電流提供電路單元包括電流鏡像電路，將從用于輸出電流檢測的所述晶體管輸出的所述電流提供給所述電流鏡像電路。
5.如權(quán)利要求4所述的恒壓電路，其中，所述比例電流提供電路單元包括堆疊型電流鏡像電路。
6.如權(quán)利要求4所述的恒壓電路，其中，所述比例電流提供電路單元包括級聯(lián)的兩個電流鏡像電路。
7.如權(quán)利要求4所述的恒壓電路，其中，所述比例電流提供電路單元包括Wilson型電流鏡像電路。
8.如權(quán)利要求4所述的恒壓電路，其中，所述比例電流提供電路單元包括運算放大電路，其中，將所述輸出晶體管的輸出提供給所述運算放大電路的輸入端中的一個，并將用于輸出電流檢測的所述晶體管的輸出提供給所述運算放大電路的另一個輸入端；電流控制晶體管，用于根據(jù)所述運算放大電路的輸出控制從用于輸出電流檢測的所述晶體管輸出的所述電流，并且用于輸出控制電流；以及電流鏡像電路，其輸入通過所述電流控制晶體管輸出的所述控制電流，并用于將與所述控制電流成比例的電流輸出到所述第一電阻。
9.如權(quán)利要求1所述的恒壓電路，其中，所述電容的內(nèi)阻小。
10.如權(quán)利要求7所述的恒壓電路，其中，所述電容是陶瓷電容。
11.如權(quán)利要求1所述的恒壓電路，其中，所述第二電阻的阻值在50mΩ和10Ω之間。
12.如權(quán)利要求1所述的恒壓電路，其中，所述第二電阻由布線電阻形成。
13.如權(quán)利要求1所述的恒壓電路，其中，所述參考電壓產(chǎn)生電路單元、所述輸出電壓檢測單元、所述輸出晶體管、所述誤差放大電路單元、所述輸出電流檢測單元、所述第一電阻和所述比例電流提供電路單元被集成為IC。
14.如權(quán)利要求1所述的恒壓電路，其中，所述參考電壓產(chǎn)生電路單元、所述輸出電壓檢測單元、所述輸出晶體管、所述誤差放大電路單元、所述輸出電流檢測單元、所述第一電阻、所述比例電流提供電路單元和所述第二電阻被集成為IC。
15.如權(quán)利要求1所述的恒壓電路，其中，所述第一電阻被連接在所述輸出晶體管和所述輸出電壓檢測單元之間。
全文摘要
所披露的恒壓電路使用具有低ESR(等效串聯(lián)電阻)的、用于相位補償?shù)?、諸如陶瓷電容的電容，其中，通過經(jīng)由電流鏡像電路提供與輸出電流成比例的電流給輸出電壓檢測電阻，補償由于為優(yōu)化相位補償而提供的電阻導(dǎo)致的輸出電壓的電壓降，由此補償所述輸出電壓的電壓降。
文檔編號G05F1/10GK1701292SQ20048000118
公開日2005年11月23日 申請日期2004年8月27日 優(yōu)先權(quán)日2003年8月29日
發(fā)明者伊藤弘造 申請人:株式會社理光