專利名稱:一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路的制作方法
【專利摘要】本實用新型屬于物聯(lián)網(wǎng)的技術(shù)領(lǐng)域，具體涉及一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路；解決的技術(shù)問題為：提供一種安裝簡單，費用低，故障節(jié)點簡化可控的用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路；采用的技術(shù)方案為：一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路，所述傳感器數(shù)據(jù)采集電路包括多路結(jié)構(gòu)相同的數(shù)據(jù)采集電路，所述數(shù)據(jù)采集電路包括輸入單元、濾波單元、數(shù)據(jù)處理單元和輸出單元；本實用新型適用于物聯(lián)網(wǎng)領(lǐng)域。
【專利說明】
一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路
技術(shù)領(lǐng)域
[0001]本實用新型屬于物聯(lián)網(wǎng)的技術(shù)領(lǐng)域，具體涉及一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路?！颈尘凹夹g(shù)】
[0002]在物聯(lián)網(wǎng)中有大量的傳感器應(yīng)用，傳感器會將各種采集數(shù)據(jù)以電流或電壓形式傳回至網(wǎng)絡(luò)管理中心，傳感器與網(wǎng)絡(luò)或結(jié)點的連接主式主要是以傳感器協(xié)議轉(zhuǎn)換器為主，且多為單一傳輸模式。如果物聯(lián)網(wǎng)終端傳感器數(shù)量較多，則會使用大量的傳感器協(xié)議轉(zhuǎn)換器， 不僅設(shè)備多，費用高，而且安裝繁復(fù)，效率低，故障節(jié)點也多。此外，現(xiàn)有的傳感器數(shù)據(jù)采集系統(tǒng)主要采用串口通信方式，傳輸距離短，傳輸速度慢，組網(wǎng)復(fù)雜且成本高，做分布式或長距離組網(wǎng)困難，不易應(yīng)用在大型物聯(lián)網(wǎng)中，而且，很多傳感器數(shù)據(jù)采集系統(tǒng)沒有集成多路開關(guān)控制功能，需要由另外的設(shè)備進行開關(guān)控制，物聯(lián)網(wǎng)應(yīng)用開發(fā)復(fù)雜度變高，集成難度加大，也沒有現(xiàn)場語音播報功功能，不能做播報和報警功能聯(lián)動?！緦嵱眯滦蛢?nèi)容】
[0003]本實用新型克服現(xiàn)有技術(shù)存在的不足，所要解決的技術(shù)問題為:提供一種安裝簡單，費用低，故障節(jié)點簡化可控的用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路。
[0004]為了解決上述技術(shù)問題，本實用新型采用的技術(shù)方案為:一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路，所述傳感器數(shù)據(jù)采集電路包括多路結(jié)構(gòu)相同的數(shù)據(jù)采集電路，所述數(shù)據(jù)采集電路包括輸入單元、濾波單元、數(shù)據(jù)處理單元和輸出單元，所述輸入單元的輸入端與外部傳感器的輸出端相連，所述輸入單元的輸出端與所述濾波單元的輸入端相連，所述濾波單元的輸出端與所述數(shù)據(jù)處理單元的輸入端相連，所述數(shù)據(jù)處理單元的輸出端與所述輸出單元的輸入端相連，所述輸出單元的輸出端與CHJ主控芯片的輸入端相連。
[0005]優(yōu)選地，所述輸入單元包括接線端子JXZ1、接線端子JXZ2、接線端子JXZ3和接線端子JXZ4,所述濾波單元包括電阻R1、電容C1、電阻R3、電容C3、電阻R5、電容C5、電阻R7和電容 C7,所述數(shù)據(jù)處理單元包括四路運算放大器U1，所述輸出單元包括電阻R2、電容C2、電阻R4、 電容C4、電阻R6、電容C6、電阻R8和電容C8;所述四路運算放大器U1的第一輸入正端+IN1與所述接線端子JXZ1的輸出端相連，所述接線端子JXZ1的輸出端和接地端之間分別并接有所述電阻R1和所述電容C1，所述四路運算放大器U1的輸出端0UT1串接所述電阻R2后與所述 CPU主控芯片的輸入端PA0相連，所述CPU主控芯片的輸入端PA0還通過所述電容C2接地，所述四路運算放大器U1的第一輸出端0UT1還與所述四路運算放大器U1的第一輸入負(fù)端-1N1 相連;所述四路運算放大器U1的第二輸入正端+IN2與所述接線端子JXZ2的輸出端相連，所述接線端子JXZ2的輸出端和接地端之間分別并接有所述電阻R3和所述電容C3,所述四路運算放大器U1的第二輸出端0UT2串接所述電阻R4后與所述CPU主控芯片的輸入端PA1相連，所述CPU主控芯片的輸入端PA1還通過所述電容C4接地，所述四路運算放大器U1的第二輸出端0UT2還與所述四路運算放大器U1的第二輸入負(fù)端-1N2相連;所述四路運算放大器U1的第三輸入正端+IN3與所述接線端子JXZ3的輸出端相連，所述接線端子JXZ3的輸出端和接地端之間分別并接有所述電阻R5和所述電容C5，所述四路運算放大器U1的第三輸出端0UT3串接所述電阻R6后與所述CPU主控芯片的輸入端PA2相連，所述CPU主控芯片的輸入端PA2還通過所述電容C6接地，所述四路運算放大器U1的第三輸出端0UT3還與所述四路運算放大器U1的第三輸入負(fù)端-1N3相連;所述四路運算放大器U1的第四輸入正端+IN4與所述接線端子JXZ4的輸出端相連，所述接線端子JXZ4的輸出端和接地端之間分別并接有所述電阻R7和所述電容 C7,所述四路運算放大器U1的第四輸出端0UT4串接所述電阻R8后與所述CPU主控芯片的輸入端PA3相連，所述CPU主控芯片的輸入端PA3還通過所述電容C8接地，所述四路運算放大器 U1的第四輸出端0UT4還與所述四路運算放大器U1的第四輸入負(fù)端-1N4相連;所述接線端子 JXZ1的電源端、所述接線端子JXZ2的電源端、所述接線端子JXZ3的電源端、所述接線端子 JXZ4的電源端分別與+24V電源相連，所述四路運算放大器U1的電源正極V+與+5V電源相連， 所述四路運算放大器U1的電源負(fù)極V-與-5V電源相連。
[0006]優(yōu)選地，所述四路運算放大器U1的型號為AD8624。
[0007]優(yōu)選地，所述傳感器數(shù)據(jù)采集電路包括4路數(shù)據(jù)采集電路。
[0008]優(yōu)選地，所述CPU主控芯片的型號為STM32F107VCT6。
[0009]本實用新型與現(xiàn)有技術(shù)相比具有以下有益效果:
[0010]本實用新型中的傳感器數(shù)據(jù)采集電路包括多路結(jié)構(gòu)相同的數(shù)據(jù)采集電路，所述數(shù)據(jù)采集電路包括輸入單元、濾波單元、數(shù)據(jù)處理單元和輸出單元，使多種傳感器直接連接該網(wǎng)關(guān)，所有的傳感器數(shù)據(jù)直接通過網(wǎng)關(guān)報送數(shù)據(jù)，代替常用的傳感器協(xié)議轉(zhuǎn)換器，安裝簡單，費用低，故障節(jié)點簡化可控。【附圖說明】

[0011]下面結(jié)合附圖對本實用新型做進一步詳細(xì)的說明。
[0012]圖1為本實用新型中物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的結(jié)構(gòu)示意圖；[0〇13]圖2為本實用新型的電路結(jié)構(gòu)不意圖；
[0014]圖3為本實用新型中CAN總線通訊電路的電路結(jié)構(gòu)示意圖；
[0015]圖4為本實用新型中以太網(wǎng)通訊電路的電路結(jié)構(gòu)示意圖；
[0016]圖5為本實用新型中GPRS和RS485通訊電路的電路結(jié)構(gòu)示意圖；
[0017]圖6為本實用新型中串口通訊電路的電路結(jié)構(gòu)示意圖；
[0018]圖中:101為CPU主控芯片，1011為處理電路，1012為保護電路，1013為配置電路， 1014為去耦電路，1015為地址電路，102為傳感器數(shù)據(jù)采集電路，103為開關(guān)設(shè)備控制電路， 104為多方式通訊電路，1041為GPRS和RS485通訊電路，1042為CAN總線通訊電路，1043為以太網(wǎng)通訊電路，1044為串口通訊電路，105為語音播報電路，106為電源管理電路，107為內(nèi)部測試電路，108為電源基準(zhǔn)電路，109為指示電路，1091為狀態(tài)指示燈電路，1092為數(shù)據(jù)指示燈電路，1093為報警電路，110為IP地址存儲電路?！揪唧w實施方式】
[0019]為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本實用新型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本實用新型的一部分實施例，而不是全部的實施例;基于本實用新型中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本實用新型保護的范圍。
[0020]圖1為本實用新型提供的一種物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的結(jié)構(gòu)示意圖，如圖1所示，一種物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置包括CHJ主控芯片101、傳感器數(shù)據(jù)采集電路102、開關(guān)設(shè)備控制電路103、多方式通訊電路104、語音播報電路105和電源管理電路106,所述傳感器數(shù)據(jù)采集電路102的輸出端和所述CPU主控芯片101的輸入端相連，所述開關(guān)設(shè)備控制電路103 的輸入端與所述CPU主控芯片101的輸出端相連，所述傳感器數(shù)據(jù)采集電路102包括多路數(shù)據(jù)采集電路，所述開關(guān)設(shè)備控制電路103包括多路繼電器控制電路，所述多方式通訊電路 104與所述CPU主控芯片101雙向連接，所述語音播報電路105的輸入端與所述CPU主控芯片 101的輸出端相連，所述電源管理電路106為整個物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置供電。
[0021]具體地，所述多方式通訊電路104包括:GPRS和RS485通訊電路1041、CAN總線通訊電路1042、以太網(wǎng)通訊電路1043以及串口通訊電路1044。
[0022]具體地，所述物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置還包括內(nèi)部測試電路107,所述內(nèi)部測試電路107與所述CPU主控芯片101雙向連接。
[0023]具體地，所述物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置還包括電源基準(zhǔn)電路108,所述電源基準(zhǔn)電路108的輸出端與所述CPU主控芯片101的輸入端相連。
[0024]具體地，所述物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置還包括指示電路109,所述指示電路109的輸入端與所述(PU主控芯片101的輸出端相連。[〇〇25] 具體地，所述指示電路109包括:狀態(tài)指示燈電路1091、數(shù)據(jù)指示燈電路1092和報警電路1093。
[0026]具體地，所述物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置還包括IP地址存儲電路110,所述IP地址存儲電路110與所述CHJ主控芯片101雙向連接。[〇〇27] 具體地，所述CPU主控芯片101包括:處理電路1011、保護電路1012、配置電路1013、 去耦電路1014和地址電路1015。
[0028]圖2為本實用新型中傳感器數(shù)據(jù)采集電路的電路結(jié)構(gòu)示意圖，如圖2所示，一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路，所述傳感器數(shù)據(jù)采集電路包括多路結(jié)構(gòu)相同的數(shù)據(jù)采集電路，所述數(shù)據(jù)采集電路包括輸入單元、濾波單元、數(shù)據(jù)處理單元和輸出單元，所述輸入單元的輸入端與外部傳感器的輸出端相連，所述輸入單元的輸出端與所述濾波單元的輸入端相連，所述濾波單元的輸出端與所述數(shù)據(jù)處理單元的輸入端相連，所述數(shù)據(jù)處理單元的輸出端與所述輸出單元的輸入端相連，所述輸出單元的輸出端與CPU主控芯片101的輸入端相連。
[0029]具體地，所述輸入單元包括接線端子JXZ1、接線端子JXZ2、接線端子JXZ3和接線端子JXZ4,所述濾波單元包括電阻R1、電容C1、電阻R3、電容C3、電阻R5、電容C5、電阻R7和電容 C7,所述數(shù)據(jù)處理單元包括四路運算放大器U1，所述輸出單元包括電阻R2、電容C2、電阻R4、 電容C4、電阻R6、電容C6、電阻R8和電容C8;所述四路運算放大器U1的第一輸入正端+IN1與所述接線端子JXZ1的輸出端相連，所述接線端子JXZ1的輸出端和接地端之間分別并接有所述電阻R1和所述電容C1，所述四路運算放大器U1的輸出端0UT1串接所述電阻R2后與所述CPU主控芯片101的輸入端PAO相連，所述CPU主控芯片101的輸入端PAO還通過所述電容C2接地，所述四路運算放大器U1的第一輸出端0UT1還與所述四路運算放大器U1的第一輸入負(fù)端-1N1相連;所述四路運算放大器U1的第二輸入正端+IN2與所述接線端子JXZ2的輸出端相連，所述接線端子JXZ2的輸出端和接地端之間分別并接有所述電阻R3和所述電容C3，所述四路運算放大器U1的第二輸出端0UT2串接所述電阻R4后與所述CPU主控芯片101的輸入端 PA1相連，所述CPU主控芯片101的輸入端PA1還通過所述電容C4接地，所述四路運算放大器 U1的第二輸出端0UT2還與所述四路運算放大器U1的第二輸入負(fù)端-1N2相連;所述四路運算放大器U1的第三輸入正端+IN3與所述接線端子JXZ3的輸出端相連，所述接線端子JXZ3的輸出端和接地端之間分別并接有所述電阻R5和所述電容C5,所述四路運算放大器U1的第三輸出端0UT3串接所述電阻R6后與所述CPU主控芯片101的輸入端PA2相連，所述CPU主控芯片 101的輸入端PA2還通過所述電容C6接地，所述四路運算放大器U1的第三輸出端0UT3還與所述四路運算放大器U1的第三輸入負(fù)端-1N3相連;所述四路運算放大器U1的第四輸入正端+ IN4與所述接線端子JXZ4的輸出端相連，所述接線端子JXZ4的輸出端和接地端之間分別并接有所述電阻R7和所述電容C7,所述四路運算放大器U1的第四輸出端0UT4串接所述電阻R8 后與所述CPU主控芯片101的輸入端PA3相連，所述CPU主控芯片101的輸入端PA3還通過所述電容C8接地，所述四路運算放大器U1的第四輸出端0UT4還與所述四路運算放大器U1的第四輸入負(fù)端-1N4相連;所述接線端子JXZ1的電源端、所述接線端子JXZ2的電源端、所述接線端子JXZ3的電源端、所述接線端子JXZ4的電源端分別與+24V電源相連，所述四路運算放大器 U1的電源正極V+與+5V電源相連，所述四路運算放大器U1的電源負(fù)極V-與-5V電源相連。
[0030]具體地，所述四路運算放大器U1的型號為AD8624。[0031 ]具體地，所述傳感器數(shù)據(jù)采集電路包括4路數(shù)據(jù)采集電路。[〇〇32]具體地，所述CPU主控芯片101的型號為STM32F107 VCT6。[〇〇33]具體地，所述總線收發(fā)器U4的型號為VP230。
[0034]圖3為本實用新型中CAN總線通訊電路的電路結(jié)構(gòu)示意圖，如圖3所示，所述CAN總線通訊電路1042包括總線收發(fā)器U4,所述總線收發(fā)器U4的驅(qū)動器輸入端TXD、接收器輸出端 rxd分別與cpu主控芯片1〇 1的輸出端ro1、輸入端roo相連，所述總線收發(fā)器U4的高總線輸出端CAN1_H、低總線輸出端CAN1_I^V別與接線端子JXZ5相連，所述總線收發(fā)器U4的高總線輸出端CAN1_H還與跳線帽C0N1相連，所述總線收發(fā)器U4的低總線輸出端CAN1_UI過電阻R17 與跳線帽C0N1相連，所述總線收發(fā)器U4的電源端與+3.3V電源相連，所述總線收發(fā)器U4的電源端還通過電容C15接地，所述總線收發(fā)器U4的波整形輸出端RS通過電阻R16接地。
[0035]圖4為本實用新型中以太網(wǎng)通訊電路的電路結(jié)構(gòu)示意圖，如圖4所示，所述以太網(wǎng)通訊電路1043包括以太網(wǎng)協(xié)議棧芯片U2和以太網(wǎng)變壓器U3,所述以太網(wǎng)協(xié)議棧芯片U2的正電源輸入端VCC33、正電源輸入端VCC18分別與+3.3V電源、+1.8V電源相連，所述以太網(wǎng)協(xié)議棧芯片U2的公共接地端接地，所述以太網(wǎng)協(xié)議棧芯片U2的中斷請求輸出端INT#、并口地址輸入端A0、并口片選控制輸入端PCS#、并口讀選通輸入端RD#、并口寫選通輸入端WR#分別與 CPU主控芯片101的輸入端PE7、輸出端PE6、輸出端PE5、輸出端PE4、輸出端PE3相連，所述以太網(wǎng)協(xié)議棧芯片U2的數(shù)據(jù)總線端00#、01#、02#、03#、04#、05#、06#、07#分別與所述0?1]主控芯片101的輸入輸出端?￡8、？￡9、？￡10、？￡11、？￡12、？￡13、？￡14、？￡15雙向連接，所述以太網(wǎng)協(xié)議棧芯片U2的通訊指示燈驅(qū)動輸出端ELINK、開漏輸出端RDY#分別與所述以太網(wǎng)變壓器U3的通訊指示燈驅(qū)動輸入端ELINK1、開漏輸入端RDY#1相連，所述以太網(wǎng)協(xié)議棧芯片U2的信號端RXP、RXN、TXP、TXN分別與所述以太網(wǎng)變壓器U3的負(fù)輸入端RD-、正輸入端RD+、負(fù)輸出端 TD-、正輸出端TD+相連，所述以太網(wǎng)變壓器U3的通訊指示燈驅(qū)動輸入端ELINK1與發(fā)光二極管D1的負(fù)極相連，所述發(fā)光二極管D1的正極串接電阻R13后與+3.3V電源相連，所述以太網(wǎng)變壓器U3的開漏輸入端RDY#1與發(fā)光二極管D2的負(fù)極相連，所述發(fā)光二極管D12的正極串接電阻R14后與+3.3V電源相連，所述以太網(wǎng)變壓器U3的負(fù)輸入端RD-、正輸入端RD+、負(fù)輸出端 TD-、正輸出端TD+分別通過電阻R12、電阻R11、電阻R10、電阻R9與+3.3V電源相連，+3.3V電源通過電容C9接地，所述電容C9的兩端并接有電容C1，所述以太網(wǎng)變壓器U3的電源端與+ 3.3V電源相連，所述以太網(wǎng)變壓器U3的接地端接地。
[0036]具體地，所述以太網(wǎng)協(xié)議棧芯片U2的外部復(fù)位輸出端RST通過電容C11與+3.3V電源相連，所述以太網(wǎng)協(xié)議棧芯片U2的接口配置輸入端SEL接地，所述以太網(wǎng)協(xié)議棧芯片U2的外部復(fù)位輸入端RSTI通過電容C12接地，所述以太網(wǎng)協(xié)議棧芯片U2的晶體振蕩輸入端XI通過電容C13接地，所述以太網(wǎng)協(xié)議棧芯片U2的晶體振蕩反相輸出端X0通過電容C14接地，所述以太網(wǎng)協(xié)議棧芯片U2的晶體振蕩輸入端XI和所述以太網(wǎng)協(xié)議棧芯片U2的晶體振蕩反相輸出端X0之間設(shè)有晶振XI，所述以太網(wǎng)協(xié)議棧芯片U2的輸入端RSETE通過電阻R15接地。 [〇〇37]具體地，所述以太網(wǎng)協(xié)議棧芯片U2的型號為CH395L，所述以太網(wǎng)變壓器U3的型號為HR911105A。[〇〇38]圖5為本實用新型中GPRS和RS485通訊電路的電路結(jié)構(gòu)示意圖，如圖5所示，所述GPRS和RS485通訊電路1041包括RS485收發(fā)器U5,所述RS485收發(fā)器U5的接收器輸出端R0、驅(qū)動器輸入端DI分別與所述CPU主控芯片101的輸入端TO6、輸出端TO5相連，所述RS485收發(fā)器 U5的接收使能端RE與所述CPU主控芯片101的輸出端TO7相連，所述RS485收發(fā)器U5的發(fā)送使能端DE通過電阻R18接地，所述RS485收發(fā)器U5的接收使能端RE與所述RS485收發(fā)器U5的發(fā)送使能端DE相連，所述RS485收發(fā)器U5的差分信號接收端A、差分信號發(fā)送端B分別與接線端子JXZ6相連，所述RS485收發(fā)器U5的差分信號接收端A還與跳線帽C0N2相連，所述RS485收發(fā)器U5的差分信號發(fā)送端B通過電阻R19與跳線帽C0N2相連，所述RS485收發(fā)器U5的電源端與+ 3.3V電源相連，所述RS485收發(fā)器U5的電源端通過電容C16接地，所述RS485收發(fā)器U5的接地端GND接地。[〇〇39]具體地，所述RS485收發(fā)器U5的型號為MAX485。
[0040]圖6為本實用新型中串口通訊電路的電路結(jié)構(gòu)示意圖，如圖6所示，所述串口通訊電路1044包括電平轉(zhuǎn)換芯片U6和插頭DB9,所述電平轉(zhuǎn)換芯片U6的第一輸入端T2IN與所述 CHJ主控芯片101的輸出端PA9相連，所述電平轉(zhuǎn)換芯片U6的第一輸出端T20UT與所述插頭 DB9相連，所述電平轉(zhuǎn)換芯片U6的第二輸出端R20UT與所述CPU主控芯片101的輸入端PA10相連，所述電平轉(zhuǎn)換芯片U6的第二輸入端R2IN與所述插頭DB9相連，所述插頭DB9的接地端接地，所述電平轉(zhuǎn)換芯片U6的第一電容正端C1+通過電容C17與所述電平轉(zhuǎn)換芯片U6的第一電容負(fù)端C1-相連，所述電平轉(zhuǎn)換芯片U6的第二電容正端C2+通過電容C20與所述電平轉(zhuǎn)換芯片U6的第二電容負(fù)端C2-相連，所述電平轉(zhuǎn)換芯片U6的供電輸出正端V+通過電容C18接地， 所述電平轉(zhuǎn)換芯片U6的電源端VCC通過電容C19接地，所述電平轉(zhuǎn)換芯片U6的電源端VCC與+ 3.3V電源相連，所述電平轉(zhuǎn)換芯片U6的供電輸出負(fù)端V-通過電容C21接地，所述電平轉(zhuǎn)換芯片U6的接地端GND接地。[0041 ] 具體地，所述電平轉(zhuǎn)換芯片U6的型號為MAX232。
[0042]根據(jù)實際需要，本發(fā)明可以定制任意路數(shù)的數(shù)據(jù)采集和設(shè)備開關(guān)控制，可為8路數(shù)據(jù)采集和8路設(shè)備開關(guān)控制，也可為16路數(shù)據(jù)采集和16路設(shè)備開關(guān)控制。
[0043]本實用新型提供的物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置，使多種傳感器直接連接該網(wǎng)關(guān)裝置，所有的傳感器數(shù)據(jù)直接通過網(wǎng)關(guān)報送數(shù)據(jù)，代替常用的傳感器協(xié)議轉(zhuǎn)換器，安裝簡單， 費用低，故障節(jié)點簡化可控，同時該網(wǎng)關(guān)裝置還具有其他功能:1、可以通過CAN總線接口、以太網(wǎng)接口、RS232接口、RS485接口進行數(shù)據(jù)傳輸;2、可以通過CAN總線接口串聯(lián)同類型設(shè)備， 進行大范圍、遠距離(最遠10KM)組網(wǎng)；3、可以通過以太網(wǎng)接口進行星形連接組網(wǎng)；4、可以通過RS485接口擴展3G/4G/GPRS模塊進行無線傳輸數(shù)據(jù);6、數(shù)據(jù)中心可以通過軟件自動或手動對現(xiàn)場設(shè)備開關(guān)進行控制;7、可以對網(wǎng)關(guān)進行設(shè)置或二次編程直接現(xiàn)場設(shè)備開關(guān)進行自動/手動控制;8、在網(wǎng)關(guān)上安裝語音模塊，可進行現(xiàn)場語音播報;9、網(wǎng)關(guān)設(shè)備軟件使用WEB嵌入式軟件，易于配置，界面優(yōu)好，易于工程施工人員操作；10、網(wǎng)關(guān)具有數(shù)據(jù)傳輸加密和數(shù)據(jù)校驗功能，以保護數(shù)據(jù)安全和降低數(shù)據(jù)誤碼率；11、可以根據(jù)以上技術(shù)開發(fā)出多種可實用設(shè)備。
[0044]最后應(yīng)說明的是:以上各實施例僅用以說明本實用新型的技術(shù)方案，而非對其限制;盡管參照前述各實施例對本實用新型進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新型各實施例技術(shù)方案的范圍。
【主權(quán)項】
1.一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路，其特征在于:所述傳感 器數(shù)據(jù)采集電路包括多路結(jié)構(gòu)相同的數(shù)據(jù)采集電路，所述數(shù)據(jù)采集電路包括輸入單元、濾 波單元、數(shù)據(jù)處理單元和輸出單元，所述輸入單元的輸入端與外部傳感器的輸出端相連，所 述輸入單元的輸出端與所述濾波單元的輸入端相連，所述濾波單元的輸出端與所述數(shù)據(jù)處 理單元的輸入端相連，所述數(shù)據(jù)處理單元的輸出端與所述輸出單元的輸入端相連，所述輸 出單元的輸出端與CPU主控芯片(101)的輸入端相連。2.根據(jù)權(quán)利要求1所述的一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路， 其特征在于:所述輸入單元包括接線端子JXZ1、接線端子JXZ2、接線端子JXZ3和接線端子 了父24，所述濾波單元包括電阻1?1、電容(:1、電阻1?3、電容03、電阻1?5、電容05、電阻1?7和電容 C7,所述數(shù)據(jù)處理單元包括四路運算放大器U1，所述輸出單元包括電阻R2、電容C2、電阻R4、 電容C4、電阻R6、電容C6、電阻R8和電容C8;所述四路運算放大器U1的第一輸入正端+IN1與所述接線端子JXZ1的輸出端相連，所述 接線端子JXZ1的輸出端和接地端之間分別并接有所述電阻R1和所述電容C1，所述四路運算 放大器U1的輸出端OUT 1串接所述電阻R2后與所述CPU主控芯片(101)的輸入端PA0相連，所 述CPU主控芯片(101)的輸入端PA0還通過所述電容C2接地，所述四路運算放大器U1的第一 輸出端0UT1還與所述四路運算放大器U1的第一輸入負(fù)端-1N1相連;所述四路運算放大器U1 的第二輸入正端+IN2與所述接線端子JXZ2的輸出端相連，所述接線端子JXZ2的輸出端和接 地端之間分別并接有所述電阻R3和所述電容C3,所述四路運算放大器U1的第二輸出端0UT2 串接所述電阻R4后與所述CPU主控芯片(101)的輸入端PA1相連，所述CPU主控芯片(101)的 輸入端PA1還通過所述電容C4接地，所述四路運算放大器U1的第二輸出端0UT2還與所述四 路運算放大器U1的第二輸入負(fù)端-1N2相連;所述四路運算放大器U1的第三輸入正端+IN3與 所述接線端子JXZ3的輸出端相連，所述接線端子JXZ3的輸出端和接地端之間分別并接有所 述電阻R5和所述電容C5,所述四路運算放大器U1的第三輸出端0UT3串接所述電阻R6后與所 述CPU主控芯片(101)的輸入端PA2相連，所述CPU主控芯片(101)的輸入端PA2還通過所述電 容C6接地，所述四路運算放大器U1的第三輸出端0UT3還與所述四路運算放大器U1的第三輸 入負(fù)端-1N3相連;所述四路運算放大器U1的第四輸入正端+IN4與所述接線端子JXZ4的輸出 端相連，所述接線端子JXZ4的輸出端和接地端之間分別并接有所述電阻R7和所述電容C7， 所述四路運算放大器U1的第四輸出端0UT4串接所述電阻R8后與所述CPU主控芯片(101)的 輸入端PA3相連，所述CPU主控芯片(101)的輸入端PA3還通過所述電容C8接地，所述四路運 算放大器U1的第四輸出端0UT4還與所述四路運算放大器U1的第四輸入負(fù)端-1N4相連;所述 接線端子JXZ1的電源端、所述接線端子JXZ2的電源端、所述接線端子JXZ3的電源端、所述接 線端子JXZ4的電源端分別與+24V電源相連，所述四路運算放大器U1的電源正極V+與+5V電 源相連，所述四路運算放大器U1的電源負(fù)極V-與-5V電源相連。3.根據(jù)權(quán)利要求2所述的一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路， 其特征在于:所述四路運算放大器U1的型號為AD8624。4.根據(jù)權(quán)利要求1所述的一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路， 其特征在于:所述傳感器數(shù)據(jù)采集電路包括4路數(shù)據(jù)采集電路。5.根據(jù)權(quán)利要求1所述的一種用于物聯(lián)網(wǎng)智能終端網(wǎng)關(guān)裝置的傳感器數(shù)據(jù)采集電路， 其特征在于:所述CPU主控芯片(101)的型號為STM32F107VCT6。
【文檔編號】G05B19/042GK205721221SQ201620379766
【公開日】2016年11月23日
【申請日】2016年4月29日
【發(fā)明人】韓文智, 光育芳, 呂寶鵬, 張治家, 楊冬生, 呂小波, 崔洋, 王金國, 侯雨芹
【申請人】韓文智