專利名稱：電壓調(diào)節(jié)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電壓調(diào)節(jié)器，更具體地說，涉及其中的折回式(fold-back type)過流限制電路。
背景技術(shù)：
圖3所示的電路是公知的常規(guī)電壓調(diào)節(jié)器，它包括折回式過流限制電路(例如，參見JP 07-074976 B(圖1))。
該電壓調(diào)節(jié)部分包括參考電壓源100、誤差放大器101、P溝道增強(qiáng)型MOS激勵晶體管102以及由電阻106和107構(gòu)成的分壓電路。誤差放大器101將反饋電壓與參考電壓相比較并調(diào)節(jié)P溝道增強(qiáng)型MOS激勵晶體管102的柵極電壓，以便兩個電壓相同。
折回式過流限制電路由P溝道增強(qiáng)型MOS激勵晶體管102、與P溝道增強(qiáng)型MOS激勵晶體管102共柵極和源極的P溝道增強(qiáng)型MOS檢測晶體管(sense transistor)103、電阻108、N溝道增強(qiáng)型MOS晶體管105、電阻109和P溝道增強(qiáng)型MOS晶體管104構(gòu)成。電阻108的一端與P溝道增強(qiáng)型MOS檢測晶體管103的漏極相連，而其另一端與輸出電壓端201相連。N溝道增強(qiáng)型MOS晶體管105的柵極與P溝道增強(qiáng)型MOS檢測晶體管103的漏極相連，其源極與輸出電壓端201相連，且其背面柵極接地。電阻109的一端與N溝道增強(qiáng)型MOS晶體管105的漏極相連，其另一端與電源端相連。P溝道增強(qiáng)型MOS晶體管104的柵極與N溝道增強(qiáng)型MOS晶體管105的漏極相連，其源極與所述電源端相連，而其漏極與誤差放大器101的輸出電壓端、P溝道增強(qiáng)型MOS檢測晶體管103的柵極以及P溝道增強(qiáng)型MOS激勵晶體管102的柵極相連。
當(dāng)常規(guī)折回式過流限制電路中的輸入電源電壓和輸出電壓小時，即當(dāng)輸入和輸出電壓之差小時，則折回式過流限制電路就不起作用。因此，輸出電壓不會低于使P溝道增強(qiáng)型MOS激勵晶體管102不可能提供輸出電流的電平，因此輸出電壓和輸出電流之間的關(guān)系趨于變成如圖4所示的關(guān)系。
為了使這種情況變好，設(shè)計了包括常規(guī)的折回式過流限制電路以及下降式(drooping type)過流限制電路的電壓調(diào)節(jié)器。圖5顯示這種電壓調(diào)節(jié)器的一個示例。在圖5中，下降式過流限制電路由P溝道增強(qiáng)型MOS激勵晶體管102、與P溝道增強(qiáng)型MOS激勵晶體管102共柵極和源極的P溝道增強(qiáng)型MOS檢測晶體管110、電阻111、N溝道增強(qiáng)型MOS晶體管112、電阻113和P溝道增強(qiáng)型MOS晶體管114構(gòu)成。電阻111的一端與P溝道增強(qiáng)型MOS檢測晶體管110的漏極相連，而其另一端與接地。N溝道增強(qiáng)型MOS晶體管112的柵極與P溝道增強(qiáng)型MOS檢測晶體管110的漏極相連，其源極接地。電阻113的一端與N溝道增強(qiáng)型MOS晶體管112的漏極相連，其另一端與輸入電源端相連。P溝道增強(qiáng)型MOS晶體管114的柵極與N溝道增強(qiáng)型MOS晶體管112的漏極相連，其源極與所述輸入電源端相連，而其漏極與誤差放大器101的輸出電壓端、P溝道增強(qiáng)型MOS檢測晶體管110的柵極以及P溝道增強(qiáng)型MOS激勵晶體管102的柵極相連。
即使在圖5所示的電路中的輸入電源電壓和輸出電壓小的情況下，即，即使在輸入和輸出電壓之差小的情況下，當(dāng)輸出電流變得較大時，下降式過流限制電路首先發(fā)揮作用以限制過電流，從而降低輸出電壓。因此，輸入電源電壓和輸出電壓之間的差變得較大。折回式過流限制電路就這樣發(fā)揮作用，其效果是，輸出電壓和輸出電流之間的關(guān)系變成如圖6所示的關(guān)系。
如上所述，根據(jù)圖3所示的包括折回式過流限制電路的常規(guī)電壓調(diào)節(jié)器，當(dāng)輸入電源電壓和輸出電壓小時，即，當(dāng)輸入和輸出電壓之差小時，則折回式過流限制電路不起作用。因此，輸出電壓不會下降到P溝道增強(qiáng)型激勵晶體管102不能提供輸出電流的水平，結(jié)果輸出電壓和輸出電流之間的關(guān)系趨于變成如圖4所示的關(guān)系。
另一方面，作為解決這種問題的一種電路，給出如圖5所示的包括折回式過流限制電路和下降式過流限制電路的電壓調(diào)節(jié)器。然而，因為電壓調(diào)節(jié)器包括折回式過流限制電路和下降式過流限制電路，故存在電路規(guī)模增加的缺點。

發(fā)明內(nèi)容
為了解決上述問題，根據(jù)本發(fā)明，采用簡單電路實現(xiàn)了一種折回式過流限制電路，它甚至在輸入和輸出電壓之差小時起作用。
根據(jù)本發(fā)明，提供一種電壓調(diào)節(jié)器，它包括參考電壓源，用于輸出參考電壓；分壓電路，用于對輸出電壓分壓；反饋電壓端，通過對輸出電壓分壓而獲得的電壓輸出到該端；誤差放大器，參考電壓和反饋電壓端電壓輸入到該誤差放大器；第一導(dǎo)電型的第一晶體管，它串聯(lián)在分壓電路和輸入電源端之間；以及過流限制電路，用于響應(yīng)誤差放大器的輸出而輸出用于控制第一晶體管的信號，其中，所述過流限制電路包括第一導(dǎo)電型的第二晶體管，它連接在輸入電源端和誤差放大器之間；第一電阻，它連接在輸入電源端和控制第二晶體管的信號的輸入端之間；第二導(dǎo)電型的第三晶體管，它連接在控制第二晶體管的信號的輸入端和地電位端之間；第二電阻，它連接在控制第三晶體管的信號的輸入端和地電位端之間；第一導(dǎo)電型的第四晶體管，它連接在輸入電源端和第二電阻之間，誤差放大器的輸出輸入到第四晶體管的控制端；以及具有第一輸入端和第二輸入端的差分對，它連接在第四晶體管和第二電阻之間，差分對的第一輸入端與反饋電壓端相連，且差分對的第二輸入端與參考電壓源的輸出端相連。
此外，根據(jù)本發(fā)明的電壓調(diào)節(jié)器，差分對包括第一導(dǎo)電型的第五晶體管，它具有第一輸入端；以及第一導(dǎo)電型的第六晶體管，它具有第二輸入端，第五晶體管，它連接在第二電阻和第四晶體管之間，以及第六晶體管，它連接在地電位端和第四晶體管之間。
再者，根據(jù)本發(fā)明，提供一種電壓調(diào)節(jié)器，它包括參考電壓源，用于輸出參考電壓；分壓電路，用于對輸出電壓分壓；反饋電壓端，通過對輸出電壓分壓而獲得的電壓輸出到該端；誤差放大器，參考電壓和反饋電壓端的電壓輸入到該誤差放大器；第一導(dǎo)電型的第一晶體管，它串聯(lián)在分壓電路和輸入電源端之間；以及過流限制電路，用于響應(yīng)誤差放大器的輸出而輸出用于控制第一晶體管的信號，其中過流限制電路包括差分對，差分對用于響應(yīng)輸入到誤差放大器的信號而輸出用于控制第一晶體管的信號。


附圖中圖1是根據(jù)本發(fā)明的包括折回式過流限制電路的電壓調(diào)節(jié)器的電路圖；圖2顯示根據(jù)本發(fā)明的包括折回式過流限制電路的電壓調(diào)節(jié)器中的輸出電壓和輸出電流之間的關(guān)系；圖3是包括折回式過流限制電路的常規(guī)電壓調(diào)節(jié)器的電路圖；圖4顯示包括折回式過流限制電路的常規(guī)電壓調(diào)節(jié)器中的輸出電壓和輸出電流之間的關(guān)系；圖5是包括折回式過流限制電路和下降式過流限制電路的常規(guī)電壓調(diào)節(jié)器的電路圖；以及圖6顯示包括折回式過流限制電路和下降式過流限制電路的常規(guī)電壓調(diào)節(jié)器中的輸出電壓和輸出電流之間的關(guān)系。
具體實施例方式
根據(jù)本發(fā)明，將差分對添加到常規(guī)的下降式過流限制電路中，它甚至在輸入電源電壓和輸出電壓小時，即甚至當(dāng)輸入和輸出電壓之差小時起作用。此外，將由電阻對輸出電壓分壓而獲得的反饋電壓施加到差分對其中之一。這樣就構(gòu)造出這樣的折回式過流限制電路它甚至在輸入電源電壓和輸出電壓小時，即甚至當(dāng)輸入和輸出電壓之差小時起作用。
隨后，將參照附圖描述本發(fā)明的實施例。
圖1顯示根據(jù)本發(fā)明的包括折回式過流限制電路的電壓調(diào)節(jié)器。如下方式構(gòu)造的過流限制電路用于檢測流進(jìn)P溝道增強(qiáng)型MOS激勵晶體管102的電流。過流限制電路具有與P溝道增強(qiáng)型MOS激勵晶體管102共柵極和源極的P溝道增強(qiáng)型MOS檢測晶體管110；構(gòu)成差分對的P溝道增強(qiáng)型MOS晶體管115和116，它們各自的源極分別與P溝道增強(qiáng)型MOS檢測晶體管110的漏極相連；電阻111，其一端與P溝道增強(qiáng)型MOS晶體管115的漏極相連，而其另一端接地；N溝道增強(qiáng)型MOS晶體管112，其柵極與P溝道增強(qiáng)型MOS晶體管115的漏極相連，而其源極接地；電阻113，其一端與N溝道增強(qiáng)型MOS晶體管112的漏極相連，而其另一端與輸入電源端相連；以及P溝道增強(qiáng)型MOS晶體管114，其柵極與N溝道增強(qiáng)型MOS晶體管112的漏極相連，其源極與輸入電源端相連，其漏極與誤差放大器101的輸出電壓端、P溝道增強(qiáng)型MOS檢測晶體管110的柵極以及P溝道增強(qiáng)型MOS激勵晶體管102的柵極相連。采用這種結(jié)構(gòu)檢測流入P溝道增強(qiáng)型MOS激勵晶體管102的電流。
P溝道增強(qiáng)型MOS晶體管115的柵極與反饋電壓端相連。P溝道增強(qiáng)型MOS晶體管116的柵極與參考電壓端相連，而其漏極則接地。
當(dāng)流入P溝道增強(qiáng)型MOS晶體管115和電阻111的電流變得較大，以致N溝道增強(qiáng)型MOS晶體管112導(dǎo)通，電流就流入N溝道增強(qiáng)型MOS晶體管112，使得電阻113兩端的電壓差增加，致使P溝道增強(qiáng)型MOS晶體管114導(dǎo)通。因此，P溝道增強(qiáng)型MOS激勵晶體管102的柵極電壓增加，從而限制供給P溝道增強(qiáng)型MOS激勵晶體管102的電流。因此，通過這種機(jī)制執(zhí)行過流限制操作。
當(dāng)輸出規(guī)定的輸出電壓時，反饋電壓等于參考電壓，以致P溝道增強(qiáng)型MOS晶體管115的柵極電壓等于P溝道增強(qiáng)型MOS晶體管116的柵極電壓。因為P溝道增強(qiáng)型MOS晶體管115和116共源極，故流入P溝道增強(qiáng)型MOS晶體管115和116的電流彼此相等，每個電流值為流入P溝道增強(qiáng)型MOS檢測晶體管110的電流的一半。因此，當(dāng)與輸出電流成比例的流入P溝道增強(qiáng)型MOS檢測晶體管110的電流的一半達(dá)到使N溝道增強(qiáng)型MOS晶體管112導(dǎo)通的水平時，執(zhí)行過流限制操作。
當(dāng)輸出電流低于規(guī)定值時，由電阻對輸出電壓分壓而獲得的反饋電壓隨輸出電壓下降而下降。于是，P溝道增強(qiáng)型MOS晶體管115的柵極電壓與P溝道增強(qiáng)型MOS晶體管116的柵極電壓之差變得較大。因此，流入P溝道增強(qiáng)型MOS晶體管115的電流對流入P溝道增強(qiáng)型MOS檢測晶體管110電流的比率增加。
相反，隨著輸出電壓下降，可相應(yīng)使流入P溝道增強(qiáng)型MOS檢測晶體管110的電流量(需要它是為了使預(yù)定電流量流入P溝道增強(qiáng)型MOS晶體管115)變得較小。
當(dāng)N溝道增強(qiáng)型MOS晶體管112導(dǎo)通時執(zhí)行過流限制操作。因此，不管輸出電流和輸出電壓為何值，讓使N溝道增強(qiáng)型MOS晶體管112導(dǎo)通所必需的流入電阻111和P溝道增強(qiáng)型MOS晶體管115的電流保持恒定。
然而，如上所述，隨著輸出電壓降低，可使流入P溝道增強(qiáng)型MOS檢測晶體管110的電流(需要它是為了使預(yù)定電流量流入P溝道增強(qiáng)型MOS晶體管115)變得較小。此外，流入P溝道增強(qiáng)型MOS檢測晶體管110的電流與輸出電流成比例。考慮到這些關(guān)系，可以說作為過流限制控制對象的輸出電流隨輸出電壓下降而下降。也即，輸出電壓和輸出電流之間的關(guān)系表現(xiàn)為如圖2所述的折回式。
在圖1所示的實施例的電路中，不存在這樣的情形當(dāng)輸入電源電壓和輸出電壓小時，即在圖3所示常規(guī)折回式過流限制電路情況下當(dāng)輸入和輸出電壓之差小時，折回式過流限制電路不起作用的情形。因此，沒有必要在圖5所示情形中提供下降式過流限制電路。其結(jié)果是，所述實施例的電路的特點之一是整個電路得到了簡化。
根據(jù)本發(fā)明，將差分對添加到常規(guī)的下降式過流限制電路中，它甚至在輸入電源電壓和輸出電壓小時，即甚至當(dāng)輸入和輸出電壓之差小時起作用。此外，將由電阻對輸出電壓分壓而獲得的反饋電壓施加到差分對其中之一。這樣就構(gòu)造出這樣的折回式過流限制電路它甚至在輸入電源電壓和輸出電壓小時，即甚至當(dāng)輸入和輸出電壓之差小時起作用。因此，不必與常規(guī)情形一樣，無需同時提供折回式過流限制電路和下降式過流限制電路，從而可以簡化電路結(jié)構(gòu)。
權(quán)利要求
1.一種電壓調(diào)節(jié)器，它包括參考電壓源，用于輸出參考電壓；分壓電路，用于對輸出電壓分壓；反饋電壓端，通過對所述輸出電壓分壓而獲得的電壓輸出到該端；誤差放大器，所述參考電壓和所述反饋電壓端的電壓輸入到該誤差放大器；第一導(dǎo)電型的第一晶體管，它串聯(lián)在所述分壓電路和輸入電源端之間；以及過流限制電路，用于響應(yīng)所述誤差放大器的輸出而輸出用于控制所述第一晶體管的信號，其中，所述過流限制電路包括所述第一導(dǎo)電型的第二晶體管，它連接在所述輸入電源端和所述誤差放大器之間；第一電阻，它連接在所述輸入電源端和控制所述第二晶體管的信號的輸入端之間；第二導(dǎo)電型的第三晶體管，它連接在控制所述第二晶體管的所述信號的所述輸入端和地電位端之間；第二電阻，它連接在控制所述第三晶體管的信號的輸入端和所述地電位端之間；所述第一導(dǎo)電型的第四晶體管，它連接在所述輸入電源端和所述第二電阻之間，所述誤差放大器的輸出輸入到所述第四晶體管的控制端；以及具有第一輸入端和第二輸入端的差分對，它連接在所述第四晶體管和所述第二晶體管之間，所述差分對的第一輸入端與所述反饋電壓端相連，且所述差分對的第二輸入端與所述參考電壓源的輸出端相連。
2.如權(quán)利要求1所述的電壓調(diào)節(jié)器，其特征在于所述差分對包括所述第一導(dǎo)電型的第五晶體管，它具有所述第一輸入端；以及所述第一導(dǎo)電型的第六晶體管，它具有所述第二輸入端，所述第五晶體管連接在所述第二電阻和所述第四晶體管之間，以及第六晶體管，它連接在所述地電位端和所述第四晶體管之間。
3.一種電壓調(diào)節(jié)器，它包括參考電壓源，用于輸出參考電壓；分壓電路，用于對輸出電壓分壓；反饋電壓端，通過對所述輸出電壓分壓而獲得的電壓輸出到該端；誤差放大器，參考電壓和反饋電壓端的電壓輸入到該誤差放大器；第一導(dǎo)電型的第一晶體管，它串聯(lián)在所述分壓電路和輸入電源端之間；以及過流限制電路，用于響應(yīng)所述誤差放大器的輸出而輸出用于控制所述第一晶體管的信號，其中所述過流限制電路包括差分對，所述差分對用于響應(yīng)輸入到所述誤差放大器的信號而輸出用于控制所述第一晶體管的信號。
全文摘要
提供一種電壓調(diào)節(jié)器，它甚至在輸入電源電壓和輸出電壓很小時，即輸入和輸出電壓之差很小時工作。該電壓調(diào)節(jié)器包括參考電壓源，用于輸出參考電壓；分壓電路，用于對輸出電壓分壓；反饋電壓端，它是通過對輸出電壓分壓而得到的電壓的輸出端；誤差放大器，參考電壓和反饋電壓端的電壓都輸入到該放大器；屬于第一導(dǎo)電型的第一晶體管，它串聯(lián)在分壓電路和輸入電源端之間；以及過流限制電路，用于響應(yīng)誤差放大器的輸出，輸出用于控制第一晶體管的信號，在所述電壓調(diào)節(jié)器中，過流限制電路包括差分對，它用于響應(yīng)輸入到誤差放大器的信號而輸出用于控制第一晶體管的信號。
文檔編號G05F1/10GK1497405SQ03159700
公開日2004年5月19日 申請日期2003年9月25日 優(yōu)先權(quán)日2002年9月25日
發(fā)明者福井厚夫 申請人:精工電子有限公司