一種過零檢測電路的制作方法
【專利摘要】本發(fā)明屬于模擬集成電路技術領域，具體的說涉及一種高壓過零檢測電路。本發(fā)明的電路與傳統(tǒng)的電路相比，采用兩個耗盡型高壓NMOS管，其余全部為普通管，不僅實現(xiàn)了高壓交流電的過零點檢測。而且因為其結構簡單且易于集成，大大節(jié)省了面積與成本。
【專利說明】
一種過零檢測電路
技術領域
[0001]本發(fā)明屬于模擬集成電路技術領域，具體的說涉及一種高壓過零檢測電路。
【背景技術】
[0002]傳統(tǒng)無源二極管橋式整流器在是一種將交流轉換為直流最廣泛應用的電路結構，且其能適用于大多數(shù)場合，但是在大功率應用中，無源二極管橋式整流器會消耗很高的功率，使得其輸入工作電壓不能太高。而且為了增強無源二極管橋式整流器的散熱能力，必須布設龐大的散熱器，且需要單獨的電路板裝配這些散熱器，導致成本居高不下。目前采用低損耗MOSFET替換全橋波式整流器中的二極管，以降低功率并提高工作電壓。但是這種MOSFET橋式整流器在高壓下器件易擊穿，無法對高壓交流電完成過零點檢測。所以本發(fā)明提出一種新型高壓過零檢測電路。

【發(fā)明內容】

[0003]本發(fā)明的目的，是為了解決傳統(tǒng)過零檢測電路不能承受高壓的缺點，提出了一種新型高壓過零檢測電路。
[0004]本發(fā)明的技術方案為:一種過零檢測電路，包括比較器電路、邏輯輸出電路和反饋回路;所述比較器由第一二極管D1、第二二極管D2、第一 NMOS管N1、第二 NMOS管N2、第一 PMOS管P1、第二 PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6構成;其中，第一二極管Dl的正極接外部交流輸入信號，其負極通過第一電阻Rl后接第一 NMOS管NI的漏極;第一 NMOS管NI的源極連接第一 PMOS管Pl的柵極與第三電阻R3的一端和第六電阻R6的一端;第二二極管D2的正極接外部交流輸入信號，其負極通過第二電阻R2后接第二 NMOS管N2的漏極，第二 NMOS管N2的源極連接第二 PMOS管P2的柵極與第四電阻R4的一端和第五電阻R5的一端;第一PMOS管Pl的漏極接第五電阻R5的另一端，第二 PMOS管P2的漏極接第六電阻R6的另一端;第一 NMOS管NI的柵極、第二 NMOS管N2的柵極、第三電阻R3的另一端和第四電阻R4的另一端均接地；
[0005]所述邏輯輸出電路由兩部分構成，第一部分由第一NPN管Ql、第九電阻R9、第^電阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4組成；第二部分由第二 NPN管Q2、第十電阻R10、第十二電阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8組成;其中，第一 PMOS管Pl的源極與第一 NPN管Ql的基極、第九電阻R9的一端以及第三NMOS管N3的漏極連接;第二 PMOS管P2的源極與第二 NPN管Q2的基極、第十電阻RlO的一端以及第四NMOS管N4的漏極連接;第一 NPN管NI的發(fā)射極與第九電阻R9的另一端連接，第一 NPN管NI的集電極與第^^一電阻Rll的一端，與第一反相器INVl的正極，與第三反相器INV3的正極連接;第一反相器INVl的負極與第二反相器INV2的正極連接，第i^一電阻Rl I的另一端接電源，第二反相器INV2的負極為輸出端口 ；第二NPN管N2的發(fā)射極與第十電阻RlO的另一端連接，第二 NPN管N2的集電極與第十二電阻R12的一端，與第五反相器INV5的正極，與第七反相器INV7的正極連接；第五反相器INV5的負極與第六反相器INV6的正極連接，第十二電阻Rl 2的另一端接電源，第六反相器INV6的負極為輸出端口；
[0006]所述反饋回路由兩部分構成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七電阻R7構成;第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八電阻R8構成;其中，第三反相器INV3的負極接第四反相器INV4的正極，第四反相器INV4的負極接第三匪OS管N3的柵極，第三NMOS管N3的源極接第七電阻R7的一端，第七電阻R7的另一端接地;其中第七反相器INV7的負極接第八反相器INV8的正極，第八反相器INV8的負極接第四NMOS管N4的柵極，第四匪OS管N4的源極接第八電阻R8的一端，第八電阻R8的另一端接地。
[0007]本發(fā)明的有益效果為，使用兩個耗盡型晶體管，其余為普通MOS管，不僅實現(xiàn)了高壓交流電的過零點檢測。而且因為其結構簡單且易于集成，大大節(jié)省了面積與成本。
【附圖說明】
[0008]圖1為本發(fā)明提出的過零檢測電路結構一種具體實現(xiàn)示意圖；
[0009]圖2為本發(fā)明提出的過零檢測電路的仿真結果示意圖。
【具體實施方式】
[0010]下面結合附圖，詳細描述本發(fā)明的技術方案:
[0011]圖1為本發(fā)明的過零檢測電路，包括比較器電路，邏輯輸出電路，反饋回路，比較器電路接外部交流信號輸入，比較器輸出端接到邏輯輸出電路，輸出電路的輸出通過反饋電路反饋回比較器電路。
[0012]如圖1所示，本發(fā)明的一種過零檢測電路，包括比較器電路，邏輯輸出電路、反饋回路構成；
[0013]如圖1所示，所述比較器由第一二極管Dl、第二二極管D2、第一匪OS管N1、第二 NMOS管N2、第一 PMOS管Pl、第二 PMOS管P2、第一電阻Rl、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6構成，其中第一二極管的正極接外部交流輸入信號，其負極接第一電阻Rl的一端，Rl的另一端接第一WOS管NI的漏極，第一匪OS管NI的源極連接第一 PMOS管Pl的柵極與第三電阻R3的一端與第六電阻R6的一端；第二二極管的正極接外部交流輸入信號，其負極接第二電阻R2的一端，R2的另一端接第二 NMOS管N2的漏極，第二 NMOS管N2的源極連接第二 PMOS管P2的柵極與第四電阻R4的一端與第五電阻R5的一端;第一 PMOS管Pl的漏極接第五電阻R5的另一端，第二 PMOS管P2的漏極接第六電阻R6的另一端;第一 NMOS管NI的柵極第二 NMOS管N2的柵極、第三電阻R3的另一端與第四電阻R4的另一端接地;第一 PMOS管Pl的源極與邏輯輸出電路的第一 NPN管Ql的基極，與第九電阻R9的一端，與第三NMOS管N3的漏極連接;第二 PMOS管P2的源極與邏輯輸出電路的第二 NPN管Q2的基極，與第十電阻RlO的一端，與第四NMOS管N4的漏極連接；
[0014]所述邏輯輸出電路由兩部分構成，第一部分由第一NPN管Ql、第九電阻R9、第^電阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4組成。第二部分由第二 NPN管Q2、第十電阻R10、第十二電阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8組成。其中第一 NPN管NI的發(fā)射極與第九電阻R9的另一端連接，第一 NPN管NI的集電極與第i^一電阻Rl I的一端，與第一反相器INVl的正極，與第三反相器INV3的正極連接;第一反相器INVl的負極與第二反相器INV2的正極連接，第^^一電阻Rll的另一端接電源，第二反相器INV2的負極為輸出端口 ；第二NPN管N2的發(fā)射極與第十電阻RlO的另一端連接，第二 NPN管N2的集電極與第十二電阻R12的一端，與第五反相器INV5的正極，與第七反相器INV7的正極連接;第五反相器INV5的負極與第六反相器INV6的正極連接，第十二電阻R12的另一端接電源，第六反相器INV6的負極為輸出端口；
[0015]所述反饋回路由兩部分構成，第一部分由第三反相器INV3、第四反相器INV4、第三NMOS管N3、第七電阻R7構成;第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八電阻R8構成；其中第三反相器INV3的負極接第四反相器INV4的正極，第四反相器INV4的負極接第三匪OS管N3的柵極，第三NMOS管N3的源極接第七電阻R7的一端，第七電阻R7的另一端接地;其中第七反相器INV7的負極接第八反相器INV8的正極，第八反相器INV8的負極接第四NMOS管N4的柵極，第四匪OS管N4的源極接第八電阻R8的一端，第八電阻R8的另一端接地；
[0016]本發(fā)明的工作原理是:
[0017]AC+與AC-為交流電壓的兩個輸入端，假設AC+-AC-為一正弦波交流電壓。其中NI，N2為耗盡型高壓NMOS管，Dl，D2阻斷電流流入輸入端口。當AC+-AC-輸入正半周此時NI管開啟有源漏電流流過，所以Pl管關段。由于無電流流過N2管，所以P2管開啟，于是形成從NI管通過電阻R6，通過P2管，通過電阻RlO的電流通路，所以電阻RlO兩端形成電壓降，當該壓降高于NPN管Q2的基極發(fā)射極開啟電壓時，Q2管導通，Q2的集電極電位被拉低，當集電極電位低于反相器INV5的翻轉電壓時，INV5輸出高電平，經INV6整形后輸出到VGA2為低電平信號。同時，Q2集電極的低電位通過反相器INV7，INV8使得N4管柵極為低電位，N4管關斷。此時，因為沒有電流流過R9，使得NPN管Ql關斷，反相器INVl的輸入通過電阻Rll連接到電源電壓，所以輸出到VGAl為高電平，高電位通過反相器INV3，INV4連接到N3管的柵極，使得N3管導通，使得Ql的基極連接到地，實現(xiàn)了加速翻轉的效果同時有一定抗干擾的能力。
[0018]當負半周，工作狀態(tài)與上述工作情況相反，形成從N2管通過電阻R5，通過Pl管，通過電阻R9的電流通路.VGAl輸出為低電平，VGA2輸出為高電平。同時反饋回路加速翻轉且有一定的抗干擾能力。
[0019]圖2為本發(fā)明提出的過零檢測電路的仿真結果示意圖?？梢钥吹捷斎霝榉禐?00V的正弦交流電壓，VDD為15V直流電壓。當AC+-AC-位于正半周時，輸出VGAl為高電平，VGA2為低電平；當AC+-AC-位于正半周時，輸出正好相反。
[0020]綜上可以看出，本發(fā)明所提出的高壓過零檢測電路的技術優(yōu)點:電路原理簡單，采用兩個耗盡型高壓NMOS管，其余全部為普通管。不僅實現(xiàn)了高壓交流電的過零點檢測。而且因為其結構簡單且易于集成，大大節(jié)省了面積與成本。
【主權項】
1.一種過零檢測電路，包括比較器電路、邏輯輸出電路和反饋回路;所述比較器由第一二極管Dl、第二二極管D2、第一 NMOS管N1、第二 NMOS管N2、第一 PMOS管P1、第二 PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6構成;其中，第一二極管Dl的正極接外部交流輸入信號，其負極通過第一電阻Rl后接第一NMOS管NI的漏極；第一匪OS管NI的源極連接第一 PMOS管Pl的柵極與第三電阻R3的一端和第六電阻R6的一端；第二二極管D2的正極接外部交流輸入信號，其負極通過第二電阻R2后接第二 NMOS管N2的漏極，第二 NMOS管N2的源極連接第二 PMOS管P2的柵極與第四電阻R4的一端和第五電阻R5的一端;第一 PMOS管Pl的漏極接第五電阻R5的另一端，第二 PMOS管P2的漏極接第六電阻R6的另一端;第一 NMOS管NI的柵極、第二匪OS管N2的柵極、第三電阻R3的另一端和第四電阻R4的另一端均接地； 所述邏輯輸出電路由兩部分構成，第一部分由第一NPN管Ql、第九電阻R9、第^ 電阻R11、第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4組成；第二部分由第二 NPN管Q2、第十電阻R10、第十二電阻R12、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8組成;其中，第一PMOS管Pl的源極與第一NPN管Ql的基極、第九電阻R9的一端以及第三NMOS管N3的漏極連接;第二 PMOS管P2的源極與第二 NPN管Q2的基極、第十電阻Rl O的一端以及第四NMOS管N4的漏極連接;第一 NPN管NI的發(fā)射極與第九電阻R9的另一端連接，第一 NPN管NI的集電極與第^^一電阻Rll的一端，與第一反相器INVl的正極，與第三反相器INV3的正極連接;第一反相器INVl的負極與第二反相器INV2的正極連接，第^^一電阻Rl I的另一端接電源，第二反相器INV2的負極為輸出端口；第二 NPN管N2的發(fā)射極與第十電阻RlO的另一端連接，第二 NPN管N2的集電極與第十二電阻R12的一端，與第五反相器INV5的正極，與第七反相器INV7的正極連接;第五反相器INV5的負極與第六反相器INV6的正極連接，第十二電阻R12的另一端接電源，第六反相器INV6的負極為輸出端口； 所述反饋回路由兩部分構成，第一部分由第三反相器INV3、第四反相器INV4、第三匪OS管N3、第七電阻R7構成;第二部分由第七反相器INV7、第八反相器INV8、第四NMOS管N4、第八電阻R8構成;其中，第三反相器INV3的負極接第四反相器INV4的正極，第四反相器INV4的負極接第三NMOS管N3的柵極，第三NMOS管N3的源極接第七電阻R7的一端，第七電阻R7的另一端接地;其中第七反相器INV7的負極接第八反相器INV8的正極，第八反相器INV8的負極接第四匪OS管N4的柵極，第四WOS管N4的源極接第八電阻R8的一端，第八電阻R8的另一端接地。
【文檔編號】G01R19/175GK105974185SQ201610467013
【公開日】2016年9月28日
【申請日】2016年6月23日
【發(fā)明人】方健, 朱弼文, 辛世杰, 楊艦, 張波
【申請人】電子科技大學