抑制高阻抗輸入端電流泄露的集成電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電力電子技術(shù)領(lǐng)域，特別涉及一種抑制高阻抗輸入端電流泄露的集成電路。
【背景技術(shù)】
[0002]數(shù)字萬用表，一種多用途電子測量儀器，一般包含安培計(jì)、電壓表、歐姆計(jì)等功能，有時(shí)也稱為萬用計(jì)、多用計(jì)、多用電表，或三用電表。
[0003]為了實(shí)現(xiàn)上述的安培計(jì)、電壓表、歐姆計(jì)等功能，數(shù)字萬用表需要通過功能選擇電路實(shí)現(xiàn)不同測量功能的切換;在功能選擇電路存在電流泄露比較突出，即在不同電位的元器件以及同一器件的不同管腳之間，當(dāng)存在電位差時(shí)就會發(fā)生微小的電流泄露，泄漏的電流會在前端輸入電阻和其他功能的輸出電阻上產(chǎn)生壓降，引起一定的測量誤差，且其影響會隨著泄露電流量而變化，無法通過軟件去除。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是克服或減緩至少上述缺點(diǎn)中的部分，特此提供一種抑制高阻抗輸入端電流泄露的集成電路，其包括:
[0005]印制板，其頂層以及底層為地平面，其中間層為走線層；
[0006]多個(gè)功能選擇開關(guān)，均焊制于所述印制板的頂層或底層，其輸出引腳分別耦接不同的外部功能引腳，其控制引腳分別耦接外部控制引腳；
[0007]電壓跟隨電路，焊制于所述印制板的底層或頂層，其輸入引腳耦接輸入電壓，其輸出引腳通過所述印制板的中間層與多個(gè)所述功能選擇開關(guān)的輸入引腳均耦接，以構(gòu)成等電位屏蔽環(huán)。
[0008]優(yōu)選地，所述電壓跟隨電路的輸出引腳與任意所述功能選擇開關(guān)的輸入引腳走線長度一致。
[0009]優(yōu)選地，所述印制板的頂層或底層焊制有保護(hù)單元，所述保護(hù)單元的輸入端與電壓跟隨器的輸出端耦接。
[0010]優(yōu)選地，所述功能選擇開關(guān)選用JFET，所述JFET的控制引腳外接外部控制引腳，其輸入端耦接電壓跟隨電路的輸出引腳，其輸出引腳外接外部功能引腳。
[0011]進(jìn)一步，所述電壓跟隨電路包括第一放大器，所述第一放大器的反相輸入端通過第一電容和第二電容耦接輸出端，且通過第一電阻和第二電阻耦接輸出端，其同相輸入端接地，所述第一電阻和第二電阻間的節(jié)點(diǎn)通過第三電容接地，所述第一放大器的輸出端與多個(gè)所述JFET的輸入端耦接。
[0012]進(jìn)一步，所述第一放大器的輸出端通過第一開關(guān)元件耦接所述JFET的輸入端，所述第一開關(guān)元件的控制極外接外部控制單元;多個(gè)所述的JFET的輸入端均通過第二開關(guān)元件接地，所述第二開關(guān)元件的控制極外接外部控制單元；
[0013]另外，所述保護(hù)單元包括第二放大器，所述第二放大器的同相輸入端與多個(gè)所述的JFET的輸入端均耦接，其反相輸入端與其輸出端短接，其正向電源端通過第三開關(guān)元件耦接正向電源，其反向電源端通過第四開關(guān)元件耦接反向電源，所述第三開關(guān)元件的控制極反向地通過第一穩(wěn)壓管與所述JFET的輸入端耦接，所述第四開關(guān)元件的控制極通過第二穩(wěn)壓管與所述JFET的輸入端耦接，所述JFET的輸入端通過第五電容接地。
[0014]進(jìn)一步，所述JFET的輸入端均耦接第三放大器的同相輸入端，所述第三放大器的反相輸入端與輸出端短接，其輸出端通過第三電阻與第一穩(wěn)壓管的正極以及第二穩(wěn)壓管的負(fù)極親接。
[0015]本發(fā)明旨在于設(shè)計(jì)的集成電路，能夠使多個(gè)功能選擇開關(guān)的輸入端在功能選擇開關(guān)是否導(dǎo)通的狀態(tài)下均保持等電位，使未導(dǎo)通的功能選擇開關(guān)的輸入端不會由于與其他器件的電位差而產(chǎn)生泄露電流。
【附圖說明】
[0016]現(xiàn)在將參照所附附圖更加詳細(xì)地描述本發(fā)明的這些和其它方面，其所示為本發(fā)明的當(dāng)前優(yōu)選實(shí)施例。其中:
圖1為本實(shí)施例多個(gè)功能選擇開關(guān)的聯(lián)接圖；
圖2為電壓跟隨器的電路原理圖；
圖3為保護(hù)單元的電路原理圖。
【具體實(shí)施方式】
[0017]下面結(jié)合附圖和具體實(shí)例，進(jìn)一步闡明本發(fā)明，應(yīng)理解這些實(shí)施例僅用于說明本發(fā)明而不用于限制本發(fā)明的范圍，在閱讀了本發(fā)明之后，本領(lǐng)域技術(shù)人員對本發(fā)明的各種等價(jià)形式的修改均落于本申請所附權(quán)利要求所限定的范圍。
[0018]—種抑制高阻抗輸入端電流泄露的集成電路，其包括:
[0019]印制板，其頂層以及底層為地平面，其中間層為走線層；
[0020]多個(gè)功能選擇開關(guān)，均焊制于印制板的頂層或底層，其輸出引腳分別耦接不同的外部功能引腳，其控制引腳分別耦接外部控制引腳，且電壓跟隨電路的輸出引腳與任意功能選擇開關(guān)的輸入引腳走線長度一致。
[0021]電壓跟隨電路，焊制于印制板的底層或頂層，其輸入引腳耦接輸入電壓，其輸出引腳通過印制板的中間層與多個(gè)功能選擇開關(guān)的輸入引腳均耦接，以構(gòu)成等電位屏蔽環(huán)。
[0022]那么，有上述結(jié)構(gòu)以及集成與結(jié)構(gòu)上的集成電路設(shè)計(jì)，本實(shí)施例的多個(gè)功能選擇開關(guān)其輸入端的電位是一致的，且無論功能選擇開關(guān)是否處于導(dǎo)通狀態(tài)，其輸入端的電位均相等，此類設(shè)計(jì)保證各功能選擇開關(guān)間的輸入引腳不會由于接入的電位存在差異而產(chǎn)生泄露電流，導(dǎo)致前端的電源電路或者后端的功能電路工作異常。
[0023]如圖1所示，功能選擇開關(guān)有6個(gè)且均選用JFET(S1?S6)，JFET(S1?S6)的控制引腳外接外部控制引腳，JEFT (SI?S6)的輸入端均耦接電壓跟隨電路的輸出引腳，其輸出引腳外接外部功能引腳。那么，本實(shí)施例的JFET (SI?S6)根據(jù)外部控制弓丨腳輸出的信號啟閉各功能選擇開關(guān)，進(jìn)而控制數(shù)字萬用表對其測量功能的選擇。
[0024]如圖2所示，電壓跟隨電路包括放大器Ml，放大器Ml的反相輸入端依次通過電容Cl和電容C2耦接其輸出端，同時(shí)其通過電阻Rl和電阻R2耦接其輸出端，其同相輸入端接地，電阻Rl和電阻R2間的節(jié)點(diǎn)通過電容C3接地，放大器Ml的輸出端與JFET (SI?S6)的輸入端均耦接。那么，本實(shí)施例的放大器Ml的輸入端輸入的輸入電壓VO與其輸出端輸出的跟隨電壓Vl其變化相當(dāng)，但是由放大器Ml輸出端輸出的跟隨電壓Vl具有較低的輸出阻抗。
[0025 ]另外，本實(shí)施例的跟隨電壓VI通過JFET (QI)輸入至JFET (SI?S6 )，JFET (QI)的控制極外接外部控制單元;多個(gè)的JFET( SI?S6)的輸入端均通過開關(guān)元件Q2接地，第二開關(guān)元件的控制極外接外部控制單元。
[0026]那么，本實(shí)施例的JFET(S1?S6)在輸出控制電壓V2時(shí)，需要先通過電壓跟隨器產(chǎn)生低輸出阻抗的跟隨電壓VI;再開啟JFET(Ql)使JFET(S1?S6)的輸入端產(chǎn)生等電位的控制電壓V2;然后，根據(jù)數(shù)字萬用表測量的功能需要，啟動(dòng)JFET(S1?S6)的控制極，使控制電壓V2 經(jīng)JFET(Sl?S6Wlim。
[0027]印制板的頂層或底層焊制有保護(hù)單元，保護(hù)單元的輸入端與電壓跟隨器的輸出端耦接。
[0028]如圖3所示，本實(shí)施例的保護(hù)單元包括放大器M2，放大器M2的同相輸入端與多個(gè)的JFET (SI?S6)的輸入端均耦接，其反相輸入端與其輸出端短接，其正向電源端通過三極管(Q3)耦接正向電源，其反向電源端通過三極管(Q4)耦接反向電源，三極管(Q3)的控制極反向地通過穩(wěn)壓管Dl和電容C3接地，且通過電阻R5與正向電源耦接，三極管(Q4)的控制極通過電阻R6與反向電源耦接，且通過穩(wěn)壓管D2和電容C3耦接；同時(shí)，JFET(SI?S6)的輸入端均耦接放大器M3的同相輸入端，放大器M3的反相輸入端與輸出端短接，其輸出端通過電阻R3與穩(wěn)壓管Dl的正極以及穩(wěn)壓管D2的負(fù)極耦接。
[0029]那么，結(jié)合圖2以及上述保護(hù)單元的電路結(jié)構(gòu)，本實(shí)施例的保護(hù)單元，對JFET(SI?S6)的控制電壓V2進(jìn)行監(jiān)視，并就控制電壓V2處于的數(shù)值范圍輸出標(biāo)準(zhǔn)控制電壓V3。
【主權(quán)項(xiàng)】
1.一種抑制高阻抗輸入端電流泄露的集成電路，其特征在于包括: 印制板，其頂層以及底層為地平面，其中間層為走線層； 多個(gè)功能選擇開關(guān)，均焊制于所述印制板的頂層或底層，其輸出引腳分別耦接不同的外部功能引腳，其控制引腳分別耦接外部控制引腳； 電壓跟隨電路，焊制于所述印制板的底層或頂層，其輸入引腳耦接輸入電壓，其輸出引腳通過所述印制板的中間層與多個(gè)所述功能選擇開關(guān)的輸入引腳均耦接，以構(gòu)成等電位屏蔽環(huán)。2.根據(jù)權(quán)利要求1所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述電壓跟隨電路的輸出引腳與任意所述功能選擇開關(guān)的輸入引腳走線長度一致。3.根據(jù)權(quán)利要求1所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述印制板的頂層或底層焊制有保護(hù)單元，所述保護(hù)單元的輸入端與電壓跟隨器的輸出?而f禹接。4.根據(jù)權(quán)利要求1所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述功能選擇開關(guān)選用JFET，所述JFET的控制引腳外接外部控制引腳，其輸入端耦接電壓跟隨電路的輸出引腳，其輸出引腳外接外部功能引腳。5.根據(jù)權(quán)利要求4所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述電壓跟隨電路包括第一放大器，所述第一放大器的反相輸入端通過第一電容和第二電容耦接輸出端，且通過第一電阻和第二電阻耦接輸出端，其同相輸入端接地，所述第一電阻和第二電阻間的節(jié)點(diǎn)通過第三電容接地，所述第一放大器的輸出端與多個(gè)所述JFET的輸入端f禹接。6.根據(jù)權(quán)利要求5所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述第一放大器的輸出端通過第一開關(guān)元件耦接所述JFET的輸入端，所述第一開關(guān)元件的控制極外接外部控制單元;多個(gè)所述的JFET的輸入端均通過第二開關(guān)元件接地，所述第二開關(guān)元件的控制極外接外部控制單元。7.根據(jù)權(quán)利要求4所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述保護(hù)單元包括第二放大器，所述第二放大器的同相輸入端與多個(gè)所述的JFET的輸入端均耦接，其反相輸入端與其輸出端短接，其正向電源端通過第三開關(guān)元件耦接正向電源，其反向電源端通過第四開關(guān)元件耦接反向電源，所述第三開關(guān)元件的控制極反向地通過第一穩(wěn)壓管與所述JFET的輸入端耦接，所述第四開關(guān)元件的控制極通過第二穩(wěn)壓管與所述JFET的輸入端耦接，所述JFET的輸入端通過第五電容接地。8.根據(jù)權(quán)利要求7所述的抑制高阻抗輸入端電流泄露的集成電路，其特征在于， 所述JFET的輸入端均耦接第三放大器的同相輸入端，所述第三放大器的反相輸入端與輸出端短接，其輸出端通過第三電阻與第一穩(wěn)壓管的正極以及第二穩(wěn)壓管的負(fù)極耦接。
【專利摘要】本發(fā)明公開了一種抑制高阻抗輸入端電流泄露的集成電路，其包括：印制板，其頂層以及底層為地平面，其中間層為走線層；多個(gè)功能選擇開關(guān)，均焊制于所述印制板的頂層或底層，其輸出引腳分別耦接不同的外部功能引腳，其控制引腳分別耦接外部控制引腳；電壓跟隨電路，焊制于所述印制板的底層或頂層，其輸入引腳耦接輸入電壓，其輸出引腳通過所述印制板的中間層與多個(gè)所述功能選擇開關(guān)的輸入引腳均耦接，以構(gòu)成等電位屏蔽環(huán)。本發(fā)明旨在于設(shè)計(jì)的集成電路，能夠使多個(gè)功能選擇開關(guān)的輸入端在功能選擇開關(guān)是否導(dǎo)通的狀態(tài)下均保持等電位，使未導(dǎo)通的功能選擇開關(guān)的輸入端不會由于與其他器件的電位差而產(chǎn)生泄露電流。
【IPC分類】G01R15/12
【公開號】CN105572449
【申請?zhí)枴緾N201510930332
【發(fā)明人】姜付彬, 夏磊
【申請人】中國電子科技集團(tuán)公司第四十一研究所
【公開日】2016年5月11日
【申請日】2015年12月9日