本發(fā)明涉及一種輸入離散量上電bit測試電路,屬于電子測控專業(yè)技術(shù)。
背景技術(shù):
bit測試作為系統(tǒng)測試和故障診斷與隔離的新技術(shù),是一種重要的系統(tǒng)故障測試方法,是提高系統(tǒng)的可測試性和診斷能力的重要途徑,在電子測控專業(yè)技術(shù)可靠性與可維護(hù)性設(shè)計中日益受到重視。經(jīng)過技術(shù)查新,目前專用于輸入離散量上電bit測試電路的專利未查到,該發(fā)明填補(bǔ)了此領(lǐng)域的空白。
技術(shù)實現(xiàn)要素:
本發(fā)明的輸入離散量上電bit測試電路,包括依次連接的光耦隔離模塊、電平轉(zhuǎn)換模塊、fpga和電子開關(guān),所述fpga可控制所述電子開關(guān)向所述光耦隔離模塊發(fā)送“高端”離散信號或“低端”離散信號,并通過所述電平轉(zhuǎn)換模塊發(fā)送至fpga,并在fpga中判斷信號是否正常,若正常則電路正常,若異常則電路故障。
所述電子開關(guān)外接+15v電源和模擬地。
本發(fā)明解決了輸入離散量上電bit的技術(shù)問題。本發(fā)明的測試電路在進(jìn)行輸入離散量上電bit時,通過fpga控制電子開關(guān)先選+15v激勵源,通過回采進(jìn)行判斷是否正常;若正常,再通過fpga控制電子開關(guān)選通模擬地,通過回采進(jìn)行判斷,若也正常,則該離散量輸入正常,bit通過。
有益效果:該電路填補(bǔ)了輸入離散量上電bit電路的技術(shù)空白,具有可靠性高、穩(wěn)定性好、設(shè)計成本低的優(yōu)勢,可廣泛應(yīng)用于使用于有輸入離散量上電bit的控制系統(tǒng)中。
附圖說明
圖1是本發(fā)明輸入離散量上電bit測試電路的邏輯圖;
圖2是本發(fā)明輸入離散量上電bit測試電路的工作流程圖;
圖3是本發(fā)明電子開關(guān)的控制電路圖。
具體實施方式
如圖1所示,輸入離散量上電bit時,通過fpga控制電子開關(guān)先選+15v激勵源,通過回采進(jìn)行判斷是否正常;若正常,再通過fpga控制電子開關(guān)選通模擬地,通過回采進(jìn)行判斷,若也正常,則該離散量輸入正常,bit通過。
輸入離散量上電bit電路流程圖如圖2所示,軟件控制過程應(yīng)按照流程圖進(jìn)行控制。輸入離散量上電bit具體實現(xiàn)電路如圖3所示,圖3中的1d11和1d69用來產(chǎn)生bit信號,1d11和1d69均采用電子開關(guān)adg1408bru,因為該電子開關(guān)阻抗小,不會存在阻抗匹配的問題。通過電子開關(guān)1d11選出bit激勵源(cbitout)+15cv(+15v)或cagnd(模擬地),再通過反用電子開關(guān)1d69選出對應(yīng)的bit信號(cdbit1~cdbit7)。
以圖3中的輸入離散量nscss-1為例,在對該離散量做上電bit時,通過控制電子開關(guān)在cdbit1處加高端信號15v激勵源,使得光耦后級離散信號cwaio7為高,通過fpga讀取進(jìn)行判斷是否正常;若正常,再在cdbit1加低端信號模擬地,使得光耦后級離散信號cwaio7為低,通過fpga讀取進(jìn)行判斷,若也正常,則離散量nscss-1輸入通路正常,bit監(jiān)控通過。做完bit監(jiān)控后,使電路恢復(fù)正常工作狀態(tài),即通過fpga控制電子開關(guān)使cdbit1信號處于高阻狀態(tài),由輸入離散量nscss-1控制光耦的輸出信號cwaio7。