模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路的制作方法
【專利摘要】本實用新型公開了一種模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，設(shè)置于模擬集成電路芯片內(nèi)部且用于測試模擬集成電路芯片內(nèi)部的2n個待測節(jié)點的直流電壓。模擬集成電路芯片內(nèi)部直流電壓的測試電路包括第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節(jié)點選擇模塊。測試使能模塊包括測試使能單元。本實用新型提供的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路具有極大的通用性，使得對模擬電路的測試變得省時省力。
【專利說明】模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種測試電路，尤其涉及一種模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路。

【背景技術(shù)】
[0002]隨著集成電路的高速發(fā)展，功能越來越復(fù)雜，規(guī)模越來越大的模擬電路、數(shù)模混合電路被集成在同一顆芯片上。這種趨勢也伴隨著集成電路的測試越來越復(fù)雜，成為芯片測試的瓶頸。模擬電路的功能、性能指標(biāo)的可測性以及測試時間(成本)越來越成為讓測試工程師頭疼的問題。對于模擬集成電路、數(shù)模混合電路的模擬部分，沒有統(tǒng)一的測試方法以達(dá)到最短的測試時間，缺乏有效的計算方式來達(dá)到測試覆蓋率。
[0003]對于小規(guī)模的模擬芯片，通常采用將需要測試的待測節(jié)點連接到芯片焊盤PAD上然后通過扎探針的方式來測試。這種測試方式的優(yōu)點是設(shè)計、測試簡單，在電路設(shè)計上不需要額外的測試電路，對電路性能影響最小，在芯片測試上也比較簡單，只需要扎探針到每個測試焊盤。缺點有兩個:(I)當(dāng)需要測試芯片內(nèi)部很多節(jié)點的時候就相應(yīng)地需要很多的測試焊盤。受到芯片面積、周長的限制，一顆芯片能夠容納的最多測試焊盤是有限的，有時候非常少，這通常叫Pad Limit ； (2)在機臺上測試一個PAD就需要扎一根探針，更多的PAD需要更多的探針，也就是更多的材料成本。
[0004]對于模擬電路的測試，更多的方式是電路設(shè)計人員專門設(shè)計額外的測試電路，對自己關(guān)心的節(jié)點，模塊設(shè)計專門的掃描路徑。這種方式，電路設(shè)計人員需要設(shè)計專門的時序掃描控制電路，專門的模擬總線，測試工程師需要設(shè)計專門的測試激勵源。這些往往都需要大量的設(shè)計、驗證工作，而且不像數(shù)字電路的DFT有很好的自動化流程。而且每一款芯片的測試需求都不同，不同的芯片需要不同的定制。這就造成了芯片設(shè)計周期的加長以及測試成本的上升。
實用新型內(nèi)容
[0005]有鑒于現(xiàn)有技術(shù)的上述缺陷，本實用新型提供一種模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，以解決現(xiàn)有技術(shù)中的對模擬電路的測試方法不具備通用性、且耗時耗力的問題。
[0006]為實現(xiàn)上述目的，本實用新型提供了一種模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，用于測試模擬集成電路芯片內(nèi)部的2n個待測節(jié)點的直流電壓。模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路包括第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節(jié)點選擇模塊。測試使能模塊包括測試使能單元。測試使能單元的輸入端連接于第一模擬焊盤，測試使能單元的輸出端連接于移位寄存器模塊的輸入端、電壓選擇模塊的輸入端、比較模塊的輸入端以及待測節(jié)點選擇模塊的使能端。電壓選擇模塊的2n個輸入端連接于移位寄存器模塊的2n個輸出端。比較模塊的三個輸入端連接于電壓選擇模塊的兩個輸出端與第一模擬焊盤。待測節(jié)點選擇模塊的輸入端連接于移位寄存器模塊的2n個輸出端與比較模塊的輸出端，待測節(jié)點選擇模塊的輸出端連接于第二模擬焊盤。
[0007]在本實用新型的較佳實施方式中，測試使能模塊還包括上電復(fù)位單元。上電復(fù)位單元連接于測試使能單元。
[0008]在本實用新型的較佳實施方式中，移位寄存器模塊包括時鐘產(chǎn)生單元與移位寄存器單元。移位寄存器單元的輸入端連接于時鐘產(chǎn)生單元的輸出端。
[0009]在本實用新型的較佳實施方式中，電壓選擇模塊包括電壓產(chǎn)生單元、第一選擇單元以及第二選擇單元。第一選擇單元的輸入端連接于電壓產(chǎn)生單元的2"個輸出端與移位寄存器模塊的2n個輸出端，第二選擇單元的2"個輸入端連接于電壓產(chǎn)生單元的輸出端與移位寄存器模塊的輸出端。
[0010]在本實用新型的較佳實施方式中，比較模塊包括第一比較器與第二比較器。第一比較器的第一輸入端與第二比較器的第二輸入端作為比較模塊的二個輸入端分別連接于電壓選擇模塊的兩個輸出端。第一比較器的第二輸入端與第二比較器的第一輸入端相連且作為比較模塊的一個輸入端連接于第一模擬焊盤。
[0011]在本實用新型的較佳實施方式中，待測節(jié)點選擇模塊包括鎖存單元與第三選擇單元。鎖存單元的輸入端連接于移位寄存器模塊的輸出端與比較模塊的輸出端。第三選擇單元的輸入端連接于鎖存單元的輸出端，第三選擇單元的輸出端連接于第二模擬焊盤。
[0012]本實用新型提供的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，能夠應(yīng)用于具有不同數(shù)目的待測節(jié)點的待測電路，具有極大的通用性，使得對模擬電路的測試變得省時省力。
[0013]以下將結(jié)合附圖對本實用新型的構(gòu)思、具體結(jié)構(gòu)及產(chǎn)生的技術(shù)效果作進一步說明，以充分地了解本實用新型的目的、特征和效果。

【專利附圖】

【附圖說明】
[0014]圖1所示為模擬集成電路芯片內(nèi)部2"個待測節(jié)點的測試電路的測試架構(gòu)圖；
[0015]圖2所示為測試使能模塊的示意圖；
[0016]圖3所示為移位寄存器模塊的示意圖；
[0017]圖4所示為電壓選擇模塊的示意圖；
[0018]圖5所示為比較模塊的示意圖；
[0019]圖6所示為待測節(jié)點選擇模塊與具有2n個待測節(jié)點的待測電路的示意圖；
[0020]圖7所示為測試電路的時序圖；
[0021]圖8所示為圖7中的幀頭信號與移位時鐘信號的時序關(guān)系圖。

【具體實施方式】
[0022]如圖1所示的測試架構(gòu)中，測試電路I與待測電路2 —同設(shè)置于模擬集成電路芯片內(nèi)部，待測電路2具有2n個待測節(jié)點。測試電路I用于測試待測電路2內(nèi)部的2n個待測節(jié)點的直流電壓，η為正整數(shù)。其中，待測電路可以有不同的節(jié)點數(shù)目。然而，本發(fā)明創(chuàng)造不限于此。
[0023]在本實用新型的實施例中，測試電路I包括第一模擬焊盤ATPl、第二模擬焊盤ATP2、測試使能模塊11、移位寄存器模塊12、電壓選擇模塊13、比較模塊14以及待測節(jié)點選擇模塊15。測試使能模塊11的輸入端連接于第一模擬焊盤ATPl，測試使能模塊11的輸出端連接于移位寄存器模塊12、電壓選擇模塊13、比較模塊14以及待測節(jié)點選擇模塊15的使能端。電壓選擇模塊13的2n個輸入端連接于移位寄存器模塊12的2n個輸出端。比較模塊14的第一輸入端連接于電壓選擇模塊13的第一輸出端，比較模塊14的第二輸入端連接于電壓選擇模塊13的第二輸出端，比較模塊14的第三輸入端連接于第一模擬焊盤ATPl。待測節(jié)點選擇模塊15的輸入端連接于移位寄存器模塊12的2n個輸出端與比較模塊14的輸出端，待測節(jié)點選擇模塊15的輸出端連接于第二模擬焊盤ATP2。然而，本實用新型并不限于此。
[0024]在本實用新型的實施例中，第一模擬焊盤ATPl用于向測試使能模塊11和比較模塊14輸入接收激勵電壓Vt，其中激勵電壓Vt包括使能電壓部分與測試向量部分，使能電壓部分于測試向量部之前出現(xiàn)，且使能電壓部分的電壓值高于測試向量部分的電壓值。第二模擬焊盤ATP2用于輸出待測節(jié)點的直流電然而，本實用新型并不限于此。
[0025]在本實用新型的實施例中，如圖2所示，測試使能模塊11包括測試使能單元111與上電復(fù)位單元112。請一并參考圖7所示。
[0026]測試使能單元111的輸入端包括四個輸入引腳，其中一個輸入引腳連接于第一模擬焊盤ATPl以接收激勵電壓Vt，其余三個輸入引腳分別接收使能參考電壓VKEF1、Veef2及Veef3，其中VKEF1>VKEF2>VKEF3。于本實用新型的實施例中，所述的輸入端與輸出端均由引腳構(gòu)成。然而，本實用新型并不限于此。
[0027]當(dāng)測試使能單元111檢測到激勵電壓Vt中使能電壓部分的電壓值滿足Veef2>Vt>VEEF3時，測試使能單元111的輸出引腳輸出的使能信號enable為高電平，其具有致能作用，從而控制模擬集成電路芯片進入測試模式；同時，使能信號enable被鎖存在測試使能單元111內(nèi)部的鎖存器中，進而使得輸出的使能信號enable始終保持為高電平，激勵電壓Vt的測試向量部分的變化不會影響使能信號enable的輸出；除非，當(dāng)測試使能單元111檢測到激勵電壓Vt的電壓值滿足VT>VKEF1時，測試使能單元111輸出的使能信號enable為低電平，其具有禁能作用，從而控制模擬集成電路芯片退出測試模式。
[0028]上電復(fù)位單元112連接于測試使能單元111。在模擬集成電路芯片上電時，上電復(fù)位單元112控制模擬集成電路芯片內(nèi)部的邏輯電路初始化，此時，控制測試使能單元111輸出的使能信號enable為低電平。然而，本實用新型并不限于此。
[0029]在本實用新型的實施例中，如圖3所示，移位寄存器模塊12包括時鐘產(chǎn)生單元121與移位寄存器單元122。請一并參考圖7所示。
[0030]時鐘產(chǎn)生單元301產(chǎn)生時鐘信號elk。移位寄存器單元302包括2"個觸發(fā)器1221，例如均為D觸發(fā)器。2"個觸發(fā)器1221依次串聯(lián)連接，即，前一個觸發(fā)器的正向輸出引腳Q連接于后一個觸發(fā)器的觸發(fā)引腳D ;而串聯(lián)于首的第I個觸發(fā)器的觸發(fā)引腳D用于接收幀頭信號stp。2n個觸發(fā)器的2"個時鐘信號引腳CP分別連接于時鐘產(chǎn)生單元301的輸出引腳以分別接收時鐘信號elk。2"個觸發(fā)器1221的2"個正向輸出引腳Q分別輸出2n個移位時鐘信號CLK〈2n-l:0> ;8卩，第I個觸發(fā)器輸出移位時鐘信號CLK〈2n-l>，第2個觸發(fā)器輸出移位時鐘信號CLK〈2n-2>，第3個觸發(fā)器輸出移位時鐘信號CLK〈2n-3>，……，第2n_2個觸發(fā)器輸出移位時鐘信號CLK〈2>，第2n-l個觸發(fā)器輸出移位時鐘信號CLK〈1>，第2"個觸發(fā)器輸出移位時鐘信號CLK〈0>。
[0031]具體而言，在本實用新型的實施例中，幀頭信號Stp由測試使能單元111與移位寄存器單元122經(jīng)過邏輯操作而產(chǎn)生。如圖8所示，第m個時鐘信號elk(其中m為正整數(shù))的時鐘下降沿采集到使能信號enable為高電平的同時觸發(fā)幀頭信號stp為高電平，且于第m+1個時鐘信號elk的時鐘下降沿觸發(fā)幀頭信號stp恢復(fù)低電平。即，幀頭信號stp以脈沖信號的方式出現(xiàn)。當(dāng)?shù)趍個時鐘信號elk的時鐘下降沿觸發(fā)幀頭信號stp為高電平后，第m+1個時鐘信號elk的時鐘上升沿觸發(fā)第I個觸發(fā)器所輸出的移位時鐘信號CLK〈2n-l>為高電平；第m+2個時鐘信號elk的時鐘上升沿觸發(fā)第2個觸發(fā)器所輸出的移位時鐘信號CLK〈2n-2>為高電平，同時觸發(fā)移位時鐘信號CLK〈2n-l>恢復(fù)低電平；第m+3個時鐘信號elk的時鐘上升沿觸發(fā)第3個觸發(fā)器所輸出的移位時鐘信號CLK〈2n-3>為高電平，同時觸發(fā)移位時鐘信號CLK〈2n-2>恢復(fù)低電平；……。以此類推，2n個觸發(fā)器的2"個移位時鐘信號CLK<2n-l:0>在時鐘信號elk的同步下依次被觸發(fā)而輸出高電平。當(dāng)?shù)?n+l個時鐘信號elk的時鐘上升沿觸發(fā)移位時鐘信號CLK〈0>為高電平時，第2n+l個時鐘信號elk的時鐘下降沿觸發(fā)幀頭信號stp為高電平；由此進入下一個循環(huán)。結(jié)合圖8可以清楚的看出，在2n個觸發(fā)器依次被觸發(fā)的一個循環(huán)中，所輸出的2"個移位時鐘信號CLK〈2n-l:0>中有且僅有一個移位時鐘信號是高電平；且2"個移位時鐘信號CLK〈2n-l:0>皆是以脈沖信號的方式出現(xiàn)。
[0032]在本實用新型的實施例中，如圖4所示，電壓選擇模塊13包括電壓產(chǎn)生單元131、第一選擇單元132以及第二選擇單元133。請一并參考圖7所示。
[0033]電壓產(chǎn)生單元131包括至少2n+l個依次串聯(lián)的分壓電阻，相鄰的兩個分壓電阻之間包括一個輸出引腳以輸出一個參考電壓，即，2n+l個串聯(lián)的分壓電阻之間包括2n個輸出引腳以輸出2n個參考電壓ref〈2n-l:0>，且其電壓值滿足ref〈m》ref〈m-l>，其中m為I到2n-l之間的整數(shù)。此外，電壓產(chǎn)生單元131還包括一個接地引腳。
[0034]第一選擇單元132與第二選擇單元133為兩個相同的N選I選擇器，第一選擇單兀132的輸出端作為電壓選擇模塊13的第一輸出端輸出第一參考電壓refA,第二選擇單兀133的輸出端作為電壓選擇模塊13的第二輸出端以輸出第二參考電壓refB,其中N不小于2n的整數(shù)。第一選擇單元132的輸入端與第二選擇單元133的輸入端相同，均包括至少2nn個輸入引腳及與該2"個輸入引腳分別對應(yīng)的2n個選擇開關(guān)。2n個選擇開關(guān)對應(yīng)的連接于2"個觸發(fā)器1221的211個正向輸出引腳0以并接收211個移位時鐘信號0^〈211-1:0>。第一選擇單元132的2n個輸入引腳對應(yīng)的連接于電壓產(chǎn)生單元131的2n個輸出引腳以分別接收2n個參考電壓ref〈2n-l:0> ;此時，第一選擇單元132接收的2n個參考電壓ref〈2n-l:0>分別對應(yīng)于2"個移位時鐘信號CLK〈2n-l:0>。第二選擇單元133的2n個輸入引腳對應(yīng)的連接于電壓產(chǎn)生單元131的接地引腳與2n-l個輸出引腳以分別接收接地電壓GND與2n-l個參考電壓ref〈2n-2:0>，此時，第二選擇單元133接收的接地信號GND對應(yīng)于移位時鐘信號CLK〈0>，第二選擇單元133接收的2n-l個參考電壓ref〈2n-2:0>對應(yīng)于移位時鐘信號CLK〈2n-l:l>。
[0035]具體而言，在本實用新型的實施例中，第一選擇單元132與第二選擇單元133同時接收2"個移位時鐘信號CLK〈2n-l:0>作為其選擇信號，當(dāng)?shù)趍個移位時鐘信號CLK〈m>為高電平時(其中m為O到2n-l之間的整數(shù))，第一選擇單元132輸出的第一參考電壓refA為參考電壓ref〈m>，第二選擇單元132輸出的第二參考電壓refB為參考電壓ref〈m_l> (當(dāng)m為I到2n-l之間的整數(shù)時)或者接地電壓GND (當(dāng)m為O時)。因此，2"個移位時鐘信號ref<2n-l:0>中的任何一個為高電平，電壓選擇模塊13輸出的第一參考電壓refA與第二參考電壓refB的電壓值始終滿足:refA>refB。
[0036]在本實用新型的實施例中，如圖5所示，比較模塊14包括第一比較器141與第二比較器142。請一并參考圖7所示。
[0037]第一比較器141與第二比較器142的輸出引腳相連接作為比較模塊的輸出端，以輸出鎖存控制信號gate。第一比較器142的第一輸入端、第二輸入端分別為正向輸入引腳、負(fù)向輸入引腳。第一比較器142的正向輸入引腳連接于第一選擇單元132的輸出引腳以接收第一參考電壓refA。第一比較器142的第一輸入端、第二輸入端分別為正向輸入引腳、負(fù)向輸入引腳。第二比較器142的負(fù)向輸入引腳連接于第二選擇單元133的輸出引腳以接收第二參考電壓refB。第一比較器141的負(fù)向輸入引腳與第二比較器142正向輸入引腳相連，作為比較模塊的第三輸入端連接于第一模擬焊盤ATPl以接收激勵電壓VT。當(dāng)且僅當(dāng)激勵電壓Vt中測試向量部分的電壓值滿足refA>VT>refB時，比較模塊14輸出的鎖存控制信號gate為高電平；否則為低電平。
[0038]在本實用新型的實施例中，如圖6所示，待測節(jié)點選擇模塊15包括鎖存單元151與第三選擇單元152。請一并參考圖7所示。
[0039]鎖存單元151包括2n個鎖存器，2n個鎖存器的2n個信號輸入引腳對應(yīng)的連接于2"個觸發(fā)器1221的正向輸出引腳Q以分別接收2"個移位時鐘信號CLK〈2n-l:0>。2n個鎖存器的2n個鎖存引腳分別連接于比較模塊14的輸出引腳以接收鎖存控制信號gate。當(dāng)接收到的鎖存控制信號gate為高電平時，2"個鎖存器被觸發(fā)以鎖存2n個移位時鐘信號CLK〈2n-l:0>當(dāng)前的2"個信號值，并輸出該當(dāng)前的2"個信號值以作為2n個選擇信號SEL〈2n-l: 0>，其中，該2n個信號值中有且僅有一個是高電平。
[0040]第三選擇單元152為N選I選擇器，其中N不小于2n。第三選擇單元152的輸入端包括至少2n個輸入引腳及與該2"個輸入引腳分別對應(yīng)的2n個選擇開關(guān)。2n個輸入引腳分別連接于待測電路2中的2n個待測節(jié)點。2n個選擇開關(guān)分別連接于2n個鎖存器的2n個輸出引腳以接收2n個選擇信號SEL〈2n-l:0>，從而選通2n個輸入引腳的其中之一與第三選擇單元152的輸出引腳之間的連接路徑，亦即，選通2n個待測節(jié)點中的一個與第三選擇單元152的輸出引腳之間的連接路徑，并向第二模擬焊盤ATP2輸出該待測節(jié)點的直流電壓。其中，所選通的2"個待測節(jié)點中的一個是2n個選擇信號SEL〈2n-l:0>中為高電平的那個選擇信號所對應(yīng)的待測節(jié)點。
[0041]綜上所述，本實用新型提供的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，能夠應(yīng)用于具有不同數(shù)目的待測節(jié)點的待測電路，具有極大的通用性，使得對模擬電路的測試變得省時省力。
[0042]以上詳細(xì)描述了本實用新型的較佳具體實施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)無需創(chuàng)造性勞動就可以根據(jù)本實用新型的構(gòu)思作出諸多修改和變化。因此，凡本【技術(shù)領(lǐng)域】中技術(shù)人員依本實用新型的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過邏輯分析、推理或者有限的實驗可以得到的技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護范圍內(nèi)。
[0043]以上詳細(xì)描述了本實用新型的較佳具體實施例。應(yīng)當(dāng)理解，本領(lǐng)域的普通技術(shù)人員無需創(chuàng)造性勞動就可以根據(jù)本實用新型的構(gòu)思作出諸多修改和變化。因此，凡本【技術(shù)領(lǐng)域】中技術(shù)人員依本實用新型的構(gòu)思在現(xiàn)有技術(shù)的基礎(chǔ)上通過邏輯分析、推理或者有限的實驗可以得到的技術(shù)方案，皆應(yīng)在由權(quán)利要求書所確定的保護范圍內(nèi)。
【權(quán)利要求】
1.一種模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，設(shè)置于模擬集成電路芯片內(nèi)部且用于測試模擬集成電路芯片內(nèi)部的2"個待測節(jié)點的直流電壓，其特征在于，所述模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路包括:第一模擬焊盤、第二模擬焊盤、測試使能模塊、移位寄存器模塊、電壓選擇模塊、比較模塊以及待測節(jié)點選擇模塊；所述測試使能模塊包括測試使能單元，所述測試使能單元的輸入端連接于所述第一模擬焊盤，所述測試使能單元的輸出端連接于所述移位寄存器模塊、所述電壓選擇模塊、所述比較模塊以及所述待測節(jié)點選擇模塊的使能端；所述電壓選擇模塊的2n個輸入端連接于所述移位寄存器模塊的2"個輸出端；所述比較模塊的三個輸入端分別連接于所述電壓選擇模塊的兩個輸出端與所述第一模擬焊盤；所述待測節(jié)點選擇模塊的輸入端連接于所述移位寄存器模塊的2"個輸出端與所述比較模塊的輸出端，所述待測節(jié)點選擇模塊的輸出端連接于所述第二模擬焊盤。
2.如權(quán)利要求1所述的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，其特征在于，所述測試使能模塊還包括上電復(fù)位單元，所述上電復(fù)位單元連接于所述測試使能單元。
3.如權(quán)利要求1所述的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，其特征在于，所述移位寄存器模塊包括時鐘產(chǎn)生單元與移位寄存器單元，所述移位寄存器單元的輸入端連接于所述時鐘產(chǎn)生單元的輸出端。
4.如權(quán)利要求1所述的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，其特征在于，所述電壓選擇模塊包括電壓產(chǎn)生單元、第一選擇單元以及第二選擇單元，所述第一選擇單元的輸入端連接于所述電壓產(chǎn)生單元的2n個輸出端與所述移位寄存器模塊的2n個輸出端，所述第二選擇單元的輸入端連接于所述電壓產(chǎn)生單元的2n個輸出端與所述移位寄存器模塊的2n個輸出端。
5.如權(quán)利要求1所述的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，其特征在于，所述比較模塊包括第一比較器與第二比較器，所述第一比較器的第一輸入端與所述第二比較器的第二輸入端作為所述比較模塊的二個輸入端分別連接于所述電壓選擇模塊的兩個輸出端，所述第一比較器的第二輸入端與所述第二比較器的第一輸入端相連且作為所述比較模塊的一個輸入端連接于所述第一模擬焊盤。
6.如權(quán)利要求1所述的模擬集成電路芯片內(nèi)部節(jié)點直流電壓的測試電路，其特征在于，所述待測節(jié)點選擇模塊包括鎖存單元與第三選擇單元，所述鎖存單元的輸入端連接于所述移位寄存器模塊的2n個輸出端與所述比較模塊的輸出端，所述第三選擇單元的2n個輸入端連接于所述鎖存單元的2n個輸出端，所述第三選擇單元的輸出端連接于所述第二模擬焊盤。
【文檔編號】G01R31/316GK203981838SQ201420207654
【公開日】2014年12月3日 申請日期:2014年4月25日 優(yōu)先權(quán)日:2014年4月25日
【發(fā)明者】莫太山, 沈林峰, 盧煒超, 郭巖武 申請人:嘉興泰鼎光電集成電路有限公司